JPH06169086A - 多結晶シリコン薄膜トランジスタ - Google Patents

多結晶シリコン薄膜トランジスタ

Info

Publication number
JPH06169086A
JPH06169086A JP32071692A JP32071692A JPH06169086A JP H06169086 A JPH06169086 A JP H06169086A JP 32071692 A JP32071692 A JP 32071692A JP 32071692 A JP32071692 A JP 32071692A JP H06169086 A JPH06169086 A JP H06169086A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
region
polycrystalline silicon
electrode
drain
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32071692A
Other languages
English (en)
Inventor
Kenichi Kitai
Susumu Ooima
健一 北井
進 大今
Original Assignee
Sanyo Electric Co Ltd
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

(57)【要約】 (修正有) 【目的】 LDD構造を有するTFTにおいて、特にV
Dが正の場合のVGの深い領域での電流、及びVDが負の
場合のVGの浅い領域での電流を低減することができる
多結晶シリコン薄膜トランジスタを提供するものであ
る。 【構成】 LDD領域にソース及びドレイン電極が重畳
するような構造である。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置におけるスイッチング素子に用いる薄膜
トランジスタに関し、特に多結晶シリコン薄膜トランジ
スタに関するものである。

【0002】

【従来の技術】近年、多結晶シリコン薄膜トランジスタ
に関する研究開発が進められている。

【0003】図9に従来のLDD(Light Doped Drai
n)構造を有する多結晶シリコン薄膜トランジスタ(Pol
y-Si TFT)の平面図を示し、図10に図9のC−C’線
に沿った断面図を示す。

【0004】LDD構造を有する薄膜トランジスタ、即
ちLDD−TFTは、ゲート電極とドレイン電極との
間、及びゲート電極とソース電極との間に、ドレイン電
極やソース電極より不純物濃度の低いLDD領域を備え
た構造を有するTFTである。

【0005】図9及び図10に示す如く、石英、ガラス
等から成る非晶質絶縁性基板1上に、多結晶シリコン膜
2を形成し、この多結晶シリコン膜2をエッチングして
島状パターンにする。そして、SiO2膜、SiNX膜等か
ら成るゲート絶縁膜3を形成し、次に多結晶シリコン膜
からなるゲート電極4を形成する。

【0006】その後、ゲート絶縁膜3がLDD領域に残
るようにエッチングして、不純物元素を多結晶シリコン
膜2にドープしてソース領域10及びドレイン領域11
を形成する。

【0007】さらに、全面に層間絶縁膜14を積層し、
ソース領域10及びドレイン領域11上にコンタクトホ
ール15を形成し、そこにそれぞれコンタクトしたソー
ス電極16及びドレイン電極17を金属で形成する。ま
たここで表示電極20を設ければ、表示装置とすること
もできる。

【0008】ここで、トランジスタ特性のトランスファ
ー特性(VG−Id特性)について、従来のLDD構造を
有する多結晶シリコン薄膜トランジスタの場合を説明す
る。

【0009】図11に従来の多結晶シリコン薄膜トラン
ジスタのドレイン電圧を正、負にした場合のVG−Id
性を示す。ゲート電圧VGが負の領域においても、ドレ
イン電流IdはVGの大きさに依存せず一定になってはい
るもののその電流値はまだ大きいため、充電特性に劣化
が生じる。

【0010】以下に、その電流が大きい場合の充電特性
に劣化が生じる理由を説明する。

【0011】図12にゲート電圧VG、ドレイン電圧
D、ソース電圧VSのそれぞれの時間変化を示す。

【0012】ドレイン電圧VDは、ドレイン電極に正、
負交互に印加される電圧である。また、ゲート電圧VG
は常時負であるがTFTをオンする時に正電圧が印加さ
れる。このTFTがオン状態の間にVS=VDまで充電さ
れ、その後次のオン状態となるまでその電圧が保持され
る。

【0013】図12のAの領域の場合には、オフ状態に
おいて、VGはソースからみて深い位置にあり、図11
ではA点に相当する。従ってTFTはオフ状態でも図1
1のA点で示された電流値Id(リーク電流)によっ
て、その電圧は低下してしまう。また図12のBの領域
の場合には、オフ状態において、VGはソースからみて
浅い位置にあり、図11ではB点に相当する。従ってT
FTはオフ状態でも図11のB点で示されたリーク電流
によって、その電圧は保持することができない。このよ
うに図11におけるA点、B点は液晶の保持特性におい
ては最も重要な電流値である。

【0014】図13にLDD構造を備えていないTFT
のVG−Id特性を示す。

【0015】同図に示す如く、VGが負の場合には、オ
フ電流が非常に大きい特性である。上述の如く、従来の
LDD構造では、LDD構造の無いTFTに比べて低い
オフ電流ではあるが、以上の観点からは十分に低いとは
言えない。

【0016】

【発明が解決しようとする課題】本発明は上述の従来の
欠点に鑑みて成されたものであり、LDD構造を有する
多結晶シリコンTFTにおいて、特に負の映像信号電圧
が印加された場合、その負の映像信号電圧によってLD
D領域を完全にオフ状態とさせ、リーク電流(オフ電
流)が十分小さい多結晶シリコン薄膜トランジスタを提
供するものである。

【0017】

【課題を解決するための手段】本発明の多結晶シリコン
薄膜トランジスタは、絶縁性基板上に、同じ層内で不純
物濃度の異なる領域を複数有する半導体層と、該半導体
層の不純物濃度の高い2つの領域に対応した開口部を有
するゲート絶縁膜と、前記半導体層の2つの領域間の不
純物濃度の低い領域上に前記絶縁膜を介して備えられた
ゲート電極と、前記開口部以外の領域に形成された層間
絶縁膜と、前記半導体層に開口部を介して接触したソー
ス電極及びドレイン電極とを順次積層してなる多結晶シ
リコン薄膜トランジスタにおいて、前記ドレイン電極及
びソース電極が、前記ゲート絶縁膜及び層間絶縁膜を介
して前記半導体層の不純物濃度の低い領域の一部あるい
は全部と重畳するものである。

【0018】

【作用】本発明によれば、ソース電極もしくはドレイン
電極に印加される電位が負の場合には、ドレイン電極近
傍のLDD領域に負電界が印加されるため、その部分に
空乏層ができ高抵抗とすることができる。従って液晶駆
動素子用で特に、VDが正の場合のVGの深い領域での電
流、及びVDが負の場合のVGの浅い領域での電流を低減
することができる。

【0019】

【実施例】以下に本発明の多結晶シリコン薄膜トランジ
スタの実施例について、図1乃至図5に従って説明す
る。

【0020】まずはじめに、本発明の多結晶シリコン薄
膜トランジスタの製造方法について詳述する。

【0021】図1に多結晶シリコン薄膜トランジスタの
製造工程の平面図を示し、図1乃至図5に図1のA−
A’線に沿った多結晶シリコン薄膜トランジスタの製造
工程の断面図を示す。

【0022】図2に示す如く、石英、ガラス等の非晶質
絶縁性基板1上に、CVD法、スパッタ法等によりアモ
ルファスシリコン膜を形成し、これを固相成長法、レー
ザアニール法等を用いて多結晶化し多結晶シリコン膜2
とする。その多結晶シリコン膜2を島状パターンにエッ
チングする。続いて、熱酸化法、CVD法、スパッタ法
により、その島状パターンに形成した多結晶シリコン膜
2を覆うようにSiO2膜、SiNX膜等のゲート絶縁膜
3を形成する。

【0023】そして、このゲート絶縁膜3上に、CVD
法、スパッタ法により多結晶シリコンからなるゲート電
極4を形成する。

【0024】図3に、図2で示した構造に続く製造工程
の多結晶シリコン薄膜トランジスタの断面図を示す。

【0025】図3に示す如く、ドレイン領域及びソース
領域(これらの各領域はさらに後の工程で形成する)上
のゲート絶縁膜3をレジストパターン5(図中の斜線
部)で覆い、レジストパターン5で覆われていない部分
のゲート絶縁膜3をエッチングしてそのゲート絶縁膜3
に開口部6(図1における斜線のない部分)を形成す
る。このとき、ゲート電極4の両側のゲート絶縁膜3に
形成した開口部6は、その開口部の周縁7が多結晶シリ
コン膜の周縁8及びゲート電極4と重畳しないように形
成されている。このように、開口部以外の全面をレジス
トパターン5で覆ってゲート絶縁膜3をエッチングする
ので、非晶質絶縁性基板1のエッチングを防ぐことがで
きる。

【0026】このゲート電極4と前記開口部の周縁7と
の重畳しない部分がLDD領域である。

【0027】図4に示す如く、前記レジストパターンを
除去後、前記ゲート絶縁膜3をマスクとして、前述の多
結晶シリコン膜が露出した開口部6に不純物元素をドー
プしてソース領域10及びドレイン領域11(図中のハ
ッチング)を形成する。

【0028】この露出した開口部6に不純物元素をドー
プした後、熱処理を行うことでソース領域10、ドレイ
ン領域11及び各LDD領域の活性化が進み、そのゲー
ト絶縁膜3の下層の多結晶シリコン膜の一部に、ソース
領域10及びドレイン領域11よりも不純物濃度の低い
LDD領域12が形成できるのである。

【0029】次いでCVD法あるいはスパッタ法あるい
は塗布法により、SiO2膜あるいはSiNx膜から成る層
間絶縁膜13を全面に成膜する。

【0030】図5に、本発明の実施例の薄膜トランジス
タの製造完了後の断面図を示す。

【0031】同図に示す如く、前記層間絶縁膜13の前
記ソース領域10及びドレイン領域11上にゲート絶縁
膜3の開口部より小さなコンタクトホール15を形成
し、スパッタ法あるいは蒸着法等により、Al、Mo、
Cr、ITO、Ni、あるいはこれらの混合膜又は積層
膜からなる導電膜配線、即ちソース電極15、ドレイン
電極17及びそのドレイン電極17を備えたドレイン配
線18を形成する。またここで表示電極20を設けれ
ば、表示装置とすることもできる。

【0032】これらの導電膜配線のうち、ソース電極1
6、ドレイン電極17の両電極が、LDD領域と重畳す
るように形成する。

【0033】このような本発明の構造にすることによ
り、TFT特性が向上するのであるが、そのことについ
て以下に説明する。

【0034】図6にゲート電圧VG、ドレイン電圧VD
ソース電圧VSのそれぞれの時間変化を示す。

【0035】ドレイン電圧VDは、ドレイン電極に正、
負交互に印加される電圧である。また、ゲート電圧VG
は常時負であるがTFTをオンする時に正電圧が印加さ
れる。このTFTがオン状態の間にVS=VDまで充電さ
れ、その後次にオン状態となるまでその電圧が保持され
る。

【0036】図6のAの領域の場合には、オフ状態にお
いて、VGはソースからみて深い位置にあり、図7では
A点に相当する。従ってTFTはオフ状態でも図7のA
点で示された電流値Id(リーク電流)によって、その
電圧は低下してしまう。また図6のBの領域の場合に
は、オフ状態において、VGはソースからみて浅い位置
にあり、図7ではB点に相当する。従ってTFTはオフ
状態でも図7のB点で示されたリーク電流によって、そ
の電圧は保持することができない。

【0037】このように図7におけるA点、B点は液晶
の保持特性においては最も重要な電流値である。

【0038】本発明においては、A点の場合、ソース電
圧が負であればソース電極部のLDD領域が高抵抗にな
りオフ電流は低減される。またソース電圧が正の場合は
ドレイン電圧とほぼ同電位になるため電流は流れない。
一方B点の場合、ソース電圧にかかわらず、ドレイン電
圧が負であるのでそのLDD領域は高抵抗となりオフ電
流は流れない。特に、ドレイン、ソース共に負電圧の場
合電流は全く流れない状態となる。本発明の構造を持つ
TFTにおいて測定したVG−Id特性を図8に示す。こ
のように、従来のLDD構造のTFTに比較してA点、
B点での電流を低減することができた。

【0039】尚、ソース電極及びドレイン電極のLDD
領域への重なりについては、本実施例では一定の重なり
量であるが、重なっておればいくらでもよい。

【0040】

【発明の効果】本発明によれば、LDD領域にソース電
極及びドレイン電極を重ねることにより、LDD領域を
高抵抗にすることができ、オフ電流の低減が可能とな
る。従って、リーク電流が減少し、液晶の保持率の向上
が図れ、高品質のパネルを供給することができる。

【図面の簡単な説明】

【図1】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの平面図である。

【図2】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの断面図である。

【図3】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの断面図である。

【図4】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの断面図である。

【図5】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの断面図である。

【図6】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタの各電圧の時間変化である。

【図7】本発明のLDD構造の多結晶シリコン薄膜トラ
ンジスタのトランスファー特性である。

【図8】従来のLDD構造の多結晶シリコン薄膜トラン
ジスタの各電圧の時間変化である。

【図9】従来のLDD構造の多結晶シリコン薄膜トラン
ジスタの平面図である。

【図10】従来のLDD構造の多結晶シリコン薄膜トラ
ンジスタの断面図である。

【図11】従来のLDD構造の多結晶シリコン薄膜トラ
ンジスタのトランスファー特性である。

【図12】従来のLDD構造の多結晶シリコン薄膜トラ
ンジスタのトランスファー特性である。

【図13】従来のLDD構造の無い多結晶シリコン薄膜
トランジスタのトランスファー特性である。

【符号の説明】

1 非晶質絶縁性基板 2 多結晶シリコン膜 3 ゲート絶縁膜 4 ゲート電極 5 レジストパターン 6 開口部 7 開口部の周縁 8 多結晶シリコン膜の周縁 9 ゲートオフセット領域 10 ソース領域 11 ドレイン領域 12 LDD領域 13 ソース領域及びドレイン領域の周縁 14 層間絶縁膜 15 コンタクトホール 16 ソース電極 17 ドレイン電極 18 ドレイン配線 20 表示電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に、同じ層内で不純物濃度
    の異なる領域を複数有する半導体層と、該半導体層の不
    純物濃度の高い2つの領域に対応した開口部を有するゲ
    ート絶縁膜と、前記半導体層の2つの領域間の不純物濃
    度の低い領域上に前記絶縁膜を介して備えられたゲート
    電極と、前記開口部以外の領域に形成された層間絶縁膜
    と、前記半導体層に開口部を介して接触したソース電極
    及びドレイン電極とを順次積層してなる多結晶シリコン
    薄膜トランジスタにおいて、前記ドレイン電極及びソー
    ス電極が、前記ゲート絶縁膜及び層間絶縁膜を介して前
    記半導体層の不純物濃度の低い領域の一部あるいは全部
    と重畳することを特徴とする多結晶シリコン薄膜トラン
    ジスタ。
JP32071692A 1992-11-30 1992-11-30 多結晶シリコン薄膜トランジスタ Pending JPH06169086A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32071692A JPH06169086A (ja) 1992-11-30 1992-11-30 多結晶シリコン薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32071692A JPH06169086A (ja) 1992-11-30 1992-11-30 多結晶シリコン薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH06169086A true true JPH06169086A (ja) 1994-06-14

Family

ID=18124533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32071692A Pending JPH06169086A (ja) 1992-11-30 1992-11-30 多結晶シリコン薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH06169086A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
JP2006147750A (ja) * 2004-11-18 2006-06-08 Sony Corp 表示装置
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301209B2 (en) 1993-10-01 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6835607B2 (en) 1993-10-01 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same
US6335555B1 (en) 1993-10-01 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a manufacturing method for the same
US7170138B2 (en) 1993-10-01 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4604675B2 (ja) * 2004-11-18 2011-01-05 ソニー株式会社 表示装置
JP2006147750A (ja) * 2004-11-18 2006-06-08 Sony Corp 表示装置

Similar Documents

Publication Publication Date Title
US5508209A (en) Method for fabricating thin film transistor using anodic oxidation
US5231297A (en) Thin film transistor
US5430320A (en) Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
US4700458A (en) Method of manufacture thin film transistor
US5478766A (en) Process for formation of thin film transistor liquid crystal display
US5712494A (en) Thin film field effect transistor having an extension portion acting as a light shield and back gate
US6746905B1 (en) Thin film transistor and manufacturing process therefor
US5742363A (en) Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths
US4633284A (en) Thin film transistor having an annealed gate oxide and method of making same
US5614728A (en) Thin film transistor and fabrication method thereof
US5719078A (en) Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor
US5371025A (en) Method of making thin film transistors
US5998841A (en) Semiconductor device including active matrix circuit
US4924279A (en) Thin film transistor
US5658808A (en) Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US20020036724A1 (en) Liquid crystal display device and the fabricating method thereof
US6558986B1 (en) Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US5989944A (en) Method of fabricating self-aligned thin film transistor using laser irradiation
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US6124153A (en) Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
US5811836A (en) Thin film transistor having protective layer for pixel electrode
JPH11121761A (ja) 薄膜トランジスタ
JPH0990405A (ja) 薄膜トランジスタ
JPH05129608A (ja) 半導体装置
JPH10189998A (ja) 表示用薄膜半導体装置及びその製造方法