JP3291069B2 - 半導体装置とその作製方法 - Google Patents
半導体装置とその作製方法Info
- Publication number
- JP3291069B2 JP3291069B2 JP10351693A JP10351693A JP3291069B2 JP 3291069 B2 JP3291069 B2 JP 3291069B2 JP 10351693 A JP10351693 A JP 10351693A JP 10351693 A JP10351693 A JP 10351693A JP 3291069 B2 JP3291069 B2 JP 3291069B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- film
- semiconductor
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、絶縁ゲイト型半導体装
置、特に薄膜状の絶縁ゲイト型電界効果トランジスタ
（ＴＦＴ）の構造およびその作製方法に関するものであ
る。
置、特に薄膜状の絶縁ゲイト型電界効果トランジスタ
（ＴＦＴ）の構造およびその作製方法に関するものであ
る。
【０００２】
【従来の技術】近年、薄膜状絶縁ゲイト型電界効果トラ
ンジスタ（ＴＦＴ）が盛んに研究されている。ＴＦＴに
は大きくわけてアモルファスシリコンＴＦＴでよく使わ
れる逆スタガー型のものと多結晶シリコンＴＦＴでよく
使われるプレーナー型のものがある。後者は移動度が大
きくとれるので多くの用途に使用することが見込まれて
いる。このようなＴＦＴの用途は、従来の単結晶ＩＣで
はカバーできない大面積回路が主であった。従来のプレ
ーナー型のＴＦＴは図３に示すように、従来の単結晶Ｉ
Ｃと同じような構造をしていた。
ンジスタ（ＴＦＴ）が盛んに研究されている。ＴＦＴに
は大きくわけてアモルファスシリコンＴＦＴでよく使わ
れる逆スタガー型のものと多結晶シリコンＴＦＴでよく
使われるプレーナー型のものがある。後者は移動度が大
きくとれるので多くの用途に使用することが見込まれて
いる。このようなＴＦＴの用途は、従来の単結晶ＩＣで
はカバーできない大面積回路が主であった。従来のプレ
ーナー型のＴＦＴは図３に示すように、従来の単結晶Ｉ
Ｃと同じような構造をしていた。
【０００３】図３からわかるように素子全体は非常に平
坦な形状である。これは、例えば液晶表示装置のアクテ
ィブ素子として使用する場合には非常に都合のよいもの
であった。というのは、液晶表示装置では液晶層の厚さ
は５〜６μｍ程度で、全体にわたって、±０．１μｍの
精度で制御しなければならないからである。したがっ
て、凹凸の多い素子構造は電界の不均質性をもたらし、
素子の特性を劣化させるだけでなく、機械的な破壊の原
因となることがあった。
坦な形状である。これは、例えば液晶表示装置のアクテ
ィブ素子として使用する場合には非常に都合のよいもの
であった。というのは、液晶表示装置では液晶層の厚さ
は５〜６μｍ程度で、全体にわたって、±０．１μｍの
精度で制御しなければならないからである。したがっ
て、凹凸の多い素子構造は電界の不均質性をもたらし、
素子の特性を劣化させるだけでなく、機械的な破壊の原
因となることがあった。
【０００４】図３の素子構造はプレーナー型ＴＦＴとし
ては一般的なものである。その構造と作製方法を簡単に
述べると以下のようになる。すなわち、、ガラス基板等
の絶縁基板３０１上に下地の酸化珪素層３０２が形成さ
れ、さらに半導体領域３０３が形成される。そして、ゲ
イト絶縁膜３０４が形成され、第１の金属配線層によっ
て、配線３０５とゲイト電極３０６が形成される。
ては一般的なものである。その構造と作製方法を簡単に
述べると以下のようになる。すなわち、、ガラス基板等
の絶縁基板３０１上に下地の酸化珪素層３０２が形成さ
れ、さらに半導体領域３０３が形成される。そして、ゲ
イト絶縁膜３０４が形成され、第１の金属配線層によっ
て、配線３０５とゲイト電極３０６が形成される。
【０００５】その後、自己整合（セルフアライン）的に
半導体領域に不純物領域を形成し、層間絶縁物３０７を
形成した後、電極形成用の孔（コンタクトホール）を開
け、第２の金属配線層によって、金属配線３０８、３０
９を形成する。そして、液晶表示装置であれば透明導電
材料によって画素電極３１０を形成する。
半導体領域に不純物領域を形成し、層間絶縁物３０７を
形成した後、電極形成用の孔（コンタクトホール）を開
け、第２の金属配線層によって、金属配線３０８、３０
９を形成する。そして、液晶表示装置であれば透明導電
材料によって画素電極３１０を形成する。
【０００６】
【発明が解決しようとする課題】図３のような構造を有
するプレーナー型ＴＦＴは、上述の通り、あまり凹凸の
ない構造を特徴とするが、いくつかの問題点があった。
最大の問題点は、電極に孔を開けるという構造であるた
めに、コンタクトホール部分の凹凸が大きく、その部分
で配線の断線やコンタクト不良が発生するということで
あった。特に、ＴＦＴが用いられるような大面積回路の
１部品単位は、従来の単結晶ＩＣの少なくとも１０倍程
度の広さを有しているのでその全てにわたって、不良を
減らすことは並大抵のことではなかった。これを避ける
ためにはコンタクトホールを拡げることがなされるが、
それは素子面積の拡大をもたらし、例えば液晶表示装置
にあっては開口率の低下につながる。
するプレーナー型ＴＦＴは、上述の通り、あまり凹凸の
ない構造を特徴とするが、いくつかの問題点があった。
最大の問題点は、電極に孔を開けるという構造であるた
めに、コンタクトホール部分の凹凸が大きく、その部分
で配線の断線やコンタクト不良が発生するということで
あった。特に、ＴＦＴが用いられるような大面積回路の
１部品単位は、従来の単結晶ＩＣの少なくとも１０倍程
度の広さを有しているのでその全てにわたって、不良を
減らすことは並大抵のことではなかった。これを避ける
ためにはコンタクトホールを拡げることがなされるが、
それは素子面積の拡大をもたらし、例えば液晶表示装置
にあっては開口率の低下につながる。
【０００７】この困難を避けるためには、例えば、コン
タクトホールという概念をなくし、電極部での凹凸を減
らした図２のような構造が提案される。ここでは、半導
体領域のソース／ドレインに接続する電極付近には層間
絶縁物はなく、コンタクトホールは設けられない。かわ
りに金属配線がじかに形成される。このような構造では
コンタクトの接触面積を大きくすることができ、また、
その部分での不良も大きく低減するが、それは、コンタ
クト部分での段差がほとんどないということに基づく。
タクトホールという概念をなくし、電極部での凹凸を減
らした図２のような構造が提案される。ここでは、半導
体領域のソース／ドレインに接続する電極付近には層間
絶縁物はなく、コンタクトホールは設けられない。かわ
りに金属配線がじかに形成される。このような構造では
コンタクトの接触面積を大きくすることができ、また、
その部分での不良も大きく低減するが、それは、コンタ
クト部分での段差がほとんどないということに基づく。
【０００８】図２の構造と作製方法を簡単に説明すると
以下のようになる。まず基板２０１に下地の酸化珪素層
２０２を形成する。そして、半導体領域２０３を形成
し、ゲイト絶縁膜２０４を形成する。さらに、第１金属
層で配線２０５とゲイト電極２０６を形成する。そし
て、ゲイト電極をマスクとしてセルフアライン的に不純
物領域を形成する。その後、層間絶縁物２０７を形成す
るが、半導体領域の部分には層間絶縁物は形成しない。
例えば、全体に層間絶縁膜を形成した後、半導体領域部
分の層間絶縁物を除去してしまう。このときには、ゲイ
ト絶縁膜２０４もエッチングする。さらに極端には、第
１の金属層と第２の金属層が交差する部分以外は層間絶
縁物を形成しない。すなわち、配線の交差する部分のフ
ォトレジスト以外にゲイト電極２０６と半導体領域２０
３をマスクとしてセルフアライン的にエッチングをおこ
なう。その後、第２の金属層で配線２０８、２０９を形
成し、半導体領域にコンタクトさせる。さらに、液晶表
示装置であれば透明電極２１０を形成する。
以下のようになる。まず基板２０１に下地の酸化珪素層
２０２を形成する。そして、半導体領域２０３を形成
し、ゲイト絶縁膜２０４を形成する。さらに、第１金属
層で配線２０５とゲイト電極２０６を形成する。そし
て、ゲイト電極をマスクとしてセルフアライン的に不純
物領域を形成する。その後、層間絶縁物２０７を形成す
るが、半導体領域の部分には層間絶縁物は形成しない。
例えば、全体に層間絶縁膜を形成した後、半導体領域部
分の層間絶縁物を除去してしまう。このときには、ゲイ
ト絶縁膜２０４もエッチングする。さらに極端には、第
１の金属層と第２の金属層が交差する部分以外は層間絶
縁物を形成しない。すなわち、配線の交差する部分のフ
ォトレジスト以外にゲイト電極２０６と半導体領域２０
３をマスクとしてセルフアライン的にエッチングをおこ
なう。その後、第２の金属層で配線２０８、２０９を形
成し、半導体領域にコンタクトさせる。さらに、液晶表
示装置であれば透明電極２１０を形成する。
【０００９】図２の構造ではコンタクトホールというも
のが存在せず、したがって、その部分での不良は少ない
が、かわって他の問題が発生する。一つは層間絶縁膜を
除去する過程で、下地の酸化珪素層２０２のみならず、
基板２０１にまでエッチングが及ぶことである。これは
エッチングの工程を量産性のよいウェットエッチに頼る
と起こりやすいことである。というのも大面積基板であ
るので、基板の温度分布が均一になりにくい。通常のエ
ッチャントは温度の微妙な違いでエッチングレートが大
きく変動するので、全ての箇所でエッチングが確実にお
こなわれるまでエッチングをおこなうと、どうしてもオ
ーバーエッチの部分が発生する。
のが存在せず、したがって、その部分での不良は少ない
が、かわって他の問題が発生する。一つは層間絶縁膜を
除去する過程で、下地の酸化珪素層２０２のみならず、
基板２０１にまでエッチングが及ぶことである。これは
エッチングの工程を量産性のよいウェットエッチに頼る
と起こりやすいことである。というのも大面積基板であ
るので、基板の温度分布が均一になりにくい。通常のエ
ッチャントは温度の微妙な違いでエッチングレートが大
きく変動するので、全ての箇所でエッチングが確実にお
こなわれるまでエッチングをおこなうと、どうしてもオ
ーバーエッチの部分が発生する。
【００１０】一方、反応性イオンエッチング（ＲＩＥ）
のようなドライエッチでは、プラズマの分布の均質性が
エッチングレートに大きな影響を及ぼす。そして、基板
の全ての領域にわたって、同じだけのエッチングを保証
することは非常な困難を伴う。したがって、大面積にな
ればなるほど、オーバーエッチの問題が重大になる。例
えば、図２に示すように、オーバーエッチのために、基
板が深さｄもエッチングされることがある。これは図３
と比べても明らかに段差が大きく、液晶表示装置として
だけではなく、他の用途、例えばイメージセンサーの駆
動回路等にも不適当である。
のようなドライエッチでは、プラズマの分布の均質性が
エッチングレートに大きな影響を及ぼす。そして、基板
の全ての領域にわたって、同じだけのエッチングを保証
することは非常な困難を伴う。したがって、大面積にな
ればなるほど、オーバーエッチの問題が重大になる。例
えば、図２に示すように、オーバーエッチのために、基
板が深さｄもエッチングされることがある。これは図３
と比べても明らかに段差が大きく、液晶表示装置として
だけではなく、他の用途、例えばイメージセンサーの駆
動回路等にも不適当である。
【００１１】しかも、同一基板でも、エッチングの適切
な部分ではオーバーエッチがなく、基板がこのようにエ
ッチングされない。したがって、基板の表面に場所によ
ってエッチング深さが異なるゆるやかな凹凸が発生す
る。これは液晶表示装置として使用する場合には重大な
問題である。
な部分ではオーバーエッチがなく、基板がこのようにエ
ッチングされない。したがって、基板の表面に場所によ
ってエッチング深さが異なるゆるやかな凹凸が発生す
る。これは液晶表示装置として使用する場合には重大な
問題である。
【００１２】このオーバーエッチの問題はそれだけにと
どまらない。通常、半導体素子は極めて清浄な環境で作
製され、ナトリウム等の異元素は極力排除される。しか
し、基板には量の大小の差はあれ、異元素が混入してい
るものであり、それがＴＦＴに拡がらないように、下地
の酸化珪素層でブロッキングされる。
どまらない。通常、半導体素子は極めて清浄な環境で作
製され、ナトリウム等の異元素は極力排除される。しか
し、基板には量の大小の差はあれ、異元素が混入してい
るものであり、それがＴＦＴに拡がらないように、下地
の酸化珪素層でブロッキングされる。
【００１３】しかし、図２のようにオーバエッチによっ
て、基板が露出してしまうとその効果はなくなり、基板
から異元素が溶け出すこととなる。この異元素は、例え
ばウェットエッチのエッチング槽を汚染し、あるいはド
ライエッチのエッチングチャンバーを汚染し、そのまま
放置すれば、その製品だけでなく、以後の製品にまで汚
染が及ぶこととなる。また、このような異元素を除去す
るクリーニング工程には多大な労力と時間を要し、経済
性をそこなう原因となる。本発明は、以上のようなオー
バーエッチングを無くし、基板からの異元素の拡散を抑
え、また、できるかぎり平坦性を向上せしめることを目
的とする。
て、基板が露出してしまうとその効果はなくなり、基板
から異元素が溶け出すこととなる。この異元素は、例え
ばウェットエッチのエッチング槽を汚染し、あるいはド
ライエッチのエッチングチャンバーを汚染し、そのまま
放置すれば、その製品だけでなく、以後の製品にまで汚
染が及ぶこととなる。また、このような異元素を除去す
るクリーニング工程には多大な労力と時間を要し、経済
性をそこなう原因となる。本発明は、以上のようなオー
バーエッチングを無くし、基板からの異元素の拡散を抑
え、また、できるかぎり平坦性を向上せしめることを目
的とする。
【００１４】
【問題を解決するための手段】本発明は、オーバーエッ
チングを防止するために、基板上にエッチングストッパ
ー層として酸化アルミニウムもしくは窒化珪素層を設け
ることを特徴とする。このような酸化アルミニウムもし
くは窒化珪素層としては、基板上と下地の酸化珪素層と
の間に設けられてもよいし、ゲイト酸化膜とゲイト電極
の間に設けられてもよい。本発明では、ＴＦＴの電極形
成の前には、層間絶縁物がエッチングされるが、それは
前記窒化珪素層まででストップすることとなる。すなわ
ち、本発明によれば、基板の全ての部分でエッチングが
均等におこなわれるという特徴を有する。もちろん、コ
ンタクトホールを有しないのでコンタクト不良等が発生
する確率も低下する。
チングを防止するために、基板上にエッチングストッパ
ー層として酸化アルミニウムもしくは窒化珪素層を設け
ることを特徴とする。このような酸化アルミニウムもし
くは窒化珪素層としては、基板上と下地の酸化珪素層と
の間に設けられてもよいし、ゲイト酸化膜とゲイト電極
の間に設けられてもよい。本発明では、ＴＦＴの電極形
成の前には、層間絶縁物がエッチングされるが、それは
前記窒化珪素層まででストップすることとなる。すなわ
ち、本発明によれば、基板の全ての部分でエッチングが
均等におこなわれるという特徴を有する。もちろん、コ
ンタクトホールを有しないのでコンタクト不良等が発生
する確率も低下する。
【００１５】図１には本発明の典型的な例を示した。こ
の例では、本発明の酸化アルミニウムもしくは窒化珪素
膜をゲイト絶縁膜とゲイト電極の間に形成した。この場
合、窒化珪素の組成において、主成分である窒素と珪素
の比率は、珪素１に対し、窒素は１から４／３が適当
で、１．２５から４／３がより好ましい。酸化アルミニ
ウムの場合にはアルミニウム１に対して酸素は１．４か
ら１．５が好ましい。
の例では、本発明の酸化アルミニウムもしくは窒化珪素
膜をゲイト絶縁膜とゲイト電極の間に形成した。この場
合、窒化珪素の組成において、主成分である窒素と珪素
の比率は、珪素１に対し、窒素は１から４／３が適当
で、１．２５から４／３がより好ましい。酸化アルミニ
ウムの場合にはアルミニウム１に対して酸素は１．４か
ら１．５が好ましい。
【００１６】また本発明の酸化アルミニウムもしくは窒
化珪素層の厚さはエッチングに耐えられるだけの厚さが
要求され、例えば、酸化珪素のウェットエッチングにお
いては、酸化アルミニウムもしくは窒化珪素のエッチン
グは極めて低く抑えられるが、ＲＩＥ等のドライエッチ
ングでは、酸化アルミニウムもしくは窒化珪素の選択比
が無視できないので、適当な厚さの酸化アルミニウムも
しくは窒化珪素が必要である。例えば、５０〜１０００
ｎｍである。しかしながら、ゲイト電極とゲイト絶縁膜
の間に酸化アルミニウムもしくは窒化珪素層を配置する
図１のような場合には、あまりに厚い酸化アルミニウム
もしくは窒化珪素層が存在することはＴＦＴの動作に障
害となるので、適切な厚さが求められる。例えば、２〜
５０ｎｍが適当である。
化珪素層の厚さはエッチングに耐えられるだけの厚さが
要求され、例えば、酸化珪素のウェットエッチングにお
いては、酸化アルミニウムもしくは窒化珪素のエッチン
グは極めて低く抑えられるが、ＲＩＥ等のドライエッチ
ングでは、酸化アルミニウムもしくは窒化珪素の選択比
が無視できないので、適当な厚さの酸化アルミニウムも
しくは窒化珪素が必要である。例えば、５０〜１０００
ｎｍである。しかしながら、ゲイト電極とゲイト絶縁膜
の間に酸化アルミニウムもしくは窒化珪素層を配置する
図１のような場合には、あまりに厚い酸化アルミニウム
もしくは窒化珪素層が存在することはＴＦＴの動作に障
害となるので、適切な厚さが求められる。例えば、２〜
５０ｎｍが適当である。
【００１７】図１に示すＴＦＴの構造とその作製方法を
簡単に説明する。１０１は基板である。１０２は基板の
異元素がＴＦＴに拡散しないように形成した窒化珪素層
（第１の窒化珪素層）である。１０３はＴＦＴのバック
リークを防ぐための下地の酸化珪素層である。１０４は
ＴＦＴの半導体領域であり、１０４を形成した後、ゲイ
ト絶縁膜１０５と本発明の酸化アルミニウムもしくは窒
化珪素層（第２の酸化アルミニウムもしくは窒化珪素
層）１０６を形成する。その後、第１の金属層で配線１
０７やゲイト電極１０８を形成する。この例では、上記
配線・電極の周囲には陽極酸化法によって酸化物を形成
し、絶縁性と耐熱性を強化してあるが、もちろん従来通
り、特に酸化物が形成されていなくてもよい。そして、
セルフアライン的に半導体領域１０４に不純物領域を形
成する。
簡単に説明する。１０１は基板である。１０２は基板の
異元素がＴＦＴに拡散しないように形成した窒化珪素層
（第１の窒化珪素層）である。１０３はＴＦＴのバック
リークを防ぐための下地の酸化珪素層である。１０４は
ＴＦＴの半導体領域であり、１０４を形成した後、ゲイ
ト絶縁膜１０５と本発明の酸化アルミニウムもしくは窒
化珪素層（第２の酸化アルミニウムもしくは窒化珪素
層）１０６を形成する。その後、第１の金属層で配線１
０７やゲイト電極１０８を形成する。この例では、上記
配線・電極の周囲には陽極酸化法によって酸化物を形成
し、絶縁性と耐熱性を強化してあるが、もちろん従来通
り、特に酸化物が形成されていなくてもよい。そして、
セルフアライン的に半導体領域１０４に不純物領域を形
成する。
【００１８】その後、層間絶縁物１０９を第２の配線が
交差する部分だけに形成する。このとき、層間絶縁物を
酸化珪素で形成した場合には、エッチングをおこなって
も窒化珪素層１０６までしかエッチングは進まず、平坦
な構造が得られる。次に、半導体領域１０４の部分の酸
化アルミニウムもしくは窒化珪素とその下のゲイト酸化
膜（酸化珪素）だけをエッチングして、半導体領域１０
４の表面を露出させる。このときにはゲイト電極はエッ
チングされないことが要求されるが、例えば、アルミニ
ウム電極であっても、その周囲に陽極酸化膜が設けられ
ている場合には十分な耐蝕性を示した。
交差する部分だけに形成する。このとき、層間絶縁物を
酸化珪素で形成した場合には、エッチングをおこなって
も窒化珪素層１０６までしかエッチングは進まず、平坦
な構造が得られる。次に、半導体領域１０４の部分の酸
化アルミニウムもしくは窒化珪素とその下のゲイト酸化
膜（酸化珪素）だけをエッチングして、半導体領域１０
４の表面を露出させる。このときにはゲイト電極はエッ
チングされないことが要求されるが、例えば、アルミニ
ウム電極であっても、その周囲に陽極酸化膜が設けられ
ている場合には十分な耐蝕性を示した。
【００１９】最後に、第２の金属層によって金属配線・
電極１１０と１１１を形成し、液晶表示装置であれば透
明電極１１２を形成すればよい。このように形成された
素子の断面は図から明らかなように、従来の方法（図
３）に比べても遜色が無いほど、平坦である。また、本
発明の半導体装置において、ゲイト電極とチャネル領域
の間には、酸化アルミニウム単層、酸化珪素単層、窒化
珪素単層、窒化アルミニウム単層、酸化アルミニウム層
と窒化珪素層の２層、酸化アルミニウム層と酸化珪素層
の２層、窒化珪素層と酸化珪素層の２層、または酸化ア
ルミニウム層と酸化珪素層と窒化珪素層の３層からなる
絶縁膜を設ける。前記ゲイト電極は、例えばアルミニウ
ム、クロム、チタン、タンタル、シリコンのいずれか、
あるいはそれらの合金またはそれらの多層からなる。前
記ゲイト電極がシリコンとアルミニウムの合金からなる
ときは、前記ゲイト電極はシリコンが０．５〜３％添加
されたアルミニウム層からなる。以下に実施例を示し、
より詳細に本発明を説明する。
電極１１０と１１１を形成し、液晶表示装置であれば透
明電極１１２を形成すればよい。このように形成された
素子の断面は図から明らかなように、従来の方法（図
３）に比べても遜色が無いほど、平坦である。また、本
発明の半導体装置において、ゲイト電極とチャネル領域
の間には、酸化アルミニウム単層、酸化珪素単層、窒化
珪素単層、窒化アルミニウム単層、酸化アルミニウム層
と窒化珪素層の２層、酸化アルミニウム層と酸化珪素層
の２層、窒化珪素層と酸化珪素層の２層、または酸化ア
ルミニウム層と酸化珪素層と窒化珪素層の３層からなる
絶縁膜を設ける。前記ゲイト電極は、例えばアルミニウ
ム、クロム、チタン、タンタル、シリコンのいずれか、
あるいはそれらの合金またはそれらの多層からなる。前
記ゲイト電極がシリコンとアルミニウムの合金からなる
ときは、前記ゲイト電極はシリコンが０．５〜３％添加
されたアルミニウム層からなる。以下に実施例を示し、
より詳細に本発明を説明する。
【００２０】
【実施例】〔実施例１〕図４には本実施例の作製工程断
面図を示す。まず、基板４０１として日本電気硝子社製
のＮ−０ガラスを使用した。このガラスは歪点温度が高
いけれども、リチウムが多く含まれ、また、ナトリウム
もかなりの量が存在する。そこで、基板からのこれら可
動イオンの侵入を阻止する目的で、また、オーバーエッ
チングを防止する目的で、有機金属ＣＶＤ法で酸化アル
ミニウム膜４０２を厚さ１０〜５０ｎｍだけ形成する。
さらに、下地の酸化珪素皮膜４０３を厚さ１００〜８０
０ｎｍだけ、スパッタ法によって形成した。その上にア
モルファスシリコン被膜をプラズマＣＶＤ法によって２
０〜１００ｎｍだけ形成し、６００℃で１２〜７２時
間、窒素雰囲気中でアニールし、結晶化させた。さら
に、これをフォトリソグラフィー法と反応性イオンエッ
チング（ＲＩＥ）法によってパターニングして、島状の
半導体領域４０４を形成した。
面図を示す。まず、基板４０１として日本電気硝子社製
のＮ−０ガラスを使用した。このガラスは歪点温度が高
いけれども、リチウムが多く含まれ、また、ナトリウム
もかなりの量が存在する。そこで、基板からのこれら可
動イオンの侵入を阻止する目的で、また、オーバーエッ
チングを防止する目的で、有機金属ＣＶＤ法で酸化アル
ミニウム膜４０２を厚さ１０〜５０ｎｍだけ形成する。
さらに、下地の酸化珪素皮膜４０３を厚さ１００〜８０
０ｎｍだけ、スパッタ法によって形成した。その上にア
モルファスシリコン被膜をプラズマＣＶＤ法によって２
０〜１００ｎｍだけ形成し、６００℃で１２〜７２時
間、窒素雰囲気中でアニールし、結晶化させた。さら
に、これをフォトリソグラフィー法と反応性イオンエッ
チング（ＲＩＥ）法によってパターニングして、島状の
半導体領域４０４を形成した。
【００２１】さらに、酸化珪素をターゲットとする酸素
雰囲気中でのスパッタ法によって、ゲイト酸化膜４０７
を厚さ５０〜２００ｎｍだけ堆積した。さらに、減圧Ｃ
ＶＤ法によってリンドープされた多結晶シリコン被膜を
形成して、これをパターニングし、配線４０８、ゲイト
電極４０９を形成した。このようにして、ＴＦＴの外形
を整えた。
雰囲気中でのスパッタ法によって、ゲイト酸化膜４０７
を厚さ５０〜２００ｎｍだけ堆積した。さらに、減圧Ｃ
ＶＤ法によってリンドープされた多結晶シリコン被膜を
形成して、これをパターニングし、配線４０８、ゲイト
電極４０９を形成した。このようにして、ＴＦＴの外形
を整えた。
【００２２】次に、公知のイオン注入法によって、半導
体領域４０４にＮ型の不純物を注入し、Ｎ型不純物領域
（ソース、ドレイン）４０５、４０６を形成した。この
ようにして、図４（Ａ）に示されるような構造が得られ
た。なお、当然のことながら、先のイオン注入によって
不純物の注入された部分の結晶性は著しく劣化し、実質
的に非結晶状態（アモルファス状態、あるいはそれに近
い多結晶状態）になっている。そこで、レーザーアニー
ルによって結晶性を回復させた。この工程は、６００〜
８５０℃の熱アニールによってもよい。レーザーアニー
ルの条件は、例えば、特願平４−３０２２０に記述され
たものを使用した。レーザーアニール後は、２５０〜４
５０℃の水素雰囲気（１〜７００ｔｏｒｒ、このましく
は５００〜７００ｔｏｒｒ）で３０分〜３時間、アニー
ルをおこない、半導体領域に水素を添加し、格子欠陥
（ダングリングボンド等）を減らした。
体領域４０４にＮ型の不純物を注入し、Ｎ型不純物領域
（ソース、ドレイン）４０５、４０６を形成した。この
ようにして、図４（Ａ）に示されるような構造が得られ
た。なお、当然のことながら、先のイオン注入によって
不純物の注入された部分の結晶性は著しく劣化し、実質
的に非結晶状態（アモルファス状態、あるいはそれに近
い多結晶状態）になっている。そこで、レーザーアニー
ルによって結晶性を回復させた。この工程は、６００〜
８５０℃の熱アニールによってもよい。レーザーアニー
ルの条件は、例えば、特願平４−３０２２０に記述され
たものを使用した。レーザーアニール後は、２５０〜４
５０℃の水素雰囲気（１〜７００ｔｏｒｒ、このましく
は５００〜７００ｔｏｒｒ）で３０分〜３時間、アニー
ルをおこない、半導体領域に水素を添加し、格子欠陥
（ダングリングボンド等）を減らした。
【００２３】このようにして、素子の形状を整えた。そ
の後、酸化珪素のスパッタ成膜によって層間絶縁物４１
０を形成し、配線が交差する部分だけフォトレジストに
よってマスク４１１を形成した。この様子を図４（Ｂ）
に示す。
の後、酸化珪素のスパッタ成膜によって層間絶縁物４１
０を形成し、配線が交差する部分だけフォトレジストに
よってマスク４１１を形成した。この様子を図４（Ｂ）
に示す。
【００２４】そして、このマスク４１１を利用して、例
えば弗酸でウェットエッチングをおこない、層間絶縁物
４１０とゲイト絶縁膜４０７をエッチングした。しか
し、酸化アルミニウム膜４０２がバリヤとなって、基板
がエッチングされることはなく、また、シリコンはエッ
チングされないので、ゲイト電極４０９や半導体領域４
０４はそのままである。ただし、半導体領域の不純物領
域はその表面を露出する。この様子を図４（Ｃ）に示
す。
えば弗酸でウェットエッチングをおこない、層間絶縁物
４１０とゲイト絶縁膜４０７をエッチングした。しか
し、酸化アルミニウム膜４０２がバリヤとなって、基板
がエッチングされることはなく、また、シリコンはエッ
チングされないので、ゲイト電極４０９や半導体領域４
０４はそのままである。ただし、半導体領域の不純物領
域はその表面を露出する。この様子を図４（Ｃ）に示
す。
【００２５】ついで、アルミニウムもしくはクロムの被
膜を形成し、これをパターニングして配線・電極４１２
と４１３を形成する。このときには、半導体の不純物領
域は露出してあるのでわざわざコンタクトを設ける必要
はない。さらに、ＩＴＯによって透明電極４１４を形成
した。このようにして装置を完成させた。
膜を形成し、これをパターニングして配線・電極４１２
と４１３を形成する。このときには、半導体の不純物領
域は露出してあるのでわざわざコンタクトを設ける必要
はない。さらに、ＩＴＯによって透明電極４１４を形成
した。このようにして装置を完成させた。
【００２６】〔実施例２〕図５には本実施例の作製工程
断面図を示す。基板５０１として日本電気硝子社製のＮ
−０ガラスを使用し、プラズマＣＶＤ法もしくは減圧Ｃ
ＶＤ法で窒化珪素膜５０２を厚さ１０〜５０ｎｍだけ形
成した。さらに、下地の酸化珪素皮膜５０３を厚さ１０
０〜８００ｎｍだけ、スパッタ法によって形成した。そ
の上にアモルファスシリコン被膜をプラズマＣＶＤ法に
よって２０〜１００ｎｍだけ形成し、６００℃で１２〜
７２時間、窒素雰囲気中でアニールし、結晶化させた。
さらに、これをパターニングして島状の半導体領域５０
４を形成した。
断面図を示す。基板５０１として日本電気硝子社製のＮ
−０ガラスを使用し、プラズマＣＶＤ法もしくは減圧Ｃ
ＶＤ法で窒化珪素膜５０２を厚さ１０〜５０ｎｍだけ形
成した。さらに、下地の酸化珪素皮膜５０３を厚さ１０
０〜８００ｎｍだけ、スパッタ法によって形成した。そ
の上にアモルファスシリコン被膜をプラズマＣＶＤ法に
よって２０〜１００ｎｍだけ形成し、６００℃で１２〜
７２時間、窒素雰囲気中でアニールし、結晶化させた。
さらに、これをパターニングして島状の半導体領域５０
４を形成した。
【００２７】さらに、スパッタ法によって、酸化珪素の
ゲイト絶縁膜５０５を厚さ５０〜２００ｎｍだけ堆積し
た。さらに、窒化珪素膜５０６をプラズマＣＶＤ法もし
くは減圧ＣＶＤ法によって、厚さ２〜２０ｎｍ、好まし
くは８〜１１ｎｍだけ堆積した。
ゲイト絶縁膜５０５を厚さ５０〜２００ｎｍだけ堆積し
た。さらに、窒化珪素膜５０６をプラズマＣＶＤ法もし
くは減圧ＣＶＤ法によって、厚さ２〜２０ｎｍ、好まし
くは８〜１１ｎｍだけ堆積した。
【００２８】次に、スパッタリング法もしくは電子ビー
ム蒸着法によってアルミニウム被膜を形成して、これを
パターニングし、ゲイト電極・配線５０７〜５０９を形
成した。さらに、電解溶液中でゲイト電極・配線５０７
〜５０９に電流を通じ、陽極酸化法によって、酸化アル
ミニウム膜５１０〜５１２を形成した。陽極酸化の条件
としては、本発明人等の発明である特願平３−３０２２
０に記述された方法を採用した。さらに、本発明人等の
発明であるレーザードーピング技術（特願平３−２８３
９８１）によって、半導体領域５０４にＮ型の不純物を
ドーピングし、Ｎ型不純物領域（ソース、ドレイン）を
形成した。なお、レーザードーピング法では、不純物の
注入とアニールが同時におこなわれるため、実施例１の
ようなレーザーアニールや熱アニールの工程は不要であ
る。レーザードーピング後は、２５０〜４５０℃の水素
雰囲気（１〜７００ｔｏｒｒ、このましくは５００〜７
００ｔｏｒｒ）で３０分〜３時間、アニールをおこな
い、半導体領域に水素を添加し、格子欠陥（ダングリン
グボンド等）を減らした。ここまでの様子を図５（Ａ）
に示す。
ム蒸着法によってアルミニウム被膜を形成して、これを
パターニングし、ゲイト電極・配線５０７〜５０９を形
成した。さらに、電解溶液中でゲイト電極・配線５０７
〜５０９に電流を通じ、陽極酸化法によって、酸化アル
ミニウム膜５１０〜５１２を形成した。陽極酸化の条件
としては、本発明人等の発明である特願平３−３０２２
０に記述された方法を採用した。さらに、本発明人等の
発明であるレーザードーピング技術（特願平３−２８３
９８１）によって、半導体領域５０４にＮ型の不純物を
ドーピングし、Ｎ型不純物領域（ソース、ドレイン）を
形成した。なお、レーザードーピング法では、不純物の
注入とアニールが同時におこなわれるため、実施例１の
ようなレーザーアニールや熱アニールの工程は不要であ
る。レーザードーピング後は、２５０〜４５０℃の水素
雰囲気（１〜７００ｔｏｒｒ、このましくは５００〜７
００ｔｏｒｒ）で３０分〜３時間、アニールをおこな
い、半導体領域に水素を添加し、格子欠陥（ダングリン
グボンド等）を減らした。ここまでの様子を図５（Ａ）
に示す。
【００２９】次に、図５（Ｂ）に示すように、配線がク
ロスする部分にのみ酸化珪素の層間絶縁物５１３を形成
した。他の部分の層間絶縁物は実施例１の場合と同様に
弗酸によってエッチングされるが、陽極酸化物５１０〜
５１２と窒化珪素膜５０６によってゲイト電極・配線５
０７〜５０９や下地酸化膜５０３はエッチングされなか
った。
ロスする部分にのみ酸化珪素の層間絶縁物５１３を形成
した。他の部分の層間絶縁物は実施例１の場合と同様に
弗酸によってエッチングされるが、陽極酸化物５１０〜
５１２と窒化珪素膜５０６によってゲイト電極・配線５
０７〜５０９や下地酸化膜５０３はエッチングされなか
った。
【００３０】ついで、全面にフォトレジスト５１４を塗
布し、半導体領域５０４の部分５１５のみを露出させ
て、その部分の窒化珪素膜と酸化珪素膜を除去した。し
かし、このときも陽極酸化物のエッチングレートが遅い
のでゲイト電極５０８には変化はなかった。このように
して、図５（Ｃ）に示すように半導体領域の表面を露出
させた。
布し、半導体領域５０４の部分５１５のみを露出させ
て、その部分の窒化珪素膜と酸化珪素膜を除去した。し
かし、このときも陽極酸化物のエッチングレートが遅い
のでゲイト電極５０８には変化はなかった。このように
して、図５（Ｃ）に示すように半導体領域の表面を露出
させた。
【００３１】再び全面をフォトレジスト５１６で被覆し
て、ゲイト配線の適当な部分５１７のみを露出させ、Ｒ
ＩＥによって陽極酸化物を除去して、電極形成部分を設
けた。この様子を図５（Ｄ）に示す。
て、ゲイト配線の適当な部分５１７のみを露出させ、Ｒ
ＩＥによって陽極酸化物を除去して、電極形成部分を設
けた。この様子を図５（Ｄ）に示す。
【００３２】最後に、アルミニウム等の金属被膜を形成
し、これをパターニングして電極・配線５１８、５１９
を形成した。この配線５１８はＴＦＴの半導体領域とコ
ンタクトし、また、配線５１９はＴＦＴの半導体領域と
ゲイト配線５０９とコンタクトする。この様子を図５
（Ｅ）に示す。
し、これをパターニングして電極・配線５１８、５１９
を形成した。この配線５１８はＴＦＴの半導体領域とコ
ンタクトし、また、配線５１９はＴＦＴの半導体領域と
ゲイト配線５０９とコンタクトする。この様子を図５
（Ｅ）に示す。
【００３３】
【発明の効果】以上のように、窒化珪素もしくは酸化ア
ルミニウムのバリヤ層を形成することによって、オーバ
ーエッチングを防止し、素子の歩留りを向上させること
ができた。また、素子の平坦化に寄与し、コンタクト不
良を減らすことができた。
ルミニウムのバリヤ層を形成することによって、オーバ
ーエッチングを防止し、素子の歩留りを向上させること
ができた。また、素子の平坦化に寄与し、コンタクト不
良を減らすことができた。
【図１】本発明による半導体装置の断面図を示す。
【図２】従来法による半導体装置の断面図を示す。
【図３】従来法による半導体装置の断面図を示す。
【図４】本発明による半導体装置の作製工程図（断面）
を示す。
を示す。
【図５】本発明による半導体装置の作製工程図（断面）
を示す。
を示す。
１０１ 絶縁基板 １０２ ブロッキング層（窒化珪素） １０３ 下地酸化物層（酸化珪素） １０４ 半導体領域 １０５ ゲイト絶縁膜 １０６ 窒化珪素膜 １０７〜１０８ ゲイト電極・配線（アルミニウ
ム） １０９ 層間絶縁物 １１０、１１１ 金属配線・電極 １１２ 透明電極
ム） １０９ 層間絶縁物 １１０、１１１ 金属配線・電極 １１２ 透明電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (8)
- 【請求項１】 絶縁表面を有する基板と、前記絶縁表面
の上方に形成された絶縁ゲイト型電界効果半導体装置を
有する半導体装置であって、 前記絶縁ゲート型電界効果半導体装置は、チャネル形成
領域、不純物領域が設けられた半導体層と、ゲイト絶縁
膜と、ゲイト電極とを有し、 前記絶縁表面上に窒化珪素または酸化アルミニウムより
なるエッチングストッパー層が接し、 前記エッチングストッパー層と前記半導体層の間であっ
て、前記半導体層に接する酸化珪素でなる下地層が設け
られ、 前記不純物領域に接続された配線の一部が前記エッチン
グストッパー層と密着していることを特徴とする半導体
装置。 - 【請求項２】 絶縁表面を有する基板と、前記絶縁表面
の上方に形成された絶縁ゲイト型電界効果半導体装置を
有する半導体装置であって、 前記絶縁ゲート型電界効果半導体装置は、チャネル形成
領域、不純物領域が設けられた半導体層と、ゲイト絶縁
膜と、ゲイト電極とを有し、 前記絶縁表面上に窒化珪素または酸化アルミニウムより
なるエッチングストッパー層が接し、 前記エッチングストッパー層と前記半導体層の間であっ
て、前記半導体層に接する酸化珪素でなる下地層が設け
られ、 前記半導体層上に、前記ゲイト絶縁膜を介して前記ゲイ
ト電極設けられ、 前記不純物領域には配線が接続され、 前記不純物領域に接続された配線の一部が前記エッチン
グストッパー層と密着していることを特徴とする半導体
装置。 - 【請求項３】 請求項1又は２において、前記窒化珪素
において、珪素の組成比を1とした場合、窒素の組成比
は１〜４／３であることを特徴とする半導体装置。 - 【請求項４】 請求項1乃至３のいずれか一において、
前記エッチングストッパー層の厚さは５０〜１０００nm
であることを特徴とする半導体装置。 - 【請求項５】 請求項1乃至４のいずれか一において、
前記ゲイト絶縁膜は窒化珪素でなる層を含むことを特徴
とする半導体装置。 - 【請求項６】 請求項1乃至４のいずれか一において、
前記ゲイト絶縁膜は窒化珪素でなる層、および酸化珪素
でなる層を含むことを特徴とする半導体装置。 - 【請求項７】 請求項1乃至６のいずれか一において、
前記配線は透明導電膜でなることを特徴とする半導体装
置。 - 【請求項８】 基板の絶縁表面上に接して酸化アルミニ
ウムもしくは窒化珪素よりなるエッチングストッパー層
を形成し、 前記エッチングストッパー層上に酸化珪素膜を形成し、 前記酸化珪素膜上に、チャネル形成領域が設けられる半
導体膜を形成し、 前記半導体膜および前記酸化珪素膜上にゲイト絶縁膜を
形成し、 前記ゲイト絶縁膜を介して、前記半導体膜と交差する第
1の配線を形成し、 前記ゲイト絶縁膜および前記第1の配線上を覆って層間
絶縁物を形成し、 前記層間絶縁物、前記酸化珪素膜および前記ゲイト絶縁
膜をエッチングして、前記エッチングストッパー層およ
び前記半導体膜を露出させ、 前記半導体領域に接続する第２の配線を形成することを
有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10351693A JP3291069B2 (ja) | 1992-04-17 | 1993-04-05 | 半導体装置とその作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-124324 | 1992-04-17 | ||
| JP12432492 | 1992-04-17 | ||
| JP10351693A JP3291069B2 (ja) | 1992-04-17 | 1993-04-05 | 半導体装置とその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621465A JPH0621465A (ja) | 1994-01-28 |
| JP3291069B2 true JP3291069B2 (ja) | 2002-06-10 |
Family
ID=26444152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10351693A Expired - Lifetime JP3291069B2 (ja) | 1992-04-17 | 1993-04-05 | 半導体装置とその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3291069B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011369A1 (ja) * | 2004-07-29 | 2006-02-02 | Nec Corporation | 電界効果型トランジスタ用の基板、電界効果型トランジスタ及びその製造方法 |
| KR101014172B1 (ko) * | 2004-09-13 | 2011-02-14 | 삼성전자주식회사 | 구동유닛 및 이를 갖는 표시장치 |
| WO2011145467A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1993
- 1993-04-05 JP JP10351693A patent/JP3291069B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621465A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917225A (en) | Insulated gate field effect transistor having specific dielectric structures | |
| US6432755B2 (en) | Thin film transistor and manufacturing method therefor | |
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| US7122833B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US20050287722A1 (en) | Method of fabricating semiconductor device | |
| JPH06148685A (ja) | 液晶表示装置 | |
| US5153142A (en) | Method for fabricating an indium tin oxide electrode for a thin film transistor | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JPH0992840A (ja) | 液晶表示装置及びその製造方法 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR0139322B1 (ko) | 절연게이트형 박막트랜지스터 | |
| JPH11345975A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |