JP2710793B2 - 液晶表示パネル及びその製造方法 - Google Patents
液晶表示パネル及びその製造方法Info
- Publication number
- JP2710793B2 JP2710793B2 JP22740188A JP22740188A JP2710793B2 JP 2710793 B2 JP2710793 B2 JP 2710793B2 JP 22740188 A JP22740188 A JP 22740188A JP 22740188 A JP22740188 A JP 22740188A JP 2710793 B2 JP2710793 B2 JP 2710793B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display panel
- oxide film
- film
- tin oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、液晶表示パネル及びその製造方法に係り、
特に、電荷保持用キヤパシタ部、画素部、配線部に使用
される酸化インジウムスズ（以下、ITOという）膜を結
晶化した液晶表示パネルの構造及びその製造方法に関す
る。
特に、電荷保持用キヤパシタ部、画素部、配線部に使用
される酸化インジウムスズ（以下、ITOという）膜を結
晶化した液晶表示パネルの構造及びその製造方法に関す
る。
［従来の技術］ フラツトデイスプレイ装置用の表示部として、近年、
アクテイブマトリクス方式の液晶表示パネルが注目され
ている。以下、この種液晶表示パネルの従来技術を図面
により説明する。
アクテイブマトリクス方式の液晶表示パネルが注目され
ている。以下、この種液晶表示パネルの従来技術を図面
により説明する。
第５図は従来技術による液晶表示パネルの構造を示す
断面図である。第５図において、501は透明基板、502は
多結晶シリコン膜、503はゲート酸化膜、504はゲート電
極、505はソース・ドレイン領域、506はコモン引き出し
用下部電極、507はコモン電極、508は層間絶縁膜、509,
510はスルーホール、511はソース・ドレイン電極、512
はコモン引き出し電極、513は画素電極、514はスイツチ
ングTFT部、515は電荷保持用キヤパシタ部、516はコモ
ン電極引き出し部である。
断面図である。第５図において、501は透明基板、502は
多結晶シリコン膜、503はゲート酸化膜、504はゲート電
極、505はソース・ドレイン領域、506はコモン引き出し
用下部電極、507はコモン電極、508は層間絶縁膜、509,
510はスルーホール、511はソース・ドレイン電極、512
はコモン引き出し電極、513は画素電極、514はスイツチ
ングTFT部、515は電荷保持用キヤパシタ部、516はコモ
ン電極引き出し部である。
第５図に示す従来技術は、アクテイブマトリクス液晶
表示パネルの１画素分の構造を示したものであり、１画
素は、スイツチングTFT部514と、電荷保持用キヤパシタ
部515と、コモン電極引き出し部516とにより構成されて
いる。
表示パネルの１画素分の構造を示したものであり、１画
素は、スイツチングTFT部514と、電荷保持用キヤパシタ
部515と、コモン電極引き出し部516とにより構成されて
いる。
スイツチングTFT部514は、不純物をドープした多結晶
シリコン膜から成るソース・ドレイン領域505と、層間
絶縁膜508に設けられたコンタクトホール509を介してソ
ース・ドレイン領域505に接続されているAlより成るソ
ース・ドレイン電極511と、多結晶シリコン膜502上に、
ゲート酸化膜503を介して設けられたゲート電極504とに
より構成されている。
シリコン膜から成るソース・ドレイン領域505と、層間
絶縁膜508に設けられたコンタクトホール509を介してソ
ース・ドレイン領域505に接続されているAlより成るソ
ース・ドレイン電極511と、多結晶シリコン膜502上に、
ゲート酸化膜503を介して設けられたゲート電極504とに
より構成されている。
電荷保持用キヤパシタ部515は、ITO膜から成る電荷保
持用キヤパシタの下部電極を兼ねたコモン電極507と、
層間絶縁膜508を介して対向して設けられており、前記
ソース・ドレイン電極511の一方に接続されている、ITO
膜から成る画素電極513とにより構成されている。コモ
ン電極507と画素電極513とにより構成される電荷保持用
キヤパシタは、TFTのオフ電流の経時変化及び液晶抵抗
の低下等により生じる表示画像の劣化、表示むらを補償
し、画質の良好な表示を得るためのものである。
持用キヤパシタの下部電極を兼ねたコモン電極507と、
層間絶縁膜508を介して対向して設けられており、前記
ソース・ドレイン電極511の一方に接続されている、ITO
膜から成る画素電極513とにより構成されている。コモ
ン電極507と画素電極513とにより構成される電荷保持用
キヤパシタは、TFTのオフ電流の経時変化及び液晶抵抗
の低下等により生じる表示画像の劣化、表示むらを補償
し、画質の良好な表示を得るためのものである。
コモン電極引き出し部516は、コモン電極507と接続さ
れているコモン引き出し用下部電極506と、層間絶縁膜5
08に設けたスルーホール510を介してコモン引き出し用
下部電極506と接続されたAlより成るコモン引き出し電
極512とにより構成されている。
れているコモン引き出し用下部電極506と、層間絶縁膜5
08に設けたスルーホール510を介してコモン引き出し用
下部電極506と接続されたAlより成るコモン引き出し電
極512とにより構成されている。
前述したように構成されている従来技術において、コ
モン電極引き出し部516は、コモン引き出し用下部電極5
06の上の層間絶縁膜508をホト・エツチングにより選択
的に除去してスルーホール510を形成し、該スルーホー
ル510を介して、コモン引き出し用下部電極506とコモン
引き出し電極とを接続している。このため、この従来技
術は、Alから成るコモン引き出し用の下部電極506を形
成しておく必要があり、製造工程がその分多くなつてい
る。これに対し、コモン引き出し用下部電極506を無く
して、コモン電極507とコモン引き出し電極512とを直接
接続する構造も考えられる。しかしながら、コモン電極
507を形成しているITO膜は、フツ酸系エツチヤントに対
する耐性が無いため、コモン電極507上の層間絶縁膜508
をホト・エツチングにより選択的に除去してスルーホー
ルを形成しようとする場合、そのエツチング時にITO膜
によるコモン電極507が損傷を受けることが避けられ
ず、スルーホールを形成することが困難であつた。
モン電極引き出し部516は、コモン引き出し用下部電極5
06の上の層間絶縁膜508をホト・エツチングにより選択
的に除去してスルーホール510を形成し、該スルーホー
ル510を介して、コモン引き出し用下部電極506とコモン
引き出し電極とを接続している。このため、この従来技
術は、Alから成るコモン引き出し用の下部電極506を形
成しておく必要があり、製造工程がその分多くなつてい
る。これに対し、コモン引き出し用下部電極506を無く
して、コモン電極507とコモン引き出し電極512とを直接
接続する構造も考えられる。しかしながら、コモン電極
507を形成しているITO膜は、フツ酸系エツチヤントに対
する耐性が無いため、コモン電極507上の層間絶縁膜508
をホト・エツチングにより選択的に除去してスルーホー
ルを形成しようとする場合、そのエツチング時にITO膜
によるコモン電極507が損傷を受けることが避けられ
ず、スルーホールを形成することが困難であつた。
従つて、前述のようなITO膜によるコモン電極上にス
ルーホールを形成して、コモン引き出し電極と直接接続
する構造の液晶パネルの構造は実現されていない。
ルーホールを形成して、コモン引き出し電極と直接接続
する構造の液晶パネルの構造は実現されていない。
なお、この種液晶表示パネルに関する従来技術とし
て、例えば、特開昭58−130561号公報等に記載された技
術が知られており、また、特願昭62−234756号，特願昭
63−19657号として提案した技術がある。
て、例えば、特開昭58−130561号公報等に記載された技
術が知られており、また、特願昭62−234756号，特願昭
63−19657号として提案した技術がある。
［発明が解決しようとする課題］ 前述した従来技術は、コモン引き出し用の下部電極を
必要とし、その製造工程が余分にかかるという問題点を
有し、また、ITO膜から鳴るコモン電極上にスルーホー
ルを形成して、コモン電極とコモン引き出し電極とを直
接接続する構造を実現しようとすると、コモン電極であ
るITO膜がスルーホール形成時のエツチングにより損傷
を受けることを避けることができず、製造時の歩留まり
が低下してしまい実現できないという問題点を有してい
た。
必要とし、その製造工程が余分にかかるという問題点を
有し、また、ITO膜から鳴るコモン電極上にスルーホー
ルを形成して、コモン電極とコモン引き出し電極とを直
接接続する構造を実現しようとすると、コモン電極であ
るITO膜がスルーホール形成時のエツチングにより損傷
を受けることを避けることができず、製造時の歩留まり
が低下してしまい実現できないという問題点を有してい
た。
本発明の目的は、前記従来技術の問題点を解決し、コ
モン電極となるITO膜を損傷することなく、コモン電極
上部の層間絶縁膜を選択的にパターニングしてスルーホ
ールを形成し、コモン電極とコモン引き出し電極とを直
接接続した構造を備えた液晶表示パネル及びその製造方
法を提供することにある。
モン電極となるITO膜を損傷することなく、コモン電極
上部の層間絶縁膜を選択的にパターニングしてスルーホ
ールを形成し、コモン電極とコモン引き出し電極とを直
接接続した構造を備えた液晶表示パネル及びその製造方
法を提供することにある。
［課題を解決するための手段］ 本発明によれば、前記目的は、コモン電極を形成して
いるITO膜の結晶性及び結晶構造を操作して、ITO膜に層
間絶縁膜をパターニングするエツチヤントに対して耐エ
ツチング性を持たせることにより達成される。具体的に
は、前記目的は、ITO膜としてキユービツク・ビツクス
バイト（cubic bixbyite）型の結晶構造を有する多結晶
ITO膜を用いることにより達成される。
いるITO膜の結晶性及び結晶構造を操作して、ITO膜に層
間絶縁膜をパターニングするエツチヤントに対して耐エ
ツチング性を持たせることにより達成される。具体的に
は、前記目的は、ITO膜としてキユービツク・ビツクス
バイト（cubic bixbyite）型の結晶構造を有する多結晶
ITO膜を用いることにより達成される。
前記キュービック・ビックスバイトなる語は、キュー
ビックが立方格子であることを、ビックスバイトがホタ
ル石型構造の変形型であることを意味し、前述のキュー
ビック・ビックスバイト型の結晶構造は、立方格子を持
つホタル石型構造の変形型酸化の結晶であり、インジウ
ムスズの結晶構造として公知のものである。
ビックが立方格子であることを、ビックスバイトがホタ
ル石型構造の変形型であることを意味し、前述のキュー
ビック・ビックスバイト型の結晶構造は、立方格子を持
つホタル石型構造の変形型酸化の結晶であり、インジウ
ムスズの結晶構造として公知のものである。
以下、多結晶ITO膜のエツチヤントに対する耐エツチ
ング性について具体的に説明する。
ング性について具体的に説明する。
第２図は、本発明者等が見出した、前記多結晶ITO膜
の耐エツチング性に関する実験データであり、非晶質IT
O膜、cubic bixbyite型の結晶型を有する多結晶ITO膜、
及び、層間絶縁膜として通常に使用されているSiO2膜、
PSG膜をフツ酸系エツチヤントでエツチングした場合
の、エツチング時間に対するエツチング膜厚の関係を説
明する図である。
の耐エツチング性に関する実験データであり、非晶質IT
O膜、cubic bixbyite型の結晶型を有する多結晶ITO膜、
及び、層間絶縁膜として通常に使用されているSiO2膜、
PSG膜をフツ酸系エツチヤントでエツチングした場合
の、エツチング時間に対するエツチング膜厚の関係を説
明する図である。
第２図において、ITO膜はスパツタ法で、PSG膜及びSi
O2膜は常圧CVD法でそれぞれ形成し、フツ酸系エツチヤ
ントとして、NH4FとCH3CO2Hの混合溶液を使用した。
O2膜は常圧CVD法でそれぞれ形成し、フツ酸系エツチヤ
ントとして、NH4FとCH3CO2Hの混合溶液を使用した。
第２図より明らかなように、非晶質ITO膜、PSG膜及び
SiO2膜は、フツ酸系エツチヤントに対する耐エツチング
性に差が少なく、非晶質ITO膜は、PSG膜,SiO2膜等の層
間絶縁膜に比較して、耐エツチング性が悪い。よつて、
前述したように、ITO膜から成るコモン電極上にスルー
ホールを形成する場合には、コモン電極の損傷が避けら
れないことになる。
SiO2膜は、フツ酸系エツチヤントに対する耐エツチング
性に差が少なく、非晶質ITO膜は、PSG膜,SiO2膜等の層
間絶縁膜に比較して、耐エツチング性が悪い。よつて、
前述したように、ITO膜から成るコモン電極上にスルー
ホールを形成する場合には、コモン電極の損傷が避けら
れないことになる。
一方、第２図より、cubic bixbyte型の結晶構造を有
する多結晶ITO膜は、非晶質ITO膜,PSG膜,SiO2膜が0.5μ
ｍ〜0.2μｍエツチングされる間に、エツチングによる
膜厚の損失がほとんど生じないことがわかる。従つて、
コモン電極にcubic bixbyite型の結晶構造を有する多結
晶ITO膜を用いることにより、コモン電極を損傷するこ
となく、コモン電極上にスルーホールを形成することが
可能となり、前述した目的を達成することができる。
する多結晶ITO膜は、非晶質ITO膜,PSG膜,SiO2膜が0.5μ
ｍ〜0.2μｍエツチングされる間に、エツチングによる
膜厚の損失がほとんど生じないことがわかる。従つて、
コモン電極にcubic bixbyite型の結晶構造を有する多結
晶ITO膜を用いることにより、コモン電極を損傷するこ
となく、コモン電極上にスルーホールを形成することが
可能となり、前述した目的を達成することができる。
フツ酸系エツチヤントとしては、フツ酸系水溶液のみ
ならず、CF4,CF4＋H2,C2F6,C3F8等から成るフツ酸系エ
ツチングガスを使用してもよく、第２図と同様な結果が
得られた。また、層間絶縁膜の形成方法としては、常圧
または減圧CVD法の他に、プラズマCVD法，スパツタ法等
を用いることも可能であり、いずれの方法で形成した絶
縁膜を用いても同様である。
ならず、CF4,CF4＋H2,C2F6,C3F8等から成るフツ酸系エ
ツチングガスを使用してもよく、第２図と同様な結果が
得られた。また、層間絶縁膜の形成方法としては、常圧
または減圧CVD法の他に、プラズマCVD法，スパツタ法等
を用いることも可能であり、いずれの方法で形成した絶
縁膜を用いても同様である。
前述した構造の多結晶ITO膜は、耐エツチング性に優
れているため、電極形状の加工方法に問題があるが、非
晶質ITO膜の状態で電極形状を加工後、熱処理，レーザ
照射等を施す等により、非晶質ITO膜を前述した構造の
多結晶ITO膜に変換して形成することができる。これに
より、電極形状の加工方法の問題を解決し、容易に多結
晶ITO膜を形成することができる。
れているため、電極形状の加工方法に問題があるが、非
晶質ITO膜の状態で電極形状を加工後、熱処理，レーザ
照射等を施す等により、非晶質ITO膜を前述した構造の
多結晶ITO膜に変換して形成することができる。これに
より、電極形状の加工方法の問題を解決し、容易に多結
晶ITO膜を形成することができる。
なお、ITO膜の結晶性及び結晶構造に変化に関して
は、東京大学工学部総合試験所年報第46巻pp.189〜19
2、及び、Thin Soild Films、151（1987）、p.215〜p.2
22及びp.355〜p.364等の参考文献がある。
は、東京大学工学部総合試験所年報第46巻pp.189〜19
2、及び、Thin Soild Films、151（1987）、p.215〜p.2
22及びp.355〜p.364等の参考文献がある。
［作用］ コモン電極は、フツ酸系エツチヤントに対する耐エツ
チング性に優れたcubic bixbyite型の結晶構造を有する
多結晶ITO膜により形成されているため、エツチング時
に、コモン電極が損傷されることがない。従つて、本発
明によれば、Al等から成るコモン引き出し用の下部電極
を形成する等の余分な工程を必要とせずに、電極上部の
層間絶縁膜を選択的にパターニングしてスルーホールを
形成し、コモン電極とコモン引き出し電極とを直接接続
することができる。また、前記構造の多結晶ITO膜は、
非晶質ITO膜に比較して、透過率，電気伝導度ともに高
く、透明導電膜としての特性も優れており、液晶表示パ
ネルとしての特性も向上させることができ、さらに、多
結晶ITO膜の耐エツチング性を利用して、多結晶ITO膜
を、フツ酸系エツチヤントに対する保護膜として使用す
ることが可能である。
チング性に優れたcubic bixbyite型の結晶構造を有する
多結晶ITO膜により形成されているため、エツチング時
に、コモン電極が損傷されることがない。従つて、本発
明によれば、Al等から成るコモン引き出し用の下部電極
を形成する等の余分な工程を必要とせずに、電極上部の
層間絶縁膜を選択的にパターニングしてスルーホールを
形成し、コモン電極とコモン引き出し電極とを直接接続
することができる。また、前記構造の多結晶ITO膜は、
非晶質ITO膜に比較して、透過率，電気伝導度ともに高
く、透明導電膜としての特性も優れており、液晶表示パ
ネルとしての特性も向上させることができ、さらに、多
結晶ITO膜の耐エツチング性を利用して、多結晶ITO膜
を、フツ酸系エツチヤントに対する保護膜として使用す
ることが可能である。
［実施例］ 以下、本発明による液晶表示パネルの一実施例の構造
とその製造方法を図面により詳細に説明する。
とその製造方法を図面により詳細に説明する。
第１図（ａ）〜（ｆ）は、本発明による液晶表示パネ
ルの１画素及びコモン電極引き出し部の製造工程ごとの
断面を示す図である。第１図において、101はガラス基
板、102は多結晶シリコン膜、103はゲート酸化膜、104
はゲート電極、105はソース・ドレイン電極、106,106′
はコモン電極、107は層間絶縁膜、108,109はスルーホー
ル、110はソース・ドレイン電極、111はコモン引き出し
電極、112は画素電極、113はスイツチングTFT部、114は
電荷保持用キヤパシタ部、115はコモン電極引き出し部
である。
ルの１画素及びコモン電極引き出し部の製造工程ごとの
断面を示す図である。第１図において、101はガラス基
板、102は多結晶シリコン膜、103はゲート酸化膜、104
はゲート電極、105はソース・ドレイン電極、106,106′
はコモン電極、107は層間絶縁膜、108,109はスルーホー
ル、110はソース・ドレイン電極、111はコモン引き出し
電極、112は画素電極、113はスイツチングTFT部、114は
電荷保持用キヤパシタ部、115はコモン電極引き出し部
である。
本発明による液晶表示パネルの１画素及びコモン電極
引き出し部は、第１図（ｆ）に示すように、スイツチン
グTFT部113と、電荷保持用キヤパシタ部114と、コモン
電極引き出し部115により構成され、コモン電極引き出
し部115が、コモン電極106上に設けられたスルーホール
109を介して直接コモン引き出し電極111と接続されてお
り、キャパシタの下部電極となるコモン電極106がcubic
bixbyite型の多結晶ITO膜により形成されている点で、
第５図により説明した従来技術と相違し、他は、従来技
術と同様に構成されている。
引き出し部は、第１図（ｆ）に示すように、スイツチン
グTFT部113と、電荷保持用キヤパシタ部114と、コモン
電極引き出し部115により構成され、コモン電極引き出
し部115が、コモン電極106上に設けられたスルーホール
109を介して直接コモン引き出し電極111と接続されてお
り、キャパシタの下部電極となるコモン電極106がcubic
bixbyite型の多結晶ITO膜により形成されている点で、
第５図により説明した従来技術と相違し、他は、従来技
術と同様に構成されている。
以下、第１図（ａ）〜（ｆ）に従つて、その製造方法
を説明する。
を説明する。
（１） まず、ガラス基板101上にCVD法により多結晶シ
リコン膜102を形成し、ホト・エツチングにより島状に
加工する［第１図（ａ）］。
リコン膜102を形成し、ホト・エツチングにより島状に
加工する［第１図（ａ）］。
（２） 次に、ゲート酸化膜103及びゲート電極104をそ
れぞれCVD法により形成し、ホト・エツチングにより、
ゲート酸化膜103及びゲート電極104の電極形状を形成し
た後、イオン打ち込み、熱拡散等によつて、多結晶シリ
コン膜102のゲート酸化膜103で覆われていない部分に不
純物をドープし、ソース・ドレイン領域105を形成す
る。次に、非晶質ITO膜を全面に形成した後、電荷保持
用キヤパシタ部114の下部電極を兼ねたコモン電極形状1
06′をホト・エツチングにより形成する［第１図
（ｂ）］。
れぞれCVD法により形成し、ホト・エツチングにより、
ゲート酸化膜103及びゲート電極104の電極形状を形成し
た後、イオン打ち込み、熱拡散等によつて、多結晶シリ
コン膜102のゲート酸化膜103で覆われていない部分に不
純物をドープし、ソース・ドレイン領域105を形成す
る。次に、非晶質ITO膜を全面に形成した後、電荷保持
用キヤパシタ部114の下部電極を兼ねたコモン電極形状1
06′をホト・エツチングにより形成する［第１図
（ｂ）］。
（３） 次に、例えば、200℃以上の熱処理を施すこと
により、下部電極を兼ねたコモン電極106′を形成する
非晶質ITO構成を、cubic bixbyite型の結晶構造を有す
る多結晶ITO膜によるコモン電極106に変換する［第１図
（ｃ）］。
により、下部電極を兼ねたコモン電極106′を形成する
非晶質ITO構成を、cubic bixbyite型の結晶構造を有す
る多結晶ITO膜によるコモン電極106に変換する［第１図
（ｃ）］。
（４） 次に、層間絶縁膜107として、CVD法により形成
したSiO2膜またはPSG膜107を全面に形成後、フツ酸系エ
ツチヤントを用いたホト・エツチングにより、ソース・
ドレイン領域105上及びコモン電極引き出し部115に、コ
ンタクト用のスルーホール108,109を形成する。このと
き、コモン電極106は、フツ酸系エツチヤントに対する
耐エツチング性に優れたcubic bixbyite型の結晶構造を
有する多結晶ITO膜に変換されているので、コモン電極1
06を損傷することなく、その上層の層間絶縁膜107を選
択的に除去してスルーホール109を形成することができ
る［第１図（ｄ）］。
したSiO2膜またはPSG膜107を全面に形成後、フツ酸系エ
ツチヤントを用いたホト・エツチングにより、ソース・
ドレイン領域105上及びコモン電極引き出し部115に、コ
ンタクト用のスルーホール108,109を形成する。このと
き、コモン電極106は、フツ酸系エツチヤントに対する
耐エツチング性に優れたcubic bixbyite型の結晶構造を
有する多結晶ITO膜に変換されているので、コモン電極1
06を損傷することなく、その上層の層間絶縁膜107を選
択的に除去してスルーホール109を形成することができ
る［第１図（ｄ）］。
（５） 次に、スルーホール108及び109上にソース・ド
レイン電極110及びコモン引き出し電極111を形成する
［第１図（ｅ）］。
レイン電極110及びコモン引き出し電極111を形成する
［第１図（ｅ）］。
（６） 最後に、ITO膜から成る画素電極112を形成する
［第１図（ｆ）］。
［第１図（ｆ）］。
前述した本発明の実施例は、コモン電極を多結晶ITO
膜とし、このコモン電極上にスルーホールを設けて、コ
モン引き出し電極を形成するものであるが、本発明は、
ITO膜上の絶縁膜を選択的にパターニングする場合であ
れば、ITO膜をフツ酸系エツチヤントに対する耐エツチ
ング性に優れたcubic bixbyite型の結晶構造を有する多
結晶ITO膜に変換することにより、どのような場合にも
適用することが可能である。
膜とし、このコモン電極上にスルーホールを設けて、コ
モン引き出し電極を形成するものであるが、本発明は、
ITO膜上の絶縁膜を選択的にパターニングする場合であ
れば、ITO膜をフツ酸系エツチヤントに対する耐エツチ
ング性に優れたcubic bixbyite型の結晶構造を有する多
結晶ITO膜に変換することにより、どのような場合にも
適用することが可能である。
また、cubic bixbyite型の結晶構造を有する多結晶IT
O膜の耐エツチング性に着目すれば、この多結晶ITO膜を
フツ酸系エツチヤントに対する保護膜として使用するこ
とができる。
O膜の耐エツチング性に着目すれば、この多結晶ITO膜を
フツ酸系エツチヤントに対する保護膜として使用するこ
とができる。
第３図及び第４図（ａ）〜（ｃ）は多結晶ITO膜を保
護膜として用いた本発明の他の実施例の構成を示す断面
図である。第３図，第４図において、116〜118はITO膜
による保護膜であり、他の符号は第１図の場合と同一で
ある。
護膜として用いた本発明の他の実施例の構成を示す断面
図である。第３図，第４図において、116〜118はITO膜
による保護膜であり、他の符号は第１図の場合と同一で
ある。
第３図に示す実施例は、第１図（ｆ）に説明した製造
工程において、画素電極112を形成する際に、画素電極1
12のみならず、スイツチングTFT部113、ソース・ドレイ
ン電極110、コモン引き出し電極111等のAl配線上にも、
ITO膜による保護膜116を形成し、その後、熱処理を加え
ることにより、画素電極112及びITOによる保護膜116
を、cubic bixbyite型の結晶構造を有する多結晶ITO膜
に変換したものであり、他の部分は、第１図により説明
した実施例と同様に構成されている。
工程において、画素電極112を形成する際に、画素電極1
12のみならず、スイツチングTFT部113、ソース・ドレイ
ン電極110、コモン引き出し電極111等のAl配線上にも、
ITO膜による保護膜116を形成し、その後、熱処理を加え
ることにより、画素電極112及びITOによる保護膜116
を、cubic bixbyite型の結晶構造を有する多結晶ITO膜
に変換したものであり、他の部分は、第１図により説明
した実施例と同様に構成されている。
このように構成される第３図に示す本発明の実施例
は、Al配線が、cubic bixbyite型の結晶構造を有する他
結晶ITO膜により保護されているので、多結晶シリコンT
FT作成後の製造工程で、フツ素系エツチヤント雰囲気に
さらされる場合、例えば、洗浄工程等がある場合でも、
Al配線の損傷を防止することができる。
は、Al配線が、cubic bixbyite型の結晶構造を有する他
結晶ITO膜により保護されているので、多結晶シリコンT
FT作成後の製造工程で、フツ素系エツチヤント雰囲気に
さらされる場合、例えば、洗浄工程等がある場合でも、
Al配線の損傷を防止することができる。
第４図（ａ）〜（ｃ）に示す実施例は、さらに他の部
分にITOによる保護膜を設けた例である。
分にITOによる保護膜を設けた例である。
第４図（ａ）は第１図により説明した本発明の実施例
における、多結晶シリコンTFT部のゲート配線とソース
・ドレイン配線とのクロス部分の断面を示している。
における、多結晶シリコンTFT部のゲート配線とソース
・ドレイン配線とのクロス部分の断面を示している。
このように、ソース・ドレイン電極110とゲート電極1
04とが層間絶縁膜107によつてのみ絶縁されている状態
で、フツ酸系エツチヤント及び洗浄液等にさらされる
と、層間絶縁膜107は、その膜厚が減少したり、ピンホ
ール欠陥を生じることがある。
04とが層間絶縁膜107によつてのみ絶縁されている状態
で、フツ酸系エツチヤント及び洗浄液等にさらされる
と、層間絶縁膜107は、その膜厚が減少したり、ピンホ
ール欠陥を生じることがある。
第４図（ｂ），第４図（ｃ）は、前述した層間絶縁膜
107の膜厚の減少、ピンホール欠陥の生成を防止するた
めに、cubic bixbyite型の結晶構造を有する多結晶ITO
膜を、クロス配線部分に選択的に形成し、クロス配線部
分の保護膜として使用した例を示している。第４図
（ｂ）に示す例では、多結晶ITO側による保護膜117が層
間絶縁膜107の上部に設けられており、また、第４図
（ｃ）に示す例では、多結晶ITO膜による保護膜118が層
間絶縁膜117の内部に設けられている。この第４図
（ｂ），（ｃ）に示す例は、いずれの場合も、配線ある
いは電極をクロス部におけるエツチヤントによる保護を
行うことができる。
107の膜厚の減少、ピンホール欠陥の生成を防止するた
めに、cubic bixbyite型の結晶構造を有する多結晶ITO
膜を、クロス配線部分に選択的に形成し、クロス配線部
分の保護膜として使用した例を示している。第４図
（ｂ）に示す例では、多結晶ITO側による保護膜117が層
間絶縁膜107の上部に設けられており、また、第４図
（ｃ）に示す例では、多結晶ITO膜による保護膜118が層
間絶縁膜117の内部に設けられている。この第４図
（ｂ），（ｃ）に示す例は、いずれの場合も、配線ある
いは電極をクロス部におけるエツチヤントによる保護を
行うことができる。
また、前述した実施例は、ソース・ドレイン電極110
とゲート電極とのクロス部分に保護膜を適用した例を説
明したが、本発明は、コモン引き出し電極111とゲート
電極104とのクロス部分についても同様に適用すること
ができる。
とゲート電極とのクロス部分に保護膜を適用した例を説
明したが、本発明は、コモン引き出し電極111とゲート
電極104とのクロス部分についても同様に適用すること
ができる。
なお。前述した全ての本発明の実施例は、コモン電極
106をcubic bixbyite型の結晶構造を有する多結晶ITO膜
で形成したものとして説明したが、本発明は、コモン電
極106がAlにより形成されている場合にも、第３図及び
第４図に説明した方法を同様に適用することができる。
この場合、コモン引き出し電極111を用いずにコモン電
極106をそのまま引き出すことが可能になる。その場
合、コモン電極とソース・ドレイン電極110がクロス部
分を形成するが、このような場合にも適用することがで
きる。
106をcubic bixbyite型の結晶構造を有する多結晶ITO膜
で形成したものとして説明したが、本発明は、コモン電
極106がAlにより形成されている場合にも、第３図及び
第４図に説明した方法を同様に適用することができる。
この場合、コモン引き出し電極111を用いずにコモン電
極106をそのまま引き出すことが可能になる。その場
合、コモン電極とソース・ドレイン電極110がクロス部
分を形成するが、このような場合にも適用することがで
きる。
また、前述した全ての本発明の実施例は、多結晶シリ
コンTFTを用いる液晶表示パネルとして説明したが、本
発明は、アモルフアスシリコンTFT、絶縁膜ダイオード
等を使用する場合にも、同様に適用することができる。
コンTFTを用いる液晶表示パネルとして説明したが、本
発明は、アモルフアスシリコンTFT、絶縁膜ダイオード
等を使用する場合にも、同様に適用することができる。
［発明の効果］ 以上説明したように、本発明によれば、コモン電極が
フツ酸系エツチヤントに対する耐エツチング性に優れた
cubic bixbyite型の結晶構造を有する多結晶ITO膜によ
り形成されているため、Al等から成るコモン引き出し用
下部電極を形成する等の余分な製造工程を必要とするこ
となく、コモン電極を損傷することなく、コモン電極と
コモン引き出し電極とを直接接続でき、また、多結晶IT
O膜をフツ酸系エツチヤントからの保護膜として用い、
配線及び配線のクロス部を保護することにより、配線及
び配線のクロス部の信頼性を向上させることができ、さ
らに、前記多結晶ITO膜が透明導電膜としての特性も優
れているため、合わせて、特性の良い、高精細度な液晶
表示パネルを、歩留まり良く得られるという効果を奏す
る。
フツ酸系エツチヤントに対する耐エツチング性に優れた
cubic bixbyite型の結晶構造を有する多結晶ITO膜によ
り形成されているため、Al等から成るコモン引き出し用
下部電極を形成する等の余分な製造工程を必要とするこ
となく、コモン電極を損傷することなく、コモン電極と
コモン引き出し電極とを直接接続でき、また、多結晶IT
O膜をフツ酸系エツチヤントからの保護膜として用い、
配線及び配線のクロス部を保護することにより、配線及
び配線のクロス部の信頼性を向上させることができ、さ
らに、前記多結晶ITO膜が透明導電膜としての特性も優
れているため、合わせて、特性の良い、高精細度な液晶
表示パネルを、歩留まり良く得られるという効果を奏す
る。
第１図は本発明の一実施例の断面構造及びその製造工程
を説明する図、第２図は多結晶ITO膜の耐エツチング性
を説明する図、第３図，第４図は多結晶ITO膜を保護膜
として用いた本発明の他の実施例の構成を示す断面図、
第５図は従来技術の一例の構造を示す断面図である。 101……ガラス基板、102,502……多結晶シリコン膜、10
3,503……ゲート酸化膜、104,504……ゲート電極、105,
505……ソース・ドレイン領域、106,106′,507……コモ
ン電極、107,508……層間絶縁膜、108,109,509,510……
スルーホール、110,511……ソース・ドレイン電極、11
1,512……コモン引き出し電極、112,513……画素電極、
113,514……スイツチングTFT部、114,515……電荷保持
用キヤパシタ部、115,516……コモン電極引き出し部、1
16〜118……保護膜、501……透明基板、506……コモン
引き出し用下部電極。
を説明する図、第２図は多結晶ITO膜の耐エツチング性
を説明する図、第３図，第４図は多結晶ITO膜を保護膜
として用いた本発明の他の実施例の構成を示す断面図、
第５図は従来技術の一例の構造を示す断面図である。 101……ガラス基板、102,502……多結晶シリコン膜、10
3,503……ゲート酸化膜、104,504……ゲート電極、105,
505……ソース・ドレイン領域、106,106′,507……コモ
ン電極、107,508……層間絶縁膜、108,109,509,510……
スルーホール、110,511……ソース・ドレイン電極、11
1,512……コモン引き出し電極、112,513……画素電極、
113,514……スイツチングTFT部、114,515……電荷保持
用キヤパシタ部、115,516……コモン電極引き出し部、1
16〜118……保護膜、501……透明基板、506……コモン
引き出し用下部電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ｈ０１Ｌ 21/88 Ｍ (72)発明者 三村 秋男 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 小西 信武 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭60−97382（ＪＰ，Ａ) 東京大学工学部総合試験所年報、第46 巻、1987年、野村貴美ら、ナスバウアー スペクトロメトリーによるインジウム・ スズ酸化物（ＩＴＯ）中のスズの存在状 態分析、ｐ189−192
Claims (8)
- 【請求項１】液晶表示パネルにおいて、前記液晶表示パ
ネルに形成される電極の少なくとも一部が、酸化インジ
ウムスズ膜、絶縁膜、金属または酸化インジウムスズ膜
を順次積層した構造を備えて構成され、前記絶縁膜の下
に形成された酸化インジウムスズ膜の少なくとも一部
は、キュービック・ビックスバイト型の結晶構造を有す
る多結晶酸化インジウムスズ膜により形成され、そのキ
ュービック・ビックスバイト型の結晶構造を有する多結
晶酸化インジウムスズ膜と前記絶縁膜の上に形成された
前記金属または酸化インジウム膜とがスルーホールを介
して接続されたことを特徴とする液晶表示パネル。 - 【請求項２】前記スルーホールは、フッ酸系エッチャン
トにより前記絶縁膜が除去された部分であることを特徴
とする特許請求の範囲第１項記載の液晶表示パネル。 - 【請求項３】前記絶縁膜は、選択的にパターニングされ
ることを特徴とする特許請求の範囲第１項または第２項
記載の液晶表示パネル。 - 【請求項４】前記絶縁膜は、プラズマCVD法、常圧また
は減圧CVD法、スパッタ法により形成されることを特徴
とする特許請求の範囲第１項、第２項または第３項記載
の液晶表示パネル。 - 【請求項５】前記酸化インジウムスズ膜、絶縁膜、金属
または酸化インジウムスズ膜を順次積層した構造は、電
荷保持用キャパシタ部、画素電極部または配線部の少な
くとも１つを形成することを特徴とする特許請求の範囲
第１項ないし第４項のうちいずれか１項記載の液晶表示
パネル。 - 【請求項６】前記液晶表示パネルに形成される電極は、
複数のゲート電極と、それらにマトリクス状に形成され
た複数の第１のソース・ドレイン電極と、それらの交点
に対応して形成された複数の薄膜トランジスタに接続さ
れた複数の第２のソース・ドレイン電極と、それらの複
数の第２のソース・ドレイン電極に接続された複数の画
素電極と、それらの複数の画素電極との間に絶縁膜を介
して形成された複数のコモン電極と、それら複数のコモ
ン電極の少なくとも２つを接続する複数のコモン引出し
電極とにより構成され、前記キュービック・ビックスバ
イト型の結晶構造を有する多結晶酸化インジウムスズ膜
は、前記複数のコモン電極または前記複数の画素電極、
あるいは、これら両電極を構成することを特徴とする特
許請求の範囲第１項ないし第５項のうちいずれか１項記
載の液晶表示パネル。 - 【請求項７】前記キュービック・ビックスバイト型の結
晶構造を有する多結晶酸化インジウムスズ膜は、非晶質
酸化インジウムスズ膜の状態でパターニングした後、熱
処理またはレーザ照射により、多結晶酸化インジウムス
ズ膜に変換されたものであることを特徴とする特許請求
の範囲第１項ないし第６項のうちいずれか１項記載の液
晶表示パネル。 - 【請求項８】基板にフッ酸系エッチャントに対する耐性
の高いキュービック・ビックスバイト型の多結晶酸化イ
ンジウムスズ膜を形成する工程と、前記多結晶酸化イン
ジウム膜の上の少なくとも一部に絶縁膜を形成する工程
と、その絶縁膜の一部をフッ酸系エッチャントにより除
去する工程と、その絶縁膜の上の少なくとも一部に、前
記絶縁膜のフッ酸系エッチャントにより除去した部分を
介して前記多結晶酸化インジウムスズ膜に接触する金属
または酸化インジウムスズ膜からなる電極を形成する工
程とを有することを特徴とする液晶表示パネルの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22740188A JP2710793B2 (ja) | 1988-09-13 | 1988-09-13 | 液晶表示パネル及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22740188A JP2710793B2 (ja) | 1988-09-13 | 1988-09-13 | 液晶表示パネル及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18115297A Division JP3197003B2 (ja) | 1997-07-07 | 1997-07-07 | 液晶表示パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277017A JPH0277017A (ja) | 1990-03-16 |
| JP2710793B2 true JP2710793B2 (ja) | 1998-02-10 |
Family
ID=16860252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22740188A Expired - Lifetime JP2710793B2 (ja) | 1988-09-13 | 1988-09-13 | 液晶表示パネル及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710793B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| JP2006080426A (ja) * | 2004-09-13 | 2006-03-23 | Sharp Corp | 発光ダイオード |
| JP2010165922A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097382A (ja) * | 1983-11-01 | 1985-05-31 | セイコーインスツルメンツ株式会社 | 薄膜トランジスタマトリクスアレイとその製造方法 |
-
1988
- 1988-09-13 JP JP22740188A patent/JP2710793B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 東京大学工学部総合試験所年報、第４６巻、１９８７年、野村貴美ら、ナスバウアースペクトロメトリーによるインジウム・スズ酸化物（ＩＴＯ）中のスズの存在状態分析、ｐ１８９−１９２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277017A (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100313558B1 (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS62280890A (ja) | アクテイブマトリツクスアレイ | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| JP2007206712A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH0566413A (ja) | 液晶表示装置 | |
| JP3350032B2 (ja) | 液晶表示パネル | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3197003B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP4143144B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100745129B1 (ko) | 박막트랜지스터 액정표시장치 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP2001209064A (ja) | 液晶表示パネル | |
| JPH05150268A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH1027910A (ja) | Ｔｆｔ基板の製造方法 | |
| KR0127333Y1 (ko) | 박막 트랜지스터 | |
| JP3132486B2 (ja) | 薄膜トランジスタ集積素子及びその製造方法 | |
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| JPS635378A (ja) | アクテイブ・マトリクス基板 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| JP3390726B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |