KR100212270B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100212270B1
KR100212270B1 KR1019950061861A KR19950061861A KR100212270B1 KR 100212270 B1 KR100212270 B1 KR 100212270B1 KR 1019950061861 A KR1019950061861 A KR 1019950061861A KR 19950061861 A KR19950061861 A KR 19950061861A KR 100212270 B1 KR100212270 B1 KR 100212270B1
Authority
KR
South Korea
Prior art keywords
active layer
insulating film
data line
thin film
gate
Prior art date
Application number
KR1019950061861A
Other languages
English (en)
Other versions
KR970054507A (ko
Inventor
배병성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950061861A priority Critical patent/KR100212270B1/ko
Publication of KR970054507A publication Critical patent/KR970054507A/ko
Application granted granted Critical
Publication of KR100212270B1 publication Critical patent/KR100212270B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 공정을 단순화한 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것이다. 본 발명은, 게이트 절연막, 층간 절연막 및 보호막을 모두 형성하고 나서 세 층을 한꺼번에 식각하여 활성층의 소스/드레인 영역을 형성한다. 따라서 종래에 비하여 접촉구 형성 공정이 한 번 줄어들어 공정이 단순해진다.

Description

박막 트랜지스터 및 그 제조 방법
제1도는 종래의 다결정 규소 박막 트랜지스터의 구조를 나타낸 단면도.
제2도는 본 발명의 실시예에 따른 박막 트랜지스터의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 활성층
3 : 게이트 절연막 5 : 게이트
6 : 유지 전극 7 : 층간 절연막
10 : 보호막 30 : 데이터선
31 : 접촉층 32, 33 : 투명 전극
본 발명은 다결정 규소 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 공정을 단순화한 다결정규소 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
비정질 규소나 다결정 규소를 사용하는 박막 트랜지스터는 액정 표시 장치의 개폐(switching) 소자로 널리 사용되고 있다. 현재는 공정이 편리한 비정질 규소 박막 트랜지스터가 널리 사용되고 있으나, 이동도(mobility) 및 집적도가 높은 다결정 규소를 이용한 박막 트랜지스터가 새로이 각광을 받고 있다. 또, 다결정 규소 박막 트랜지스터의 경우에는 LDD(lightly doped drain) 구조를 채용하는 것이 일반적이며, 화소에 인가된 신호를 효과적으로 유지하기 위하여 박막 트랜지스터와 함께 유지 축전기(storage capacitor)를 형성한다.
그러면, 제1도를 참고로 하여 종래의 다결정 규소 박막 트랜지스터에 대하여 상세히 설명한다.
제1도에 도시한 바와 같이, LDD 구조를 채용한 종래의 박막 트랜지스터 기판은 투명한 유리 또는 석영 기판(1) 위에 형성되어 있다.
설명의 편의를 위하여 박막 트랜지스터가 형성되는 박막 트랜지스터 영역(A)과 유지 축전기가 형성되는 유지 축전기 영역(B)을 구분하여 설명한다.
두 영역에 공통적으로 유리 또는 석영 기판(1) 위에 다결정 규소(polysilicon)로 이루어진 활성층(active layer)(2)이 형성되어 있고, 그 위에는 게이트 절연막(3)이 형성되어 있다.
박막 트랜지스터 영역(A)에는 게이트 절연막(3) 위에 다결정 규소로 이루어진 게이트(5)가 형성되어 있다.
LDD 구조의 경우에 활성층(2)은 불순물 농도가 다른 세 영역으로 나눌 수 있는데, 게이트(5) 바로 아래는 불순물이 없는 진성(intrinsic) 영역(21)이고, 진성 영역(21) 양 옆은 불순물 농도가 낮은 LDD 영역(22)이며, LDD 영역(22)의 바깥쪽으로는 고농도의 소스(source)/드레인(drain) 영역(23)이 분포한다.
한편, 유지 축전기 영역(B)에는 게이트 절연막(3) 위에 유지 전극(6)이 형성되어 있다. 여기에서 유지 축전기는 활성층(2) 및 유지 전극(6)과 그 사이에 삽입되어 있는 게이트 절연막(3)으로 이루어진다.
게이트(5) 및 유지 전극(6) 위를 층간 절연막(7)이 덮고, 이 층간 절연막(7)과 게이트 절연막(3)에는 소스/드레인 영역(23)과 연결되는 접촉구가 형성되어 있다. 이 접촉구를 통하여 소스/드레인 영역(23)과 연결되는 소스/드레인 전극(8)이 형성되어 있고 그 위에는 질화티타늄(TiN) 따위의 물질로 이루어진 접촉층(9)이 형성되어 있으며 이를 다시 보호막(10)이 덮고 있다. 그 위에는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 이루어진 화소 전극(11)이 형성되어 있으며 보호막(10)에 뚫린 접촉구를 통하여 접촉층(9)과 연결된다.
그러면 이러한 구조의 박막 트랜지스터 기판을 형성하는 방법을 설명한다.
먼저 기판(1) 위에 다결정 규소를 적층하고 식각하여 활성층(2)을 형성한다.
열산화 따위를 통하여 활성층(2) 위에 게이트 절연막(3)을 형성한 후 다시 다결정 규소를 적층하고 식각하여 게이트(5) 및 유지 전극(6)을 형성한다.
불순물을 주입하여 저농도의 LDD 영역(22)과 고농도의 소스/드레인 영역(23)을 형성한 후 산화규소 따위의 절연 물질로 층간 절연막(7)을 형성한다.
층간 절연막(7)과 게이트 절연막(3)을 식각하여 접촉구를 형성한 후 알루미늄(Al) 따위의 금속과 질화티타늄을 연속하여 적층하고 식각하여 소스/드레인 전극(8) 및 접촉층(9)을 형성한다.
절연 물질로 보호막(10)을 적층하고 식각하여 한 쪽 접촉층(9)이 일부 드러나도록 접촉구를 형성한다.
마지막으로 ITO 따위의 투명한 도전 물질을 적층하고 식각하여 한 쪽 접촉층(8)과 연결되는 화소 전극(11)을 형성한다.
그러나 이러한 종래의 다결정 규소 박막 트랜지스터의 제조방법은 접촉구를 형성하는 공정이 두 번 있어 제조 공정이 복잡하다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 공정을 간단하게 하여 생산성을 높이는 데에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터는, 투명한 절연 기판, 상기 기판 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있으며 상기 활성층을 드러내는 한 쌍의 제1 접촉구를 가지고 있는 게이트 절연막,
상기 게이트 절연막 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮으며 상기 게이트 절연막과 동일한 패턴의 한 쌍의 제2 접촉구를 가지고 있는 층간 절연막, 상기 층간 절연막 위에 형성되어 있는 데이터선, 상기 데이터선이 형성되어 있는 상기 층간 절연막 위에 형성되어 있으며 상기 층간 절연막과 동일한 패턴의 한 쌍의 제3 접촉구 및 상기 데이터선을 드러내는 제4 접촉구를 가지고 있는 보호막, 그리고 동일한 패턴의 상기 제1, 제2 및 제3 접촉구를 통하여 상기 활성층과 연결되어 있고 상기 제4 접촉구를 통하여 상기 데이터선과도 연결되어 있는 제1 투명 전극, 상기 투명 전극이 형성되어 있는 상기 접촉구가 아닌 상기 제1, 제2, 제3 접촉구를 통하여 상기 활성층과 연결되어 있는 제2 투명 전극을 포함한다.
이러한 구조의 박막 트랜지스터를 제조하는 방법은, 투명한 절연 기판 반도체로 활성층을 형성하는 단계, 절연 물질로 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트를 형성하는 단계, 상기 활성층에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계, 절연 물질로 층간 절연막을 형성하는 단계, 금속으로 데이터선을 형성하는 단계, 절연 물질을 적층한 후 상기 층간 절연막 및 상기 게이트 절연막과 함께 식각하여 접촉구를 형성하여 상기 활성층의 소스/드레인 영역 및 상기 데이터선을 드러내는 단계, 투명한 도전 물질로 데이터선 및 한 쪽 소스/드레인 영역과 연결되는 제1 투명 전극과 다른 한 쪽 소스/드레인 영역과 연결되며 화소 전극을 겸하는 제2 투명 전극을 형성하는 단계를 포함한다.
이와 갈이 본 발명에서는 게이트 절연막, 층간 절연막 및 보호막을 동시에 패터닝하여 접촉구를 형성함으로써 종래에 비하여 접촉구 형성 공정을 줄일 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 및 그 제조 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 제2도를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터의 구조를 설명한다.
투명한 절연 기판(1) 위에 다결정 규소(polysilicon)로 이루어진 활성층(active layer)(2)이 형성되어 있고, 그 위에는 게이트 절연막(3)이 형성되어 있다.
박막 트랜지스터 영역(A)에는 게이트 절연막(3) 위에 다결정 규소로 이루어진 게이트(5)가 형성되어 있다.
LDD 구조의 경우에 활성층(2)은 불순물 농도가 다른 세 영역으로 나눌 수 있는데, 게이트(5) 바로 아래는 불순물이 없는 진성(intrinsic) 영역(21)이고, 진성 영역(21) 양 옆은 불순물 농도가 낮은 LDD 영역(22)이며, LDD 영역(22)의 바깥쪽으로는 고농도의 소스(source)/드레인(drain) 영역(23)이 분포한다.
한편, 유지 축전기 영역(B)에는 게이트 절연막(3) 위에 유지 전극(6)이 형성되어 있다. 여기에서 유지 축전기는 활성층(2) 및 유지 전극(6)과 그 사이에 삽입되어 있는 게이트 절연막(3)으로 이루어진다.
게이트(5) 및 유지 전극(6) 위를 층간 절연막(7)이 덮고 있다.
이 층간 절연막(7) 위에는 알루미늄 따위의 도전 물질로 이루어진 데이터선(30)과 질화티타늄으로 이루어진 접촉층(31)이 존재하는데, 종래와는 달리 이 데이터선(30)은 소스/드레인 영역과 접하여 소스 전극을 이루고 있지 않고 층간 절연막(7) 위에만 형성되어 있다. 여기에서 접촉층(31)은 알루미늄 후에 설명할 ITO와의 접촉으로 인하여 발생하는 힐록(hillock) 현상 따위를 방지할 목적으로 형성하는 것이다.
이 위에는 보호막(10)이 형성되어 있으며, 보호막(10), 층간 절연막(7) 및 게이트 절연막(3)에는 소스/드레인 영역(23)과 연결되는 접촉구가 형성되어 있다. 이 접촉구를 통하여 소스/드레인 영역(23)과 데이터선(30)을 연결하며 ITO 따위의 투명한 도전 물질로 이루어진 투명 전극층(32, 33)이 형성되어 있고 오른 쪽 투명 전극층(33)은 화소 전극을 겸한다.
그러면, 이러한 구조의 박막 트랜지스터를 제조하는 방법을 상세히 설명한다.
먼저 기판(1) 위에 다결정 규소를 적층하고 식각하여 활성층(2)을 형성한다.
열산화 따위를 통하여 활성층(2) 위에 게이트 절연막(3)을 형성한 후 다시 다결정 규소를 적층하고 식각하여 게이트(5) 및 유지 전극(6)을 형성한다.
불순물을 주입하여 저농도의 LDD 영역(22)과 고농도의 소스/드레인 영역(23)을 형성한 후 산화규소 따위의 절연 물질로 층간 절연막(7)을 형성한다.
알루미늄(Al) 따위의 금속과 질화티타늄을 연속하여 적층하고 식각하여 데이터선(30) 및 접촉층(31)을 형성한다.
절연 물질로 보호막(10)을 적층하고 층간 절연막(7) 및 게이트 절연막(3)과 함께 식각하여 접촉구를 형성하여 활성층(2)의 소스/드레인 영역(23) 및 접촉층(9)을 드러낸다.
마지막으로 ITO 따위의 투명한 도전 물질을 적층하고 식각하여 접촉층(31) 및 한 쪽 소스/드레인 영역(23)과 연결되는 투명전극(32)과 다른 한 쪽 소스/드레인 영역(23)과 연결되며 화소 전극을 겸하는 투명 전극(33)을 형성한다.
이와 같이 본 실시예에서는 종래와는 달리 한 번의 접촉구 형성 공정만으로 박막 트랜지스터 기판을 제조할 수 있어 공정이 간단해지는 효과가 있다.

Claims (17)

  1. 투명한 절연 기판, 상기 기판 위에 형성되어 있는 활성층, 상기 활성층 위에 형성되어 있으며 상기 활성층을 드러내는 한 쌍의 제1 접촉구를 가지고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮으며 상기 게이트 절연막과 동일한 패턴의 한 쌍의 제2 접촉구를 가지고 있는 층간 절연막, 상기 층간 절연막 위에 형성되어 있는 데이터선, 상기 데이터선이 형성되어 있는 상기 층간 절연막 위에 형성되어 있으며 상기 층간 절연막과 동일한 패턴의 한 쌍의 제3 접촉구 및 상기 데이터선을 드러내는 제4 접촉구를 가지고 있는 보호막, 그리고 동일한 패턴의 상기 제1, 제2 및 제3 접촉구를 통하여 상기 활성층과 연결되어 있고 상기 제4 접촉구를 통하여 상기 데이터선과도 연결되어 있는 제1 투명 전극, 상기 투명 전극이 형성되어 있는 상기 접촉구가 아닌 상기 제1, 제2, 제3 접촉구를 통하여 상기 활성층과 연결되어 있는 제2 투명 전극을 포함하는 박막 트랜지스터.
  2. 제1항에서, 상기 데이터선은 알루미늄으로 형성하는 박막 트랜지스터.
  3. 제2항에서, 상기 제1 투명 전극은 ITO로 형성하는 박막 트랜지스터.
  4. 제3항에서, 상기 데이터선과 상기 제1 투명 전극의 사이에 형성되어 있는 접촉층을 더 포함하는 박막 트랜지스터.
  5. 제4항에서, 상기 접촉층은 질화티타늄으로 이루어져 있는 박막 트랜지스터.
  6. 제1항에서, 상기 게이트 전극 아래의 상기 활성층은 진성 반도체이고, 그 양 옆의 상기 활성층은 외성 반도체인 박막 트랜지스터.
  7. 제6항에 있어서, 상기 활성층에서 상기 게이트 전극 아래 부분과 가까이 있는 부분은 저농도이고 멀리 있는 부분은 고농도인 박막 트랜지스터.
  8. 제7항에서, 상기 활성층에서 상기 제1 및 제2 투명 전극과 접하는 부분은 고농도인 박막 트랜지스터.
  9. 투명한 절연 기판 위에 반도체로 활성층을 형성하는 단계, 절연 물질로 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트를 형성하는 단계, 상기 활성층에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계, 절연 물질로 층간 절연막을 형성하는 단계, 금속으로 데이터선을 형성하는 단계, 절연 물질을 적층한 후 상기 층간 절연막 및 상기 게이트 절연막과 함께 식각하여 접촉구를 형성하여 상기 활성층의 소스/드레인 영역 및 상기 데이터선을 드러내는 단계, 투명한 도전 물질로 데이터선 및 한 쪽 소스/드레인 영역과 연결되는 제1 투명 전극과 다른 한 쪽 소스/드레인 영역과 연결되며 화소 전극을 겸하는 제2 투명 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  10. 제9항에서, 상기 활성층은 다결정 규소로 형성하는 박막 트랜지스터의 제조 방법.
  11. 제9항에서, 상기 게이트 절연막은 열산화로 형성하는 박막 트랜지스터의 제조 방법.
  12. 제9항에서, 상기 게이트는 다결정 규소로 형성하는 박막 트랜지스터의 제조 방법.
  13. 제9항에서, 상기 소스/드레인 영역을 형성하는 단계는, 상기 활성층에 저농도로 불순물을 주입하는 단계, 상기 게이트의 측면에 감광막을 형성하고 불순물을 고농도로 주입하는 단계, 확산 공정을 통하여 저농도의 LDD 영역과 고농도의 소스/드레인 영역을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  14. 제9항에서, 상기 데이터선은 알루미늄으로 형성하는 박막 트랜지스터의 제조 방법.
  15. 제14항에서, 상기 제1 및 제2 투명 전극은 ITO로 형성하는 박막 트랜지스터의 제조 방법.
  16. 제15항에서, 상기 데이터선과 동일한 패턴으로 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  17. 제16항에서, 상기 접촉층은 질화티타늄으로 형성하는 박막 트랜지스터의 제조 방법.
KR1019950061861A 1995-12-28 1995-12-28 박막 트랜지스터 및 그 제조 방법 KR100212270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061861A KR100212270B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061861A KR100212270B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970054507A KR970054507A (ko) 1997-07-31
KR100212270B1 true KR100212270B1 (ko) 1999-08-02

Family

ID=19446045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061861A KR100212270B1 (ko) 1995-12-28 1995-12-28 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100212270B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780711B1 (ko) * 2001-07-28 2007-11-30 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
KR20100053136A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780711B1 (ko) * 2001-07-28 2007-11-30 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
KR20100053136A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 표시 장치
KR101943589B1 (ko) * 2008-11-12 2019-01-30 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR970054507A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
US7102164B2 (en) Semiconductor device having a conductive layer with a light shielding part
TWI401802B (zh) 薄膜電晶體板及其製造方法
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US20010007362A1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof
KR100268007B1 (ko) 액정표시소자 제조방법
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
US7755708B2 (en) Pixel structure for flat panel display
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US7642141B2 (en) Manufacturing method for display device
JP3188167B2 (ja) 薄膜トランジスタ
KR20050011677A (ko) 박막 반도체 소자 및 박막 반도체 소자의 제조방법
JP4723800B2 (ja) アレイ基板の製造方法
KR20030074485A (ko) 반도체 장치
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2776820B2 (ja) 半導体装置の製造方法
JP2002176179A (ja) 電気光学装置および電気光学装置の製造方法、並びに半導体装置
JPS6336574A (ja) 薄膜トランジスタ
JP3391176B2 (ja) 薄膜トランジスタの製造方法
KR19980021815A (ko) 액정표시장치 및 그 제조방법
KR100870017B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR950011024B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JP2001305578A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee