KR20070050572A - 박막 트랜지스터 기판의 제조방법 - Google Patents
박막 트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR20070050572A KR20070050572A KR1020050107939A KR20050107939A KR20070050572A KR 20070050572 A KR20070050572 A KR 20070050572A KR 1020050107939 A KR1020050107939 A KR 1020050107939A KR 20050107939 A KR20050107939 A KR 20050107939A KR 20070050572 A KR20070050572 A KR 20070050572A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- active layer
- doped region
- photoresist
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 27
- 239000010409 thin film Substances 0.000 title abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910021478 group 5 element Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 70
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 239000002019 doping agent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 79
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 11
- 101100284507 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hdd1 gene Proteins 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 201000011240 Frontotemporal dementia Diseases 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
제조 공정수를 줄일 수 있는 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 박막 트랜지스터 기판의 제조방법은 절연 기판 상에 액티브층을 형성한 후, 액티브층 상에 제1 절연막을 형성한다. 이어서, 제1 절연막 상에 금속막을 형성한 후, 금속막 상에 패터닝된 제1 감광막을 형성한다. 이어서, 금속막을 식각하여 게이트 전극을 형성한 후, 제1 감광막 상측으로부터 불순물을 저농도로 도핑하여 액티브층에 저농도 도핑 영역을 형성한다. 이어서, 제1 감광막 상에 패터닝된 제2 감광막을 형성한 후, 제2 감광막 상측으로부터 불순물을 고농도로 도핑하여 액티브층에 고농도 도핑 영역을 형성한다. 이어서, 제1 및 제2 감광막을 동시에 제거한 후, 고농도 도핑 영역을 노출시키는 콘택홀을 갖는 제2 절연막을 형성한다. 이어서, 콘택홀을 통해 고농도 도핑 영역과 전기적으로 연결되는 소스 전극과 드레인 전극을 각각 형성한다. 따라서, 제조 공정수를 줄이고, 식각 공정시 게이트 전극의 언더컷을 방지할 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 2 내지 도 11은 도 1에 도시된 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 박막 트랜지스터 기판 200 : 절연 기판
300 : 차단막 400 : 박막 트랜지스터
410 : 액티브층 420 : 제1 절연막
430 : 금속막 440 : 제1 감광막
450 : 게이트 전극 460 : 제2 감광막
470 : 제2 절연막 480 : 소오스 전극
490 : 드레인 전극 500 : 보호막
600 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조방법에 관한 것으로서, 더욱 상세하게는 제조 공정수를 줄이고, 식각 공정시 게이트 전극의 언더컷(under cut)을 방지할 수 있는 박막 트랜지스터 기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이용하여 영상을 표시하는 평판표시장치의 하나로써, 다른 평판표시장치에 비해 얇고 가벼우며, 낮은 구동전압 및 낮은 소비전력을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판, TFT 기판에 대향하는 컬러필터(Color Filter) 기판 및 상기 양 기판 사이에 개재되어 광의 투과율을 변경시키는 액정층으로 이루어진 액정표시패널(Liquid Crystal Display Panel)을 포함한다.
액정표시장치는 TFT 구조에 따라서 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor: 이하, a-Si TFT) 기판이 채용된 a-Si 액정표시장치와, 다결정 실리콘 박막 트랜지스터(polycrystalline silicon thin film transistor: 이하, poly-Si TFT) 기판이 채용된 poly-Si 액정표시장치로 구분된다.
최근 들어, 액정표시장치가 대면적화 및 고밀도화 됨에 따라, a-Si TFT 기판에 비해 상대적으로 전하의 이동 속도가 빠른 poly-Si TFT 기판을 채용한 poly-Si 액정표시장치가 주목을 받고 있다.
이러한 poly-Si TFT 기판의 제조 방법을 설명하면, 먼저 절연 기판의 상면에는 차단막이 형성되고, 차단막 상에 poly-Si으로 이루어진 액티브층이 형성된다. 이어서, 액티브층 상에 균일한 두께를 갖는 게이트 절연막이 형성된 후, 게이트 절연막 상에 금속막을 형성한다. 이어서, 금속막 상에 패터닝된 제1 감광막을 형성하고, 금속막을 습식 식각 공정을 통해 식각하여 게이트 전극을 형성한다. 이어서, 제1 감광막 상측으로부터 불순물을 저농도로 도핑하여 액티브층에 저농도 도핑 영역(Lightly Doped Drain : LDD)을 형성한 후, 제1 감광막을 제거한다. 이어서, 패터닝된 제2 감광막을 게이트 전극 상에 형성하고, 제2 감광막 상측으로부터 불순물을 고농도로 도핑하여 액티브층에 고농도 도핑 영역(Heavily Doped Drain : HDD)을 형성한 후, 제2 감광막을 제거한다. 이어서, 고농도 도핑 영역을 노출시키는 콘택홀을 갖는 층간 절연층을 형성한 후 고농도 도핑 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성함으로써, poly-Si TFT 기판이 완성된다.
그러나, 액티브층에 저농도 도핑 영역과 고농도 도핑 영역을 형성하는 과정에서 제1 및 제2 감광막을 서로 다른 공정에서 제거함으로써, 제조 공정수가 증가하는 문제점이 발생된다.
또한, 게이트 전극은 금속막을 습식 식각 공정을 통해 식각시켜 형성함으로써, 제1 감광막의 하부로 용액이 침투하여 게이트 전극에 언더컷이 발생되는 문제점이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 제조 공 정수를 줄이고, 식각 공정시 게이트 전극의 언더컷을 방지할 수 있는 박막 트랜지스터 기판의 제조방법을 제공한다.
상술한 본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조방법은 절연 기판 상에 액티브층을 형성한 후, 상기 액티브층 상에 제1 절연막을 형성한다. 이어서, 상기 제1 절연막 상에 금속막을 형성한 후, 상기 금속막 상에 패터닝된 제1 감광막을 형성한다. 이어서, 상기 금속막을 식각하여 게이트 전극을 형성한 후, 상기 제1 감광막 상측으로부터 불순물을 저농도로 도핑하여 상기 액티브층에 저농도 도핑 영역을 형성한다. 이어서, 상기 제1 감광막 상에 패터닝된 제2 감광막을 형성한 후, 상기 제2 감광막 상측으로부터 상기 불순물을 고농도로 도핑하여 상기 액티브층에 고농도 도핑 영역을 형성한다. 이어서, 상기 제1 및 제2 감광막을 동시에 제거한 후, 상기 고농도 도핑 영역을 노출시키는 콘택홀을 갖는 제2 절연막을 형성한다. 이어서, 상기 콘택홀을 통해 상기 고농도 도핑 영역과 전기적으로 연결되는 소스 전극과 드레인 전극을 각각 형성한다.
상기 금속막은 건식 식각 공정을 통해 식각된다.
상기 액티브층은 폴리-실리콘 재질로 이루어진다.
이러한 박막 트랜지스터 기판의 제조방법에 따르면, 폴리-실리콘 재질의 액티브층에 저농도 도핑 영역 및 고농도 도핑 영역을 형성하기 위한 제1 및 제2 감광막을 동시에 제거하고, 금속막은 건식 식각 공정을 통해 식각됨으로써, 박막 트랜지스터 기판의 제조 공정수를 줄이고, 식각 공정시 게이트 전극의 언더컷을 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예들을 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 절연 기판(200), 차단막(300), 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(400), 보호막(500) 및 화소 전극(600)을 포함한다.
절연 기판(200)은 광을 투과시키기 위해 유리나 석영, 사파이어 등과 같은 투명한 재질로 이루어진 기판이다.
차단막(300)은 절연 기판(200)상에 형성된다. 차단막(300)은 실리콘 산화물질로 이루어진다. 차단막(300)은 절연 기판(200) 내의 각종 불순물들이 TFT(400)로 침투하는 것을 방지한다.
TFT(400)는 절연 기판(200)의 TFT 영역(TA)에 형성된다. TFT(400)는 차단막(300) 상에 형성된 액티브층(410), 액티브층(410) 상에 형성된 제1 절연막(420), 절연막(420) 상에 형성된 게이트 전극(450), 게이트 전극(450) 상에 형성된 제2 절연막(470) 및 액티브층(410)에 연결되는 소오스 전극(480) 및 드레인 전극(490)을 포함한다.
액티브층(410)은 폴리-실리콘 재질로 이루어지며, TFT 영역(TA)에 형성된다. TFT 영역(TA)은 채널 영역(CA), 채널 영역(CA)의 좌 및 우측에 위치하는 제1 및 제 2 저농도 도핑 영역(LDD1, LDD2), 제1 저농도 도핑 영역(LDD1)의 좌측에 위치한 제1 고농도 도핑 영역(HDD1), 및 제2 저농도 도핑 영역(LDD2)의 우측에 위치한 제2 고농도 도핑 영역(HDD2)을 포함한다.
여기서, 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)에는 제1 및 제2 고농도 도핑 영역(HDD1, HDD2) 보다 상대적으로 불순물이 낮은 농도로 도핑된다. 불순물은 가전자가 5개인 5족 원소(N)이다. 예를 들어, 불순물은 인(P) 또는 비소(As)로 이루어진다. 이와 달리, 불순물은 가전자가 3개인 붕소(B) 및 갈륨(Ga)과 같은 3족 원소(P)로 이루어질 수 있다.
액티브층(410) 상에는 제1 절연막(420)이 형성된다. 제1 절연막(420)은 금속 물질과의 접착력이 우수하고, 계면에 공기층의 형성을 억제하는 산화실리콘(SiO2)이나 질화실리콘(SiNX)과 같은 무기 절연물질로 이루어진다.
제1 절연막(420) 상에는 게이트 전극(450)이 형성된다. 게이트 전극(450)은 채널 영역(CA)에 대응하도록 위치한다. 게이트 전극(450)은 일 예로, 도전성의 알루미늄 합금으로 이루어진다.
게이트 전극(450) 상에는 제2 절연막(470)이 형성된다. 제2 절연막(470)은 일부분이 제거되어 액티브층(410)을 부분적으로 노출시키기 위한 제1 및 제2 콘택홀(472, 474)을 갖는다. 이때, 제1 및 제2 콘택홀(472, 474)은 각각 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)에 형성된다.
제2 절연막(470) 상에는 소오스 전극(480) 및 드레인 전극(490)이 형성된다. 소오스 전극(480)은 제1 고농도 도핑 영역(HDD1)에 위치하고, 드레인 전극(490)은 제2 고농도 도핑 영역(HDD2)에 위치한다. 소오스 전극(480) 및 드레인 전극(490)은 제1 및 제2 콘택홀(472, 474)을 통해 액티브층(410)과 연결된다.
소오스 전극(480) 및 드레인 전극(490)의 상부, 및 부분적으로 노출된 제2 절연막(470)의 상부에는 TFT(400)를 보호하기 위한 보호막(500)이 구비된다. 보호막(500)은 일부분이 제거되어 드레인 전극(490)을 부분적으로 노출하는 제3 콘택홀(510)을 갖는다.
보호막(500)의 상부에는 화소 전극(600)이 부분적으로 형성된다. 화소 전극(600)은 제3 콘택홀(510)을 통해 드레인 전극(490)과 전기적으로 연결된다.
이상에서 설명한 바와 같이, TFT(400)에는 제1 및 제2 고농도 도핑 영역(HDD1, HDD2) 보다 상대적으로 불순물의 농도가 낮은 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)이 형성됨으로써, 오프 전류를 감소시킬 수 있다.
이하, 상술한 일 실시예에 따른 TFT 기판(100)을 제조하는 방법에 대하여 설명하기로 한다.
도 2 내지 도 11은 도 1에 도시된 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 절연 기판(200)의 상부에 차단막(300)을 형성한 후, 차단막(300)의 상부에 TFT 영역(TA)에 대응하도록 액티브층(410)을 형성한다. 차단막(300)은 절연 기판(200) 내의 각종 불순물들이 TFT(400)로 침투하는 것을 방지한다. 액티브층(410)은 폴리-실리콘으로 이루어진다.
도 3을 참조하면, 액티브층(410) 상에 제1 절연막(420)을 형성한다. 금속 물질과의 접착력이 우수하고, 계면에 공기층의 형성을 억제하는 산화실리콘(SiO2)이나 질화실리콘(SiNX)과 같은 무기 절연물질로 이루어진다. 제1 절연막(420)은 액티브층(410)과 상부에 형성될 게이트 전극(450)의 쇼트를 방지한다.
도 4를 참조하면, 제1 절연막(420) 상에 금속막(430)을 형성한다. 금속막(430)은 스퍼터링 증착방법에 의해 형성된다. 금속막(430)은 일 예로, 알루미늄 합금, 알루미늄-네오디뮴 합금물질로 형성된 알루미늄 합금막이다.
도 5를 참조하면, 금속막(430) 상에 제1 감광막(440)을 형성한다. 제1 감광막(440)은 자외선광에 의해 제거되는 감광 고분자 화합물로 이루어진다. 제1 감광막(440)은 채널 영역(CA)에 대응되도록 형성된 포토 레지스트 패턴을 이용한 사진 식각 공정을 통해 패터닝된다.
도 6을 참조하면, 금속막(430)을 식각하여 게이트 전극(440)을 형성한다. 금속막(430)은 제1 감광막(440)에 의해 미커버된 영역이 식각되는 건식 식각 공정을 통해 이루어진다. 건식 식각 공정은 아르곤 가스 또는 혼합 화학가스를 사용하여 플라즈마 상태에서 이온의 가속력과 화학 작용으로 식각하는 공정으로 비등방성인 특성을 갖는다.
이와 같은 건식 식각 공정은 종래에 사용한 습식 식각 공정과는 달리 가스를 사용함으로써, 습식 식각 공정에서 용액이 제1 감광막(440)의 하부로 침투함으로 인해 발생되던 게이트 전극(450)의 언더컷(under cut)을 방지할 수 있다. 또한, 건식 식각은 진공 상태에서 진행되므로, 불순물의 침투를 방지할 수 있다.
도 7을 참조하면, 제1 감광막(440) 상측으로부터 불순물을 저농도로 도핑하여 게이트 전극(450)을 기준으로 양측에 대응하는 액티브층(410)에 불순물이 저농도로 도핑된다. 즉, 채널 영역(CA)을 제외한 영역에 대응되는 액티브층(410)에 불순물이 저농도로 도핑된다. 불순물은 가전자가 5개인 5족 원소(N)이다. 예를 들어, 불순물은 인(P) 또는 비소(As)로 이루어진다. 이와 달리, 불순물은 가전자가 3개인 붕소(B) 및 갈륨(Ga)과 같은 3족 원소(P)로 이루어질 수 있다. 일반적으로, 저농도로 도핑되는 불순물은 N- 또는 P-로 표기된다.
도 8을 참조하면, 제1 감광막(440) 상에 패터닝된 제2 감광막(460)을 형성한다. 제2 감광막(460)은 제1 감광막(440) 및 게이트 전극(450)을 커버하면서 제1 절연막(420)에 접한다.
제2 감광막(460)은 제1 감광막(440)과 동일한 재질로 이루어진다. 제2 감광막(460)은 채널 영역(CA), 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)에 대응되도록 형성된 포토 레지스트 패턴을 이용한 사진 식각 공정을 통해 패터닝된다.
이후, 제2 감광막(460) 상측으로부터 불순물을 고농도로 도핑하여 액티브층(410)에 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)을 형성한다. 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)은 액티브층의 양 단부에 형성된다. 따라서, 채널 영역(CA)과 제1 및 제2 고농도 도핑 영역(HDD1, HDD2) 사이에 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)이 형성된다. 일반적으로, 고농도로 도핑되는 불순물은 N+ 또는 P+로 표기된다.
즉, 도 7 및 도 8을 참조하면, 액티브층(410)에는 게이트 전극을 기준으로 양측에 불순물이 저농도로 도핑된 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)이 형성되고, 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)의 외측에는 불순물이 고농도로 도핑된 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)이 형성된다.
도 9를 참조하면, 게이트 전극(450) 상에 패터닝된 제1 및 제2 감광막(도 8의 440, 460)을 동시에 제거한다. 제1 감광막(도 8의 440)은 게이트 전극(450)을 패터닝시키고, 액티브층(410) 상에 제1 및 제2 저농도 도핑 영역(LDD1, LDD2)이 형성시킨다. 제2 감광막(도 8의 460)은 액티브층(410) 상에 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)을 형성시킨다. 제1 및 제2 감광막(도 8의 440, 460)은 강산성의 용액에 의해 제거된다. 예를 들어, 제1 및 제2 감광막(도 8의 440, 460)은 황산(H2SO4)용액에 의해 제거된다.
도 10을 참조하면, 게이트 전극(450)이 형성된 절연 기판(200)의 전면에 제2 절연막(470)을 형성한다. 이때, 제2 절연막(470)에는 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)에서 부분적으로 제거된 제1 및 제2 콘택홀(472, 474)이 형성된다.
도 11을 참조하면, 제1 및 제2 콘택홀(472, 474)이 형성된 제2 절연막(470) 상에 금속 물질을 도포한다. 이어서, 금속 물질을 패터닝하여 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)을 제외한 나머지 영역을 제거함에 따라 소오스 전극(480) 및 드레인 전극(490)을 형성한다. 소오스 전극(480) 및 드레인 전극(490)은 제1 및 제2 콘택홀(472, 474)을 통해 액티브층(410)의 제1 및 제2 고농도 도핑 영역(HDD1, HDD2)에 각각 전기적으로 연결된다.
이후, 소오스 전극(480) 및 드레인 전극(490)이 형성된 절연 기판(200)의 전면에 보호막(500)을 형성한다. 보호막(500)은 드레인 전극(490)이 부분적으로 노출되도록 일부분이 제거되어 제3 콘택홀(510)을 형성한다. 보호막(500) 상에 투명한 도전성 전극이 도포된 후, 부분적으로 제거되어 제3 콘택홀(510)을 통해 드레인 전극(490)과 전기적으로 연결되는 화소 전극(도 1의 600)이 형성된다.
이와 같은 박막 트랜지스터 기판의 제조방법에 따르면, 폴리-실리콘 재질의 액티브층 상에 불순물이 저농도로 도핑된 저농도 도핑 영역을 형성하기 위한 제1 감광막과 불순물이 고농도로 도핑된 고농도 도핑 영역을 형성하기 위한 제2 감광막을 동시에 제거함으로써, 박막 트랜지스터 기판의 제조 공정수를 줄일 수 있다.
또한, 게이트 전극은 금속막을 종래의 용액을 사용하던 습식 식각 공정과는 달리 가스를 사용하는 건식 식각 공정을 통해 식각시켜 형성됨으로써, 습식 식각 공정에서 감광막의 하부로 용액이 침투하여 발생되던 게이트 전극의 언더컷을 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (7)
- 절연 기판 상에 액티브층을 형성하는 단계;상기 액티브층 상에 제1 절연막을 형성하는 단계;상기 제1 절연막 상에 금속막을 형성하는 단계;상기 금속막 상에 패터닝된 제1 감광막을 형성하는 단계;상기 금속막을 식각하여 게이트 전극을 형성하는 단계;상기 제1 감광막 상측으로부터 불순물을 저농도로 도핑하여 상기 액티브층에 저농도 도핑 영역을 형성하는 단계;상기 제1 감광막 상에 패터닝된 제2 감광막을 형성하는 단계;상기 제2 감광막 상측으로부터 상기 불순물을 고농도로 도핑하여 상기 액티브층에 고농도 도핑 영역을 형성하는 단계;상기 제1 및 제2 감광막을 동시에 제거하는 단계;상기 고농도 도핑 영역을 노출시키는 콘택홀을 갖는 제2 절연막을 형성하는 단계; 및상기 콘택홀을 통해 상기 고농도 도핑 영역과 전기적으로 연결되는 소스 전극과 드레인 전극을 각각 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 금속막은 건식 식각 공정을 통해 식각되는 것을 특징 으로 하는 박막 트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 액티브층은 폴리-실리콘 재질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 저농도 도핑 영역은 상기 게이트 전극을 기준으로 양측에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 제4항에 있어서, 상기 고농도 도핑 영역은 상기 게이트 전극을 기준으로 상기 저농도 도핑 영역의 외측에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 불순물은 5족 원소인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 제1항에 있어서, 상기 불순물은 3족 원소인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050107939A KR20070050572A (ko) | 2005-11-11 | 2005-11-11 | 박막 트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050107939A KR20070050572A (ko) | 2005-11-11 | 2005-11-11 | 박막 트랜지스터 기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070050572A true KR20070050572A (ko) | 2007-05-16 |
Family
ID=38274058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050107939A KR20070050572A (ko) | 2005-11-11 | 2005-11-11 | 박막 트랜지스터 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070050572A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017814B1 (ko) * | 2008-08-05 | 2011-02-28 | 충북대학교 산학협력단 | 상온에서 동작하는 단전자 트랜지스터의 제조방법 |
| KR101035660B1 (ko) * | 2009-02-16 | 2011-05-23 | 서울대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
| KR101591453B1 (ko) | 2015-10-14 | 2016-02-03 | (주)구방엔지니어링건축사사무소 | 아파트 발코니 누수방지를 위한 벽체 매립배관 구조 |
-
2005
- 2005-11-11 KR KR1020050107939A patent/KR20070050572A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017814B1 (ko) * | 2008-08-05 | 2011-02-28 | 충북대학교 산학협력단 | 상온에서 동작하는 단전자 트랜지스터의 제조방법 |
| KR101035660B1 (ko) * | 2009-02-16 | 2011-05-23 | 서울대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
| KR101591453B1 (ko) | 2015-10-14 | 2016-02-03 | (주)구방엔지니어링건축사사무소 | 아파트 발코니 누수방지를 위한 벽체 매립배관 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335290B1 (en) | Etching method, thin film transistor matrix substrate, and its manufacture | |
| KR100204071B1 (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
| TW201301521A (zh) | 用以邊緣電場切換模式液晶顯示器之陣列基板及其製造方法 | |
| JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
| KR20070075808A (ko) | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 | |
| WO2020228499A1 (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| KR101274708B1 (ko) | 평판 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US20180197974A1 (en) | Oxide semiconductor film etching method and semiconductor device manufacturing method | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| KR20070050572A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| US20130087802A1 (en) | Thin film transistor, fabrication method therefor, and display device | |
| KR101475411B1 (ko) | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| KR100275957B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100441436B1 (ko) | 투과율이 향상된 평판표시장치 및 그의 제조방법 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| KR101050284B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP2009054719A (ja) | 半導体製造方法、半導体製造装置および表示装置 | |
| KR100656493B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH02297969A (ja) | 薄膜トランジスタとその製造方法 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050100781A (ko) | 표시장치용 어레이 패널 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |