JP2864658B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2864658B2 JP2864658B2 JP10919790A JP10919790A JP2864658B2 JP 2864658 B2 JP2864658 B2 JP 2864658B2 JP 10919790 A JP10919790 A JP 10919790A JP 10919790 A JP10919790 A JP 10919790A JP 2864658 B2 JP2864658 B2 JP 2864658B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- insulating film
- forming
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタの製造方法に関する。
絶縁基板上に形成した、従来の一般的な薄膜トランジ
スタの構造を第３図に示す。まず、絶縁基板301上に、
ソース・ドレイン領域として高濃度不純物を添加した半
導体薄膜層302を形成し、パターニングした後、能動領
域として不純物を含まない真性半導体層303を積層・パ
ターニングし、その後ゲート絶縁膜304とゲート電極30
5、層間絶縁層306を積層し、コンタクトホール307を開
口した後、ソース電極端子308、ドレイン電極端子309を
形成して薄膜トランジスタが完成する。
スタの構造を第３図に示す。まず、絶縁基板301上に、
ソース・ドレイン領域として高濃度不純物を添加した半
導体薄膜層302を形成し、パターニングした後、能動領
域として不純物を含まない真性半導体層303を積層・パ
ターニングし、その後ゲート絶縁膜304とゲート電極30
5、層間絶縁層306を積層し、コンタクトホール307を開
口した後、ソース電極端子308、ドレイン電極端子309を
形成して薄膜トランジスタが完成する。
しかし、前述の従来の技術では、ゲート絶縁膜を形成
する方法として、常圧CVD法、減圧CVD法、プラズマCVD
法、ECRプラズマCVD法、光CVD法などの気相成長法が用
いられてきたが、上記の方法では、形成された絶縁膜の
界面を清浄に保つことが難しく、そのため界面準位が大
きくなり、動作特性の優れた薄膜トランジスタの形成及
びその信頼性を確保することが困難であった。
する方法として、常圧CVD法、減圧CVD法、プラズマCVD
法、ECRプラズマCVD法、光CVD法などの気相成長法が用
いられてきたが、上記の方法では、形成された絶縁膜の
界面を清浄に保つことが難しく、そのため界面準位が大
きくなり、動作特性の優れた薄膜トランジスタの形成及
びその信頼性を確保することが困難であった。
本発明は、この様な従来の薄膜トランジスタの問題点
を解決するもので、その目的とするところは、より界面
準位が小さく信頼性の高い薄膜トランジスタの製造方法
を提供するところにある。
を解決するもので、その目的とするところは、より界面
準位が小さく信頼性の高い薄膜トランジスタの製造方法
を提供するところにある。
本発明は、基板上に能動領域としての半導体層を形成
する工程と、ゲート絶縁膜を形成する工程と、ゲート電
極を形成する工程とを含む薄膜トランジスタの製造方法
において、 前記基板上に前記半導体層を形成し、 しかる後にプラズマ照射、酸素プラズマ照射及び前記
ゲート絶縁膜形成を大気にさらすことなく連続で行うこ
とを特徴とする。
する工程と、ゲート絶縁膜を形成する工程と、ゲート電
極を形成する工程とを含む薄膜トランジスタの製造方法
において、 前記基板上に前記半導体層を形成し、 しかる後にプラズマ照射、酸素プラズマ照射及び前記
ゲート絶縁膜形成を大気にさらすことなく連続で行うこ
とを特徴とする。
本発明の上記の方法によれば、ゲート絶縁膜を形成す
る際、水素プラズマ照射、酸素プラズマ照射、絶縁膜形
成を、連続して行なうことにより、ゲート絶縁膜と真性
半導体層との界面を清浄にすることができ、界面準位が
小さく、信頼性の高い薄膜トランジスタを構成できる。
る際、水素プラズマ照射、酸素プラズマ照射、絶縁膜形
成を、連続して行なうことにより、ゲート絶縁膜と真性
半導体層との界面を清浄にすることができ、界面準位が
小さく、信頼性の高い薄膜トランジスタを構成できる。
第１図は、本発明の実施例を工程順に示す図である。
まず第１図（ａ）に示すように、石英、ガラスなどの絶
縁基板101の表面全体にドナーあるいはアクセプターと
なる不純物を添加した半導体薄膜層を積層、パターニン
グしソース、ドレイン領域102とする。前記不純物を含
む半導体層の形成には、直接ホスフィンまたはジシラン
とシランを混合したガスでの減圧CVD法や、イオン打ち
込み法などが使用され、Ｎ型またはＰ型シリコン層が形
成される。次に不純物を含まない、非晶質シリコン・多
結晶シリコン等の真性半導体層103を、シランの熱分解
などによって積層、パターニングする。この時の前記真
性半導体薄膜層の膜厚は、100〜1000Åであることが望
ましい。この状態が第１図（ｂ）である。ついで、減圧
下において、全面に水素プラズマを照射する。これが第
１図（ｃ）である。続いて、真空を破らずに酸素プラズ
マ処理を施す。この状態が第１図（ｄ）である。その
後、雰囲気空気にさらすことなく連続して全面にゲート
絶縁膜104を、約1500Å程度の厚さに積層し、第１図
（ｅ）とする。前記水素プラズマの照射及び前記酸素プ
ラズマの照射には、様々なプラズマ装置が用いられる
が、その照射条件は、ECRプラズマ装置を用いた場合、
マイクロ波のパワーは500〜2000ワット、ガスの流量は5
0〜150Sccm、照射時間は10分以下、基板の温度は200〜3
00℃以下、チャンバーの圧力は１〜10mTorrとする事が
望ましい。また磁場を形成するコイル電流は、ECR条件
を満たしていれば良い。しかしプラズマの状態は、チャ
ンバーの大きさなどの装置の違いにより異なるので、他
の装置の場合はこの条件に限定できない。また前記ゲー
ト絶縁膜104には、二酸化珪素膜や窒化珪素膜などが、
常圧CVD法、減圧CVD法、プラズマCVD法、ECRプラズマCV
D法、光CVD法、またはこれらの組合わせにより、形成さ
れ、使用される。ついでゲート電極となる導体薄膜層を
スパッタ法などにより形成した後、ゲート電極105とな
る部分を除きエッチングして、第１図（ｆ）を得る。前
記ゲート電極には、Al・Cr等の金属や、多結晶シリコン
等が使用される。次に、層間絶縁膜106を積層、つい
で、ソース・ドレイン電極を形成する部分の前記ゲート
絶縁膜104と前記層間絶縁膜106を除去し、コンタクトホ
ール107としその部分にソース電極108、ドレイン電極10
9を形成し、第１図（ｇ）となる。前記層間絶縁膜106に
は、前記ゲート絶縁膜104と同じ方法で形成された絶縁
膜の他に、ポリイミド等の有機物が使用されることもあ
る。
まず第１図（ａ）に示すように、石英、ガラスなどの絶
縁基板101の表面全体にドナーあるいはアクセプターと
なる不純物を添加した半導体薄膜層を積層、パターニン
グしソース、ドレイン領域102とする。前記不純物を含
む半導体層の形成には、直接ホスフィンまたはジシラン
とシランを混合したガスでの減圧CVD法や、イオン打ち
込み法などが使用され、Ｎ型またはＰ型シリコン層が形
成される。次に不純物を含まない、非晶質シリコン・多
結晶シリコン等の真性半導体層103を、シランの熱分解
などによって積層、パターニングする。この時の前記真
性半導体薄膜層の膜厚は、100〜1000Åであることが望
ましい。この状態が第１図（ｂ）である。ついで、減圧
下において、全面に水素プラズマを照射する。これが第
１図（ｃ）である。続いて、真空を破らずに酸素プラズ
マ処理を施す。この状態が第１図（ｄ）である。その
後、雰囲気空気にさらすことなく連続して全面にゲート
絶縁膜104を、約1500Å程度の厚さに積層し、第１図
（ｅ）とする。前記水素プラズマの照射及び前記酸素プ
ラズマの照射には、様々なプラズマ装置が用いられる
が、その照射条件は、ECRプラズマ装置を用いた場合、
マイクロ波のパワーは500〜2000ワット、ガスの流量は5
0〜150Sccm、照射時間は10分以下、基板の温度は200〜3
00℃以下、チャンバーの圧力は１〜10mTorrとする事が
望ましい。また磁場を形成するコイル電流は、ECR条件
を満たしていれば良い。しかしプラズマの状態は、チャ
ンバーの大きさなどの装置の違いにより異なるので、他
の装置の場合はこの条件に限定できない。また前記ゲー
ト絶縁膜104には、二酸化珪素膜や窒化珪素膜などが、
常圧CVD法、減圧CVD法、プラズマCVD法、ECRプラズマCV
D法、光CVD法、またはこれらの組合わせにより、形成さ
れ、使用される。ついでゲート電極となる導体薄膜層を
スパッタ法などにより形成した後、ゲート電極105とな
る部分を除きエッチングして、第１図（ｆ）を得る。前
記ゲート電極には、Al・Cr等の金属や、多結晶シリコン
等が使用される。次に、層間絶縁膜106を積層、つい
で、ソース・ドレイン電極を形成する部分の前記ゲート
絶縁膜104と前記層間絶縁膜106を除去し、コンタクトホ
ール107としその部分にソース電極108、ドレイン電極10
9を形成し、第１図（ｇ）となる。前記層間絶縁膜106に
は、前記ゲート絶縁膜104と同じ方法で形成された絶縁
膜の他に、ポリイミド等の有機物が使用されることもあ
る。
第２図は、本発明の実施例で作成した薄膜トランジス
タのゲート電圧−ソース電流特性を示したものである。
Ａは実線は、ゲート絶縁膜形成前に水素プラズマ・酸素
プラズマのどちらも照射しないものであり、Ｂの破線は
ゲート絶縁膜形成前に水素プラズマと酸素プラズマを連
続して照射したものである。第２図より、ゲート絶縁膜
形成前の水素プラズマと酸素プラズマとの連続の照射に
よって、薄膜トランジスタの特性が向上していることが
わかる。
タのゲート電圧−ソース電流特性を示したものである。
Ａは実線は、ゲート絶縁膜形成前に水素プラズマ・酸素
プラズマのどちらも照射しないものであり、Ｂの破線は
ゲート絶縁膜形成前に水素プラズマと酸素プラズマを連
続して照射したものである。第２図より、ゲート絶縁膜
形成前の水素プラズマと酸素プラズマとの連続の照射に
よって、薄膜トランジスタの特性が向上していることが
わかる。
これらは、ゲート絶縁膜形成前に、水素プラズマを照
射することによって、能動領域である不純物を含まない
真性半導体層の汚れた表面をエッチングして清浄な表面
を露出させ、さらに連続して酸素プラズマを照射するこ
とによって前記真性半導体層の表面を酸化させ、界面を
前記真性半導体層の内部に形成することができるためで
ある。
射することによって、能動領域である不純物を含まない
真性半導体層の汚れた表面をエッチングして清浄な表面
を露出させ、さらに連続して酸素プラズマを照射するこ
とによって前記真性半導体層の表面を酸化させ、界面を
前記真性半導体層の内部に形成することができるためで
ある。
以上のような製造工程を経て、できあがった薄膜トラ
ンジスタは、従来の薄膜トランジスタに比べて清浄な界
面を持ち、従って界面準位が小さく、信頼性を高めるこ
とが出来た。
ンジスタは、従来の薄膜トランジスタに比べて清浄な界
面を持ち、従って界面準位が小さく、信頼性を高めるこ
とが出来た。
以上述べたように、基板上に半導体層を形成し、 しかる後に水素プラズマ照射、酸素プラズマ照射及び
ゲート絶縁膜形成を大気にさらすことなく連続で行うこ
とにより、以下の効果が得られる。
ゲート絶縁膜形成を大気にさらすことなく連続で行うこ
とにより、以下の効果が得られる。
１）水素プラズマと酸素プラズマとの連続照射によっ
て、能動領域である半導体層の内部に、清浄な界面を形
成することができる。
て、能動領域である半導体層の内部に、清浄な界面を形
成することができる。
２）界面準位を小さくすることができ、 ３）信頼性の高い薄膜トランジスタを提供できる。
この様な薄膜トランジスタは、その製造工程に、600
℃以上の高温プロセスを含まないため、絶縁基板とし
て、ガラス基板などを使用した液晶表示装置の各画素の
駆動回路などの応用に非常に有効である。
℃以上の高温プロセスを含まないため、絶縁基板とし
て、ガラス基板などを使用した液晶表示装置の各画素の
駆動回路などの応用に非常に有効である。
第１図（ａ）〜（ｇ）は、本発明の実施例を示す薄膜ト
ランジスタの製造工程ごとの素子断面図。 第２図は絶縁膜形成前に、水素プラズマと酸素プラズマ
の連続照射を施した場合と、施さない場合の薄膜トラン
ジスタの特性を比較した、比較図。 第３図は従来の薄膜トランジスタの素子断面図。 101、301……絶縁基板 102、302……ソース・ドレイン領域 103、303……真性半導体 104、304……ゲート絶縁膜 105、305……ゲート電極 106、306……層間絶縁膜 107、307……コンタクトホール 108、308……ソース電極 109、309……ドレイン電極
ランジスタの製造工程ごとの素子断面図。 第２図は絶縁膜形成前に、水素プラズマと酸素プラズマ
の連続照射を施した場合と、施さない場合の薄膜トラン
ジスタの特性を比較した、比較図。 第３図は従来の薄膜トランジスタの素子断面図。 101、301……絶縁基板 102、302……ソース・ドレイン領域 103、303……真性半導体 104、304……ゲート絶縁膜 105、305……ゲート電極 106、306……層間絶縁膜 107、307……コンタクトホール 108、308……ソース電極 109、309……ドレイン電極
Claims (1)
- 【請求項１】基板上に能動領域としての半導体層を形成
する工程と、ゲート絶縁膜を形成する工程と、ゲート電
極を形成する工程とを含む薄膜トランジスタの製造方法
において、 前記基板上に前記半導体層を形成し、 しかる後に水素プラズマ照射、酸素プラズマ照射及び前
記ゲート絶縁膜形成を大気にさらすことなく連続で行う
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919790A JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919790A JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047843A JPH047843A (ja) | 1992-01-13 |
| JP2864658B2 true JP2864658B2 (ja) | 1999-03-03 |
Family
ID=14504081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10919790A Expired - Fee Related JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864658B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950005484B1 (ko) * | 1992-09-29 | 1995-05-24 | 현대전자산업주식회사 | 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법 |
| EP0714140B1 (en) * | 1994-06-15 | 2003-09-03 | Seiko Epson Corporation | Method of manufacturing a semiconductor thin film transistor |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| JP3501793B2 (ja) * | 2001-05-16 | 2004-03-02 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
-
1990
- 1990-04-25 JP JP10919790A patent/JP2864658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047843A (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| JPH0555570A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JPH06196703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2771066B2 (ja) | 半導体装置の製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11340469A (ja) | 薄膜トランジスタ | |
| JPH04181229A (ja) | 薄膜トランジスタ | |
| JP2003046085A (ja) | 半導体装置及びその製造方法 | |
| JPS59150478A (ja) | 薄膜回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |