JPH07297151A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 化学気相成長によるシリコン上へのタングス
テン膜の形成において、前処理の際に生じるｐ型不純物
の導入された領域とｎ型不純物の導入された領域との、
シリコンの消費の著しい相違を解消することを目的とす
る。 【構成】 不純物拡散層３が開口したＭＯＳ型トランジ
スタを形成し、このシリコン基板１を緩衝希釈弗酸で洗
浄した後、タングステンの化学気相成長装置の反応炉内
に導入する。そして、反応炉内を真空に排気した後、前
処理として、基板温度３３０℃，圧力３ｍＴｏｒｒにて
６弗化タングステンを流量１０sccmで時間２０ｓｅｃ導
入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シリコン上に電極層
形成する半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来、化学気相成長法によって、半導体
基板表面の高濃度に不純物が添加されたシリコン面にタ
ングステンによる電極層を形成する場合、以下に示すよ
うにしていた。まず、半導体基板に希弗酸あるいは緩衝
希釈弗酸などの湿式処理を施し、半導体基板のシリコン
表面に形成されるシリコン酸化膜の除去を行う。そし
て、この半導体基板をタングステン膜形成用の化学気相
成長用反応炉に移送し、タングステン膜の形成を行うよ
うにしていた。

【０００３】しかし、上述のように湿式処理だけでは、
シリコン表面のシリコン酸化膜が充分に除去できないと
いう問題があった。また、たとえ、シリコン酸化膜の除
去が完全になされたとしても、化学気相成長用反応炉に
移送している段階で、大気に接触するなどして自然酸化
膜が形成されてしまうなどの問題があった。これは、シ
リコンにｐ型不純物が導入されていても、ｎ型不純物が
導入されていても同様のことである。

【０００４】ここで、化学気相成長によるシリコン表面
へのタングステン膜の形成は、通常、６弗化タングステ
ンを原料ガスとしたシラン還元法により行われる。しか
し、この方法では、上述したような状態の不純物が高濃
度に導入されたシリコン表面には、良好なオーミック接
触となっているタングステン膜を形成することができな
い。ここで、この問題を解決するために、タングステン
の化学気相成長用反応炉の中で、シラン還元法によるタ
ングステン成長の前処理として、その６弗化タングステ
ンガスによるシリコン表面の微小なエッチングを行う方
法がある。

【０００５】これは、６弗化タングステンを用いたシリ
コン上へのタングステンの形成においてシリコン表面で
初期に行われる、６弗化タングステンによるシリコン表
面のエッチングと、そのエッチングされた部分のタング
ステンへの入れ替わりという機構を利用するものであ
る。例えば、水素と６弗化タングステンを５０ｍＴｏｒ
ｒ程度あるいはそれ以上の圧力で基板上に導入し、シリ
コンからなる半導体基板表面の酸化膜あるいは汚染層を
除去する前工程を行えば良い。ここで用いるガスは、ア
ルゴンなどの不活性ガスと６弗化タングステンや、６弗
化タングステンのみであってもよい。

【０００６】

【発明が解決しようとする課題】しかし、この方法は、
良好なオーミック接触は得られるが、異なる導電型の不
純物が拡散されているシリコンでは、エッチングの速度
が異なるという問題があった。このため、浅い接合を有
する半導体装置の高濃度なシリコン層上でのタングステ
ン電極層形成工程に、上述の方法を適用することが困難
を伴うという問題点があった。すなわち、ｎ型不純物が
導入されているｎ⁺ 型シリコンでは、ｐ型不純物が導入
されているｐ⁺ 型シリコンより、６弗化タングステンに
よる表面のエッチングが早いという問題があった。

【０００７】例えば、相補型のＭＯＳＬＳＩの製造など
では、ｐ型不純物とｎ型不純物とが導入されている拡散
層表面が同時に現れる構造を持っている。この上に、上
述した方法によりタングステン膜を形成しようとする
と、ｎ型不純物が拡散された浅い接合層の部分がより多
く消費されてしまい、機能を果たさなくなるという問題
があっった。

【０００８】前述したように、シランを用いず６弗化タ
ングステンガスによる前処理を行った後、シランも導入
してタングステンの成膜を行う場合、前処理の段階で、
タングステン膜を成長させるシリコン表面では、６弗化
タングステンのタングステンとシリコンとが置換されて
いく。これが、上述した相補型のＭＯＳＬＳＩの製造に
おいて、ｐ型の不純物が拡散されている領域より、ｎ型
の不純物が拡散されている領域の方が早く進行してしま
う。そして、結果的に、ｎ⁺ 型シリコン領域が大きく消
費を受けるために、浅い接合層が消費されてしまう。

【０００９】一方で、このｎ⁺ 型シリコン領域における
シリコンの消費量を抑えるため、上述した前処理を行う
時間を短くすると、こんどは、ｐ⁺ 型シリコン領域にお
いては、この前処理の効果が充分でないという問題があ
った。この前処理の効果が充分でないと、高いコンタク
ト抵抗しか得られなかったり、場合によっては、非オー
ミック接触となってしまうという問題があった。

【００１０】例えば、その前処理条件として、６弗化タ
ングステン流量１０sccm，水素流量１ｓｌｍ，温度３３
０℃，処理時間１０秒，圧力１００ｍＴｏｒｒのとき、
ｎ⁺型シリコンは約４００Åの消費を受ける。これに対
して、ｐ⁺ 型シリコンは、約１００Åの消費となる。以
上のことは、高密度な相補型ＭＯＳＬＳＩの製造におけ
る、不純物拡散層の浅い接合へのタングステンの化学気
相成長にとって、プロセス余裕を著しく少ないものとし
ている。

【００１１】この発明は、以上のような問題点を解消す
るためになされたものであり、化学気相成長によるシリ
コン上へのタングステン膜の形成において、前処理の際
に生じるｐ型不純物の導入された領域とｎ型不純物の導
入された領域との、シリコンの消費の著しい相違を解消
することを目的とする。

【００１２】

【課題を解決するための手段】この発明の半導体装置の
製造方法は、タングステンを化学気相成長により成膜す
る反応炉内で、シリコン基板上に化学気相成長によりタ
ングステン膜を形成する工程の前に、シリコン基板が配
置された反応炉内の真空度がタングステン膜形成のとき
より低い状態となるように、６弗化タングステンガスを
含むガスを導入する前処理工程を行うことを特徴とす
る。

【００１３】

【作用】タングステン膜形成のときより低い真空度にお
いて前処理を行うので、ｎ型不純物が導入されたシリコ
ン領域とｐ型不純物が導入されたシリコン領域とで、シ
リコンの消費量が等しくなる。

【００１４】

【実施例】以下この発明の１実施例を図を参照して説明
する。図１は、この発明の１実施例による半導体装置の
構成を示す断面図である。同図において、１はシリコン
基板、２はシリコン基板１上の素子が形成される所定領
域を囲うように形成された素子分離領域、３は素子分離
領域２に囲われたシリコン基板１の主表面に選択的に形
成されたソース・ドレインとなるｎ⁺ 型の不純物拡散
層、５はゲート絶縁膜４を介して不純物拡散層３に挟ま
れるように形成されたゲート電極、６はゲート電極５側
面を覆うように形成された絶縁膜、７はゲート電極５上
部に形成された絶縁膜である。

【００１５】以下、この発明の半導体装置の製造方法に
ついて説明する。まず、図１（ａ）に示すように、シリ
コン基板１上に不純物拡散層３が開口したＭＯＳ型トラ
ンジスタを形成し、このシリコン基板１を緩衝希釈弗酸
で洗浄した後、タングステンの化学気相成長装置の反応
炉内に導入する。しかる後に、反応炉内を真空に排気し
た後、前処理として、基板温度３３０℃，圧力３ｍＴｏ
ｒｒにて６弗化タングステンを流量１０sccmで時間２０
秒導入する。

【００１６】このことにより、図１（ｂ）に示すよう
に、不純物拡散層３表面が消費され、変わりにタングス
テン薄層８が形成される。この時に消費される不純物拡
散層３のシリコンの量は、２００Å以下に抑えることが
できる。ここで、図示していないが、この不純物拡散層
３の導電型をｐ⁺型としたＭＯＳ型トランジスタの場合
であっても、同様にｐ⁺ 型の不純物拡散層のシリコン消
費量は２００Å以下に抑えることができた。ついで、基
板温度３３０℃圧力，０．１Ｔｏｒｒにて、６弗化タン
グステン１０sccm，シラン５sccm，水素５００sccm，時
間６０秒導入しする。

【００１７】ここで、上述のことにより、図１（ｃ）に
示すように、タングステンによる電極９が形成される
が、このままでは大気に触れるなどすると、形成した電
極９が剥がれやすい状態である。そこで、この剥がれや
すい状態を解消するため、さらにタングステンとシリコ
ンの密着性を向上させ、低いコンタクト抵抗を要求する
場合は、上述のことに引き続いて、基板を大気に曝すこ
となく連続して、圧力０．１Ｔｏｒｒ，アルゴン５００
sccm，基板温度５５０℃，時間６０秒の熱処理を行う。

【００１８】この結果、得られるコンタクト抵抗率は、
２×１０^-7Ωｃｍ² 以下の充分に低い値となり、大気に
曝しても剥離を起こし難い状態となる。そして、前述し
たように、図示していないが、不純物拡散層３の導電型
をｐ型としたＭＯＳ型トランジスタの場合であっても、
同様の結果が得られた。すなわち、この実施例によれ
ば、前処理の対象がｐ⁺ 型シリコンであってもｎ⁺ 型シ
リコンであっても、シリコンの消費量を同じすることが
できる。

【００１９】なお、本発明の主たる効果、すなわちｐ⁺
型シリコン，ｎ型シリコンの前処理による消費量を同一
にできる効果は、上述した前処理の条件に限るものでは
ない。その条件として、基板温度３００℃から３７０
℃、６弗化タングステン流量５sccmから２０sccm、処理
時間は１秒から１２０秒、そして反応炉内の圧力は１０
ｍＴｏｒｒ以下であればよい。

【００２０】ここで、反応炉内の圧力を１０ｍＴｏｒｒ
以上とすると、ｐ⁺ 型シリコンとｎ⁺ 型シリコンの消費
量の差が徐々に広がっていく。それとともに、図１にお
けるタングステン薄層８の形成状態が異なるものが生成
されやすくなる。反応炉内の圧力が１０ｍＴｏｒｒを越
えていくと、シリコンを消費して置換していくことによ
るタングステン薄層が、その結晶状態が異なり電気的に
高抵抗な状態のものが形成されやすくなっていく。

【００２１】高抵抗なタングステン薄層が形成される
と、この上に化学気相成長で形成されるタングステンの
層も高抵抗なものとなってしまい、電極として所望の性
能を得ることができない。したがって、この発明の前処
理における反応炉内の圧力は１０ｍＴｏｒｒ以下とする
ことが望ましい。そして、現存する真空装置を用いて、
反応炉内を可能な限り高真空な状態とした状態でこの発
明による前処理を行っても、同様に効果を得られるもの
である。

【００２２】ただし、基板温度が高い場合、また、６弗
化タングステン流量が大きい場合、そして、処理時間が
長い場合には、その量の大きさに応じて消費されるシリ
コンの量は大きくなる。したがって、本願発明を用いよ
うとする基板の接合深さに応じて、これらの条件を適当
に選ばなければならないということは、当業者であれば
容易に推察できるであろう。

【００２３】以上示したように、化学気相成長法による
タングステン電極形成において、本発明による前処理工
程を経ることによって、ｐ⁺ 型シリコン，ｎ⁺ 型シリコ
ン上どちらにおいても、シリコン消費量を少なく、か
つ、同時に処理にできるという利点がある。したがっ
て、浅接合を有する相補型ＭＯＳトランジスタの不純物
拡散層上でのタングステン電極形成にこの方法を用いれ
ば、極めて有利である。

【００２４】実施例２．タングステンを成長させるべき
下地基板が、ボロンドープポリシリコン、または、砒素
ドープポリシリコンまたは燐ドープポリシリコンから構
成されている場合でも、上記実施例１で示した方法によ
りタングステンを成長させることができる。この時、や
はり下地のシリコンの消費量は、２００Å以下であり、
さらに、得られるコンタクト抵抗率も充分に低い値とな
り、２０×１０^-7Ωｃｍ² 以下である。

【００２５】実施例３．ところで、上記実施例では、前
処理のおいて、６弗化タングステンの導入を１回とした
がこれに限るものではない。上述した前処理における６
弗化タングステンの導入法を間欠的に複数回行うように
しても良い。

【００２６】以下、６弗化タングステンの導入を間欠的
に行う、本発明による前処理について説明する。この実
施例においては、基板温度を３３０℃とし、導入する６
弗化タングステンの流量を１０sccmとし、これを１秒間
導入した後、ただちに反応炉内を２秒間真空排気する。
そして、このような、６弗化タングステンの導入と排気
とを１セットとした繰り返しを２０回行う。この時、６
弗化タングステンの導入時の反応炉内の真空度は３ｍＴ
ｏｒｒ、２秒間の排気時の到達真空度は１×１０^-5Ｔｏ
ｒｒ以下である。

【００２７】この時、消費されるシリコンの量は、実施
例１、２に示した各種基板において、やはり２００Å以
下である。この処理を行った後、実施例１で示した方法
によってタングステン電極を形成する。この時、ｎ⁺ 型
シリコン上でのコンタクト抵抗率は、実施例１および２
に示した結果と同一であった。一方、ｐ⁺ 型シリコン上
では、実施例１および２で示した値の約１／２のさらに
低いコンタクト抵抗を得ることができる。

【００２８】このように、間欠的に６弗化タングステン
を導入する前処理工程では、基板に曝される６弗化タン
グステンの量が、実施例１および２で示した量とトータ
ルで同量であっても、ｐ⁺ 型シリコン上でさらに低いコ
ンタクト抵抗率を得ることができる。この効果は、６弗
化タングステンの導入時間を１秒から２秒、排気時間を
１秒としても得られ、またこのような導入，排気の繰り
返しが、２回から１２０回の間で得られた。また、基板
温度が３００℃から３７０℃の範囲で、この効果を見る
ことができる。

【００２９】ただし、実施例１に記したように、繰り返
し回数が増えるほど、あるいは温度が高いほどシリコン
の消費量が多くなることは当然であり、接合深さによっ
てこれらの値を制御すべきであることは当然である。以
上示したように、本発明による前処理工程では、いかな
る電気的極性を持つシリコンであっても、また、単結晶
シリコン，ポリシリコンの別なく、上述した前処理にお
けるシリコンの消費量を少なく、かつ同時にできる利点
がある。

【００３０】したがって、例えば相補型ＭＯＳＬＳＩの
拡散層上やポリシリコンからなるゲートコンタクト上
に、同時にタングステン電極を低いコンタクト抵抗で形
成することが可能である。また、本発明によれば、ＭＯ
Ｓ型ＬＳＩへの適用に限られるのみならず、その他のシ
リコン上での電極形成、例えばバイポーラトランジスタ
の電極形成に用いても、同様に効果を発揮するものであ
ることはもちろんである。

【００３１】

【発明の効果】以上説明したように、この発明によれ
ば、不純物が導入されたシリコン層の表面上にタングス
テンでなる電極層を形成する工程の前において、電極層
を形成するときより高真空の状態で６弗化タングステン
を導入し、自然酸化膜，欠陥層を除去しつつ、基板表面
を清浄化して６弗化タングステンと基板シリコンを反応
させるようにした。このため、ｐ⁺ 型シリコン，ｎ⁺ 型
シリコンともに消費される量がほぼ等しくなるという効
果がある。したがって、相補型ＭＯＳＬＳＩの浅い接合
層を有する拡散層上で、化学気相成長によってタングス
テン電極層を形成する際に、プロセス余裕を大きくする
ことができる。

【図面の簡単な説明】

【図１】 この発明の１実施例による半導体装置の構成
を示す断面図である。

【符号の説明】

１…シリコン基板、２…素子分離領域、３…不純物拡散
層、４…ゲート絶縁膜、５…ゲート電極、６，７…絶縁
膜、８…タングステン薄層、９…電極。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上にタングステンを化学気
   相成長法によって形成することで電極を形成する半導体
   装置の製造方法において、 前記タングステンを化学気相成長により成膜する反応炉
   内で前記シリコン基板上に化学気相成長によりタングス
   テン膜を形成する工程の前に、 前記シリコン基板が配置された前記反応炉内の真空度が
   前記タングステン膜形成のときより低い状態となるよう
   に６弗化タングステンガスを含むガスを導入する前処理
   工程を行うことを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記前処理工程とこの後すぐに行う前記反応炉内の真空
   排気とを複数回繰り返して行うことを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 請求項１または２記載の半導体装置の製
   造方法において、 前記前処理工程における前記反応炉内の真空度が１０ｍ
   Ｔｏｒｒ以下であることを特徴とする半導体装置の製造
   方法。