CN114005872A - 集成组合件和形成集成组合件的方法 - Google Patents

集成组合件和形成集成组合件的方法 Download PDF

Info

Publication number
CN114005872A
CN114005872A CN202110453113.7A CN202110453113A CN114005872A CN 114005872 A CN114005872 A CN 114005872A CN 202110453113 A CN202110453113 A CN 202110453113A CN 114005872 A CN114005872 A CN 114005872A
Authority
CN
China
Prior art keywords
source
region
template
integrated
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110453113.7A
Other languages
English (en)
Inventor
A·M·洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114005872A publication Critical patent/CN114005872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及集成组合件和用于形成集成组合件的方法。一些实施例包含一种具有包括半导体材料的有源区的集成晶体管。所述有源区包含第一源极/漏极区、第二源极/漏极区以及在所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区。导电门控结构可操作地接近所述沟道区且包括钼。所述集成晶体管可并入到例如DRAM、FeFET存储器等集成存储器中。一些实施例包含形成例如集成晶体管、集成存储器等集成组合件和装置的方法。

Description

集成组合件和形成集成组合件的方法
技术领域
集成组合件和装置(例如，集成晶体管、集成存储器)。形成经集成组合件的方法。
背景技术
在各种半导体装置中利用晶体管。场效应晶体管(FET)包含在一对源极/漏极区之间的沟道区，并且包含一或多个栅极，所述一或多个栅极被配置成通过沟道区将源极/漏极区电连接到彼此。
竖直FET(VFET)具有大体上垂直于其上形成晶体管的衬底的主要表面的沟道区。
晶体管可并入到存储器阵列中，并且可用作存储器阵列的存储器单元的存取装置。
需要开发用于形成集成晶体管和集成存储器的新方法。还需要开发新晶体管配置和利用新晶体管配置的新组合件(例如，存储器组合件)。
发明内容
在一方面中，本公开涉及一种集成晶体管，其包括：有源区，其包括半导体材料；有源区包含第一源极/漏极区、第二源极/漏极区以及在第一源极/漏极区与第二源极/漏极区之间的沟道区；以及导电门控结构，其可操作地接近沟道区且包括钼。
在另一方面中，本公开涉及一种集成组合件，其包括：第一系列的第一导线，第一导线沿着第一方向延伸；从第一导线向上延伸的半导体材料的支柱；支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区；支柱具有侧壁；下部源极/漏极区与第一导线耦合；沿着侧壁的绝缘材料；第二系列的第二导线；第二导线沿着与第一方向交叉的第二方向延伸；第二导线包含可操作地接近沟道区的门控区，其中所述门控区通过至少绝缘材料从沟道区横向偏移；第二导线包括钼；以及存储元件，其与上部源极/漏极区耦合。
在另一方面中，本公开涉及一种形成集成组合件的方法，其包括：形成包含第一系列的第一导线且包含从第一导线向上延伸的半导体材料的支柱的构造；第一导线沿着第一方向延伸；支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区；支柱具有侧壁；下部源极/漏极区与第一导线耦合；支柱的上部表面受覆盖材料保护；支柱沿着线性延伸结构布置；线性延伸结构沿着与第一方向交叉的第二方向延伸；线性延伸结构中的每一个包含一系列的支柱和一系列的绝缘块，其中绝缘块沿着第二方向与支柱相间；线性延伸结构中的每一个具有沿着横截面的一对相对的侧壁；沟槽在相邻的线性延伸结构之间且沿着第二方向延伸；沿着侧壁形成绝缘材料；在沟槽的下部区内形成绝缘阶梯；形成与绝缘材料相邻且由绝缘阶梯支撑的模板结构；模板结构沿着线性延伸结构的侧壁延伸；模板结构包括模板材料；利用一或多个金属卤化物前体材料消耗模板材料且由此用含金属结构替换模板结构；含金属结构被配置为第二系列的第二导线；第二导线沿着第二方向延伸；第二导线包含可操作地接近沟道区的门控区，其中所述门控区通过至少绝缘材料从沟道区横向偏移；以及去除覆盖材料且形成与上部源极/漏极区耦合的存储元件。
附图说明
图1-6是实例方法的实例依序处理阶段处的实例集成组合件的区的示意性横截面侧视图。
图1A、5A和6A是分别在图1、5和6的处理阶段处的实例集成组合件的区的图解俯视图。图1、5和6分别沿着图1A、5A和6A的线A-A。
图7是实例存储器阵列的区的图解示意图。
具体实施方式
一些实施例包含形成晶体管的方法，其中用金属(例如，钼(Mo)、钨(W)、钽(Ta)、钛(Ti)、钴(Co)和镍(Ni)中的一或多个)替换模板材料(例如，硅)以形成晶体管的导电门控结构。晶体管可并入到集成存储器中，并且导电门控结构可并入到此类存储器的字线中。
一些实施例包含在导电门控材料内具有钼的晶体管。一些实施例包含包括此类晶体管的集成组合件(例如，集成存储器)。
参考图1-7描述实例实施例。
参考图1，集成组合件(构造、架构)10包含导线12，并且包含支撑在导线12上方的半导体材料14。
导线12沿着所说明的x轴方向延伸。导线12包括导电材料16。导电材料16可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。
在一些实施例中，导线12可对应于数字线(位线、感测线等)。
半导体材料14经展示以图案化为多个支柱18，其中此类支柱沿着x轴方向彼此间隔开。间隙20在间隔开的支柱18之间。在所展示的实施例中，半导体材料14的区在间隙20内沿着导线12的上部表面17延伸。在其它实施例中，可省略半导体材料14的此类区，使得在图1的处理阶段处，导线12的上部表面17暴露在间隙20内。
支柱18中的每一个包括沿着图1的横截面的一对侧壁表面21a和21b，并且包括在侧壁表面21a与21b之间延伸的顶部表面23。在一些实施例中，侧壁表面21a可被称为第一侧壁表面，并且侧壁表面21b可被称为相对于第一侧壁表面横向安置的第二侧壁表面。
导线12的上部表面17可被视为水平延伸的上部表面。支柱18沿着所说明的z轴方向竖直延伸，并且因此相对于水平延伸的上部表面17垂直(或至少大体上垂直)延伸。术语“大体上垂直”意指在制造和测量的合理公差内垂直。在一些实施例中，支柱18可被视为竖直地或至少大体上竖直地延伸。在一些应用中，支柱18可相对于水平延伸表面17以约90°(即，90°±10°)的角度延伸。
侧壁21a和21b可为竖直地笔直的(如所展示)，或可沿着竖直方向逐渐变窄。
半导体材料14可包括任何合适的组合物；并且在一些实施例中可包括以下项、主要由以下项组成，或由以下项组成：硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物(例如，氧化铟镓锌)等中的一或多个；其中术语III/V半导体材料是指包括选自周期表的第III族和第V族的元素(其中第III族和第V族是旧的命名法，并且现在被称为第13族和第15族)的半导体材料。在一些实施例中，半导体材料14可包括硅、主要由硅组成，或由硅组成。硅可呈任何适合的相(例如，非晶形、多晶、单晶等)。
在所展示的实施例中，支柱18中的每一个包含下部源极/漏极区22、上部源极/漏极区24以及在上部源极/漏极区与下部源极/漏极区之间竖直的沟道区26。在一些实施例中，上部源极/漏极区22和下部源极/漏极区24可为n型区。在其中半导体材料14包括硅的应用中，上部源极/漏极区22和下部源极/漏极区24可导电掺杂有合适的n型掺杂物(例如，磷、砷等)。沟道区26可掺杂有适当掺杂物以实现所要阈值电压电平。
在沟道区26与源极/漏极区22和24之间提供虚线以说明沟道区与源极/漏极区之间的大致边界。
下部源极/漏极区22与导线12电耦合，并且在所展示的实施例中直接抵靠着此类导线。
导线12经展示为在绝缘材料28上方，所述绝缘材料又由基底30支撑。
绝缘材料28可包括任何合适的组合物；包含例如二氧化硅、氮化硅、二氧化铪、氧化铝、氧化锆等中的一或多个。
基底30可包括半导体材料；并且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底30可被称为半导体衬底。术语“半导体衬底”意指任何包括半导体材料的构造，包含但不限于块体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，以及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底30可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含，例如，耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
在基底30与绝缘材料28之间提供间隙以指示在一些实施例中可在基底30与绝缘材料28之间提供额外结构和材料。
在所说明的实施例中，导电材料34提供在支柱18的上部表面23上方，并且保护性覆盖材料36提供在导电材料34上方。
导电材料34可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电材料34可包括金属硅化物(例如，硅化钨)上方的金属(例如，钨)。
导电材料34可被称为导电互连材料，并且最终用于将上部源极/漏极区24与额外结构电耦合(下文参考图6描述)。在一些实施例中，可省略导电材料34。
覆盖材料36可包括任何合适的组合物，并且在一些实例实施例中，可包括氮化硅、主要由氮化硅组成或由氮化硅组成。
图1A以俯视图展示组合件10的区，并且展示图1的导线12表示沿着x轴方向延伸的多个导线。导线12在图1A中用短划线(虚线)图概略地指示以指示其在其它结构下。
导线12可被称为第一导线，并且可一起被视为对应于一系列的第一导线。此类系列可被称为第一系列以将其与后续处理阶段(图5)处所描述的另一系列的导线区分开。在一些实施例中，导线12可对应于数字线。在一些实施例中，导线12可被称为线性延伸的导电结构。尽管导线12经展示为笔直的，但在其它实施例中，导线12可为弯曲的、波状的等。
图1A展示线性延伸结构38内含有的支柱18。结构38沿着所说明的y轴方向延伸。在一些实施例中，x轴方向可被称为第一方向，并且y轴方向可被称为与第一方向相交的第二方向。尽管第二方向经展示为大体上正交于第一方向(其中术语“大体上正交”意指正交于制造和测量的合理公差内)，但在其它实施例中，第二方向可与第一方向交叉而不大体上正交于第一方向。
线性延伸结构38包含沿着第二方向(即，y轴方向)与支柱18相间的绝缘块40。块40包括绝缘材料42。绝缘材料42可包括任何合适的组合物，并且在一些实施例中可包括以下项、主要由以下项组成，或由以下项组成：氮化硅、氧化硅、氧化铝等中的一或多个。在一些实施例中，线性延伸结构38中的每一个可被视为包括一系列的支柱18和一系列的绝缘块40。
线性延伸结构38中的每一个具有一对相对的侧壁，其中此类相对的侧壁对应于上文参考图1所描述的侧壁21a和21b。
图1A展示上文参考图1所描述的间隙20可理解为对应于沟槽。此类沟槽在线性延伸结构38之间，并且沿着第二方向(即，y轴方向)延伸。
参考图2，绝缘材料44沿着支柱18的侧壁21a和21b形成。在所说明的实施例中，绝缘材料44在支柱18上方延伸，并且在支柱之间的间隙20内延伸。在其它实施例中，绝缘材料44可形成为仅沿着支柱18的侧壁21a和21b，并且在一些实施例中可仅沿着支柱18的沟道区26的侧壁形成。
绝缘材料44可包括任何合适的组合物。在一些实施例中，绝缘材料44可包括二氧化硅(SiO2)、主要由二氧化硅(SiO2)组成，或由二氧化硅(SiO2)组成。在一些实施例中，绝缘材料44可包含作为二氧化硅的补充或作为二氧化硅的替代的一或多种高k材料。术语“高k”意指大于二氧化硅的介电常数(即，大于约3.9)的介电常数。实例高k介电材料包含氧化铝、二氧化铪、氧化锆、氮化硅等。
在一些实施例中，绝缘材料44可被称为栅极介电材料。
绝缘阶梯46形成在间隙(沟槽)20的下部区内。在所展示的实施例中，阶梯46具有上部表面47，所述上部表面大致与下部源极/漏极区22与沟道区26之间的边界共同延伸。在其它实施例中，阶梯46的上部表面47可形成在其它合适的层级处。如从以下论述将变得清楚，阶梯46的上部表面47可用于校准字线的位置(具体地说，可限定字线的底部表面的位置)。
阶梯46包括绝缘材料48。绝缘材料48可包括任何合适的组合物，并且在一些实施例中，可包括氮化硅、主要由氮化硅组成或由氮化硅组成。在一些实施例中，阶梯46的材料48可为与绝缘覆盖材料36相同的组合物，并且在其它实施例中，材料36和48可为相对于彼此不同的组合物。
参考图3，模板材料50的层形成在线性延伸结构38上方且在沟槽20内。沟槽20内的模板材料50跨越绝缘阶梯46的上部表面47延伸。
模板材料50可包括任何合适的组合物，并且在一些实施例中，可包括硅、主要由硅组成或由硅组成。硅可呈任何适合的结晶形态(例如，多晶、非晶形、单晶等)。
模板材料50可形成为任何合适的厚度，并且在一些实施例中，可形成为在处于从约
Figure BDA0003039582810000063
到约
Figure BDA0003039582810000062
的范围内的厚度。
参考图4，模板材料50经蚀刻以从覆盖材料36上方去除模板材料，并且从绝缘阶梯46上方去除模板材料的部分。模板材料50的其余区段经图案化成模板结构52。在所展示的实施例中，模板结构52与沟道区26对准。模板结构52可为沿着侧壁表面21a和21b延伸的线性结构。模板结构52由绝缘阶梯46支撑。
模板材料50的蚀刻可利用任何合适的方法。例如，在一些实施例中，蚀刻可利用具有或不具有等离子体的反应性离子蚀刻(RIE)。在一些实施例中，蚀刻可利用四甲基铵氢氧化物(TMAH)。模板材料50可在蚀刻之前具有第一厚度(原始厚度)，并且可在蚀刻之后具有第二厚度。第二厚度可与第一厚度相同，或可小于第一厚度。在一些实施例中，第二厚度可处于从第一厚度的约10％到约100％的范围内。
参考图5，用含金属结构54替换模板材料50(图4)。此类替换可包括使模板材料50在包含处于从约100℃到约1000℃的范围内的温度和处于从约1毫托(mTorr)到约常压的范围内的压力的条件下暴露于一或多种金属卤化物前体(例如，MoF6)。所述一或多种含金属前体消耗模板材料50且最终用含金属结构54替换模板结构52(图4)。在一些实施例中，用于用含金属结构54替换模板材料结构52的处理可利用相对低温(例如，小于或等于约300摄氏的温度)，其可有利地适用于在用于形成含金属结构54的处理期间与可存在于半导体裸片上的温度敏感材料和组件一起利用。
由一或多种金属卤化物前体形成含金属结构54的优点在于，此可有利地避免含金属材料的有问题的碳污染，类似于在其中利用金属-有机前体的常规工艺中可能发生的有问题的污染。
结构54包括含金属材料56。一或多种金属卤化物前体可包含钼、钨、钽、钛、钴和镍中的一或多个。因此，含金属材料56可包括以下项、主要由以下项组成，或由以下项组成：钼(Mo)、钨(W)、钽(Ta)、钛(Ti)、钴(Co)和镍(Ni)中的一或多个。在一些实例实施例中，含金属材料56可包括钼、主要由钼组成，或由钼组成。钼的优点是，即使在形成为极薄结构时它也可具有高导电性。在一些实施例中，含金属结构54可具有处于从约
Figure BDA0003039582810000071
到约
Figure BDA0003039582810000072
的范围内的横向厚度T1。
图5A是图5的处理阶段处的组合件10的区的俯视图。含金属结构54被配置为沿着第二方向(即，y轴方向)延伸的导线。在一些实施例中，导线54可被称为第二导线，并且可一起被视为对应于一系列。此类系列可被称为第二系列以将其与第一系列的第一导线12区分开。在一些实施例中，导线54可对应于字线。在一些实施例中，导线54可被称为线性延伸的导电结构。尽管导线54经展示为笔直的，但在其它实施例中，导线54可为弯曲的、波状的等。
再次参考图5，导线54可被视为包含接近支柱18的沟道区26的门控区(门控结构)58。门控区58通过至少绝缘材料44与沟道区间隔开(即，从所述沟道区横向偏移)。在一些实施例中，门控区58可被视为可操作地接近沟道区26。在门控区和沟道区被定向以使得施加到门控区的足够电压将诱发电场时，门控区“可操作地接近”存取装置的沟道区，所述电场使得电流能够流过沟道区以在沟道区的相对侧上将源极/漏极区(即，区22和24)彼此电耦合。如果到门控区的电压低于阈值电平，则电流将不会流过沟道区，并且沟道区的相对侧上的源极/漏极区将不会彼此电耦合。通过施加到门控区的电压电平对源极/漏极区的耦合/去耦合的选择性控制可被称为源极/漏极区的门控耦合。
图5和5A的导线12标记为数字线DL1-DL8，并且图5和5A的导线54标记为字线WL1-WL4。在所说明的实施例中，成对的线54与另一者耦合以形成字线WL1-WL4。数字线DL1-DL8沿着对应于所说明的x轴方向的第一方向延伸，并且字线WL1-WL4沿着对应于所说明的y轴方向的第二方向延伸。字线的第二方向与数字线的第一方向交叉。在所展示的实施例中，字线的第二方向正交于(或至少大体上正交于)数字线的第一方向，其中术语“大体上正交”意指正交于制造和测量的合理公差内。在其它实施例中，字线可以其它角度与数字线交叉。
参考图6和6A，绝缘材料60形成在沟槽20内且在导线54上方。绝缘材料60可包括任何合适的组合物，并且在一些实施例中，可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。
平坦化表面61经形成以跨越材料34、44和60延伸。在所展示的实施例中，平坦化表面61的形成去除覆盖材料36(图5)。
平坦化表面61可用任何合适处理形成，包含例如化学机械抛光(CMP)。
导线12和54在图6A中用短划线(虚线)图概略地指示以指示其在其它结构下。
存储元件62与上部源极/漏极区24电耦合。存储元件62可为具有至少两个可检测状态的任何合适的装置；并且在一些实施例中，可为例如电容器、电阻性存储器装置、导电性桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。如果存储元件是电容器，则其可为铁电电容器(即，可包括一对电容器电极之间的铁电绝缘材料)或可为非铁电电容器(即，可仅包括一对电容器电极之间的非铁电绝缘材料)。实例铁电绝缘材料可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、二氧化铪、钛酸铅锆和钛酸钡锶中的一或多个。实例非铁电绝缘材料可包括二氧化硅、主要由二氧化硅组成，或由二氧化硅组成。
支柱18可被视为晶体管(存取装置)64的有源区，其中此类晶体管还包含可操作地接近沟道区26的门控区58。存储元件62和晶体管64可并入到存储器阵列66中。
存储器阵列66可具有任何合适的配置。图7展示其中存储元件62是电容器的实例配置。电容器可为非铁电电容器，并且因此存储器阵列66可为动态随机存取存储器(DRAM)阵列。替代地，电容器可为铁电电容器，并且因此存储器阵列66可为铁电随机存取存储器(FeRAM)阵列。
所说明的电容器62具有与存取晶体管64耦合的电节点，并且具有与基准68耦合的另一电节点。基准68可对应于任何合适的参考电压，包含接地、VCC/2等。
字线54经展示为与字线驱动器电路系统70耦合，并且数字线12经展示为与感测放大器电路系统72耦合。存取晶体管64和存储元件62一起形成存储器单元80，其中存储器单元中的每一个由数字线12中的一个与字线54中的一个结合来唯一地寻址。实例存储器单元80在图6中也经标记以辅助读者理解实例存储器单元80可包含所说明的晶体管64以及所说明的存储元件62。
上文所论述的组合件和结构可在集成电路内利用(术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，并且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“绝缘”可用于描述具有绝缘电特性的材料。所述术语在本公开中视为同义的。在一些情况下利用术语“介电”和在其它情况下利用术语“绝缘”(或“电绝缘”)可能是为了在本公开内提供语言变化以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义的。在一些情况下利用一个术语且在其它情况下利用另一术语可能是为了在本公开内提供语言变化以简化以下权利要求书内的前提基础。
图式中的各种实施例的特定定向仅出于说明的目的，并且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和以下权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于各图的特定定向还是相对于此类定向旋转。
除非另外规定，否则随附说明的横截面图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
在结构被称作“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相比之下，在结构被称为“直接在另一结构上”、“直接与另一结构相邻”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸结构大体上可相对于基底的上部表面垂直延伸，或不可相对于基底的上部表面垂直延伸。
一些实施例包含具有包括半导体材料的有源区的集成晶体管。有源区包含第一源极/漏极区、第二源极/漏极区以及在第一源极/漏极区与第二源极/漏极区之间的沟道区。导电门控结构可操作地接近沟道区且包括钼。
一些实施例包含具有第一系列的第一导线的集成组合件。第一导线沿着第一方向延伸。半导体材料的支柱从第一导线向上延伸。支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区。支柱具有侧壁。下部源极/漏极区与第一导线耦合。绝缘材料沿着侧壁。第二系列的第二导线沿着与第一方向交叉的第二方向延伸。第二导线包含可操作地接近沟道区的门控区。门控区通过至少绝缘材料从沟道区横向偏移。第二导线包括钼。存储元件与上部源极/漏极区耦合。
一些实施例包含一种形成集成组合件的方法。构造经形成以包含第一系列的第一导线，并且包含从第一导线向上延伸的半导体材料的支柱。第一导线沿着第一方向延伸。支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在上部源极/漏极区与下部源极/漏极区之间的沟道区。支柱具有侧壁。下部源极/漏极区与第一导线耦合。支柱的上部表面受覆盖材料保护。支柱沿着线性延伸结构布置。线性延伸结构沿着与第一方向交叉的第二方向延伸。线性延伸结构中的每一个包含一系列的支柱和一系列的绝缘块，其中绝缘块沿着第二方向与支柱相间。线性延伸结构中的每一个具有沿着横截面的一对相对的侧壁。绝缘材料沿着侧壁形成。沟槽在相邻线性延伸结构之间且沿着第二方向延伸。绝缘阶梯形成在沟槽的下部区内。模板结构形成为与绝缘材料相邻且由绝缘阶梯支撑。模板结构沿着线性延伸结构的侧壁延伸。模板结构包括模板材料。一或多种金属卤化物前体材料用于消耗模板材料且由此用含金属结构替换模板结构。含金属结构被配置为第二系列的第二导线。第二导线沿着第二方向延伸。第二导线包含可操作地接近沟道区的门控区，其中所述门控区通过至少绝缘材料从沟道区横向偏移。覆盖材料被去除，并且存储元件经形成以与上部源极/漏极区耦合。
根据规定，已就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，并且应根据等效物原则恰当地进行解释。

Claims (31)

1.一种集成晶体管，其包括：
有源区，其包括半导体材料；所述有源区包含第一源极/漏极区、第二源极/漏极区以及在所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区；以及
导电门控结构，其可操作地接近所述沟道区且包括钼。
2.根据权利要求1所述的集成晶体管，其中所述导电门控结构由所述钼组成。
3.根据权利要求1所述的集成晶体管，其中除所述钼之外，所述导电门控结构还包括W、Ta、Ti、Co和Ni中的一或多个。
4.根据权利要求1所述的集成晶体管，其中所述第二源极/漏极区相对于所述第一源极/漏极区竖直地偏移。
5.根据权利要求1所述的集成晶体管，其中所述半导体材料包括硅。
6.根据权利要求1所述的集成晶体管，其中所述半导体材料包括锗。
7.根据权利要求1所述的集成晶体管，其中所述半导体材料包括半导体氧化物。
8.根据权利要求1所述的集成晶体管，其中所述导电门控结构通过绝缘材料与所述沟道区间隔开。
9.根据权利要求8所述的集成晶体管，其中所述绝缘材料包括SiO2。
10.根据权利要求8所述的集成晶体管，其中所述绝缘材料包括一或多种高k组合物。
11.一种集成组合件，其包括：
第一系列的第一导线，所述第一导线沿着第一方向延伸；
从所述第一导线向上延伸的半导体材料的支柱；所述支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在所述上部源极/漏极区与所述下部源极/漏极区之间的沟道区；所述支柱具有侧壁；所述下部源极/漏极区与所述第一导线耦合；
沿着所述侧壁的绝缘材料；
第二系列的第二导线；所述第二导线沿着与所述第一方向交叉的第二方向延伸；所述第二导线包含可操作地接近所述沟道区的门控区，其中所述门控区通过至少所述绝缘材料从所述沟道区横向偏移；所述第二导线包括钼；以及
存储元件，其与所述上部源极/漏极区耦合。
12.根据权利要求11所述的集成组合件，其中所述第二导线由所述钼组成。
13.根据权利要求11所述的集成组合件，其中所述第二导线中的每一个具有处于从约
Figure FDA0003039582800000021
到约
Figure FDA0003039582800000022
的范围内的横向厚度。
14.根据权利要求11所述的集成组合件，其中所述存储元件包括电容器。
15.根据权利要求14所述的集成组合件，其中所述电容器为铁电电容器。
16.根据权利要求14所述的集成组合件，其中所述电容器为非铁电电容器。
17.根据权利要求11所述的集成组合件，其中所述半导体材料包括硅。
18.根据权利要求11所述的集成组合件，其中所述绝缘材料包括二氧化硅。
19.根据权利要求11所述的集成组合件，其中所述第一导线为数字线且与感测放大器电路系统耦合。
20.根据权利要求19所述的集成组合件，其中所述第二导线为字线且与字线驱动器电路系统耦合。
21.一种形成集成组合件的方法，其包括：
形成包含第一系列的第一导线且包含从所述第一导线向上延伸的半导体材料的支柱的构造；所述第一导线沿着第一方向延伸；所述支柱中的每一个包含下部源极/漏极区、上部源极/漏极区以及在所述上部源极/漏极区与所述下部源极/漏极区之间的沟道区；所述支柱具有侧壁；所述下部源极/漏极区与所述第一导线耦合；所述支柱的上部表面受覆盖材料保护；所述支柱沿着线性延伸结构布置；所述线性延伸结构沿着与所述第一方向交叉的第二方向延伸；所述线性延伸结构中的每一个包含一系列的所述支柱和一系列的绝缘块，其中所述绝缘块沿着所述第二方向与所述支柱相间；所述线性延伸结构中的每一个具有沿着横截面的一对相对的侧壁；沟槽在相邻的所述线性延伸结构之间且沿着所述第二方向延伸；
沿着所述侧壁形成绝缘材料；
在所述沟槽的下部区内形成绝缘阶梯；
形成与所述绝缘材料相邻且由所述绝缘阶梯支撑的模板结构；所述模板结构沿着所述线性延伸结构的所述侧壁延伸；所述模板结构包括模板材料；
利用一或多个金属卤化物前体材料消耗所述模板材料且由此用含金属结构替换所述模板结构；所述含金属结构被配置为第二系列的第二导线；所述第二导线沿着所述第二方向延伸；所述第二导线包含可操作地接近所述沟道区的门控区，其中所述门控区通过至少所述绝缘材料从所述沟道区横向偏移；以及
去除所述覆盖材料且形成与所述上部源极/漏极区耦合的存储元件。
22.根据权利要求21所述的方法，其中所述含金属结构包含Mo、W、Ta、Ti、Co和Ni中的一或多个。
23.根据权利要求21所述的方法，其中所述模板材料包括硅。
24.根据权利要求21所述的方法，其中所述模板材料由硅组成。
25.根据权利要求24所述的方法，其中所述一或多种金属卤化物前体材料包含MoF6；并且其中所述含金属结构包含钼。
26.根据权利要求21所述的方法，其中所述绝缘阶梯包括与所述覆盖材料相同的组合物。
27.根据权利要求26所述的方法，其中所述相同组合物包括氮化硅。
28.根据权利要求21所述的方法，其进一步包括：
在所述覆盖材料上方且跨越所述绝缘阶梯，将所述模板材料形成为沿着所述线性延伸结构的所述相对的侧壁延伸的层；以及
蚀刻所述模板材料的所述层以从所述覆盖材料上方去除所述模板材料且从所述绝缘阶梯上方去除所述模板材料的部分，并且由此从所述模板材料的所述层图案化所述模板结构。
29.根据权利要求28所述的方法，其中所述蚀刻利用反应性离子蚀刻。
30.根据权利要求28所述的方法，其中所述模板材料的所述层在所述蚀刻所述模板材料的所述层之前具有第一厚度，并且其中所述模板结构具有小于所述第一厚度的第二厚度。
31.根据权利要求21所述的方法，其进一步包括：
将所述第一导线与感测放大器电路系统耦合；以及
将所述第二导线与字线驱动器电路系统耦合。
CN202110453113.7A 2020-07-28 2021-04-26 集成组合件和形成集成组合件的方法 Pending CN114005872A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/940,852 2020-07-28
US16/940,852 US11527623B2 (en) 2020-07-28 2020-07-28 Integrated assemblies and methods of forming integrated assemblies

Publications (1)

Publication Number Publication Date
CN114005872A true CN114005872A (zh) 2022-02-01

Family

ID=79920944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110453113.7A Pending CN114005872A (zh) 2020-07-28 2021-04-26 集成组合件和形成集成组合件的方法

Country Status (2)

Country Link
US (2) US11527623B2 (zh)
CN (1) CN114005872A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140525A (ja) * 1986-12-02 1988-06-13 Sharp Corp 半導体装置の製造方法
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
JPH07297151A (ja) * 1994-04-25 1995-11-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US20010012224A1 (en) * 1995-12-22 2001-08-09 Schuegaraf Klaus F. Rugged metal electrodes for metal-insulator-metal capacitors
TW200839936A (en) * 2007-02-07 2008-10-01 Micron Technology Inc Methods of forming one or more covered voids in a semiconductor substrate, methods of forming field effect transistors, methods of forming semiconductor-on-insulator substrates, methods of forming a span comprising silicon dioxide, methods of cooling sem
US20190206861A1 (en) * 2017-12-29 2019-07-04 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
CN110383477A (zh) * 2017-06-26 2019-10-25 美光科技公司 具有与存取装置耦合的主体连接线的设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US7759747B2 (en) * 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US9276134B2 (en) * 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
WO2018182689A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Vertical shared gate thin-film transistor-based charge storage memory
US10083877B1 (en) * 2017-10-25 2018-09-25 Sandisk Technologies Llc Vertical field effect transistors including two-tier select gates and method of making the same
US11239343B2 (en) * 2020-02-21 2022-02-01 International Business Machines Corporation Vertical transistor including symmetrical source/drain extension junctions
US11250898B2 (en) * 2020-04-10 2022-02-15 Nxp Usa, Inc. Non-volatile memory with multiplexer transistor regulator circuit
US20210384307A1 (en) * 2020-06-03 2021-12-09 Intel Corporation Source/drain regions in integrated circuit structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140525A (ja) * 1986-12-02 1988-06-13 Sharp Corp 半導体装置の製造方法
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
JPH07297151A (ja) * 1994-04-25 1995-11-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US20010012224A1 (en) * 1995-12-22 2001-08-09 Schuegaraf Klaus F. Rugged metal electrodes for metal-insulator-metal capacitors
TW200839936A (en) * 2007-02-07 2008-10-01 Micron Technology Inc Methods of forming one or more covered voids in a semiconductor substrate, methods of forming field effect transistors, methods of forming semiconductor-on-insulator substrates, methods of forming a span comprising silicon dioxide, methods of cooling sem
CN110383477A (zh) * 2017-06-26 2019-10-25 美光科技公司 具有与存取装置耦合的主体连接线的设备
US20190206861A1 (en) * 2017-12-29 2019-07-04 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods

Also Published As

Publication number Publication date
US11728395B2 (en) 2023-08-15
US11527623B2 (en) 2022-12-13
US20220352324A1 (en) 2022-11-03
US20220037483A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US10903218B2 (en) Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US6423591B2 (en) Semiconductor device and method for fabricating the same
US11139396B2 (en) Devices including vertical transistors, and related methods
US10615165B1 (en) Methods of forming integrated assemblies
US11728395B2 (en) Integrated assemblies and methods of forming integrated assemblies
US11923272B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20220406785A1 (en) Integrated Assemblies Having Voids Along Regions of Gates, and Methods of Forming Conductive Structures
US11888068B2 (en) Integrated transistors having gate material passing through a pillar of semiconductor material, and methods of forming integrated transistors
TWI774102B (zh) 整合組件及形成整合組件之方法
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
US11600535B2 (en) Integrated assemblies having conductive material along three of four sides around active regions, and methods of forming integrated assemblies
US11670707B2 (en) Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) Integrated assemblies and methods of forming integrated assemblies
WO2023245803A1 (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination