CN112930593B - 导线构造、存储器电路系统以及形成导线构造的方法 - Google Patents

导线构造、存储器电路系统以及形成导线构造的方法 Download PDF

Info

Publication number
CN112930593B
CN112930593B CN201980071666.7A CN201980071666A CN112930593B CN 112930593 B CN112930593 B CN 112930593B CN 201980071666 A CN201980071666 A CN 201980071666A CN 112930593 B CN112930593 B CN 112930593B
Authority
CN
China
Prior art keywords
silicide
containing material
titanium
elemental
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980071666.7A
Other languages
English (en)
Other versions
CN112930593A (zh
Inventor
楠本健一
井内康貴
島村陽恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112930593A publication Critical patent/CN112930593A/zh
Application granted granted Critical
Publication of CN112930593B publication Critical patent/CN112930593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成导线构造的方法包括形成包括含多晶硅材料的结构。元素钛直接抵靠着所述含多晶硅材料的多晶硅。氮化硅直接抵靠着所述元素钛。元素钨直接抵靠着所述氮化硅。所述结构经退火以形成导线构造，其包括：所述含多晶硅材料、直接抵靠着所述含多晶硅材料的硅化钛、元素钨、所述元素钨与所述硅化钛之间的TiSixNy，以及(a)或(b)中的一者，其中(a)所述TiSixNy直接抵靠着所述硅化钛，且(b)氮化钛在所述TiSixNy与所述硅化钛之间，其中所述TiSixNy直接抵靠着所述氮化钛且所述氮化钛直接抵靠着所述硅化钛。公开了独立于方法的结构。

Description

导线构造、存储器电路系统以及形成导线构造的方法
技术领域
本文中所公开的实施例涉及导线构造、存储器电路系统以及形成导线构造的方法。
背景技术
存储器是一种集成电路系统且在计算机系统中用于存储数据。存储器可被制造在个别存储器单元的一或多个阵列中。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和存取线的组合对每个存储器单元进行唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以用至少两个不同的可选择状态来保持或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个信息电平或状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量如电场可以静电方式存储在此类材料内。取决于绝缘体材料的组成物，所存储的场将为易失性的或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将为易失性的。一种类型的非易失性电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少一部分。铁电材料的特征在于具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在去除编程电压之后保持(至少持续一段时间)。每个极化状态具有彼此不同的电荷存储电容，且所述电荷存储电容理想地可用于写入(即，存储)和读取存储器状态，而不逆转极化状态直到期望进行此逆转为止。不太合意地，在具有铁电电容器的某一存储器中，读取存储器状态的行为可能会逆转极化。因此，在确定极化状态后，对存储器单元进行重新写入以紧接在确定极化状态之后将存储器单元置于预读取状态中。无论如何，由于形成电容器的部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想地为非易失性的。其它可编程材料可被用作电容器绝缘体以使电容器为非易失性的。
场效应晶体管是可用于存储器单元中的另一类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与所述沟道区间隔开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，在很大程度上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。无论如何，栅极绝缘体都可为可编程的，例如为铁电的。
数字线和字线为可包括多个不同导电材料的导线构造。导电材料中的一或多者可部分地充当扩散阻挡层，以阻止或至少限制到其上的紧邻的材料相对于彼此扩散。在一些构造中，最外层材料包括元素钨或其它金属。理想地，此类金属在所要的结晶相中沉积。
导线构造当然在其它集成电路系统中使用。
附图说明
图1是在根据本发明的实施例的过程中的导线构造的一部分的图解横截面视图。
图2是在图1所示步骤之后的处理步骤处图1衬底的视图。
图3是由图1所示的处理步骤之后的处理步骤处的图1衬底的视图，并且是图2所示的处理步骤的替代方案。
图4是由图1所示的处理步骤之后的处理步骤处的图1衬底的视图，并且是图2和3所示的那些处理步骤的替代方案。
图5是由图1所示的处理步骤之后的处理步骤处的图1衬底的视图，并且是图2-4所示的那些处理步骤的替代方案。
图6是在根据本发明的实施例的过程中的导线构造的一部分的图解横截面视图。
图7是在图6所示的处理步骤之后的处理步骤处的图6衬底的视图。
图8是由图6所示的处理步骤之后的处理步骤处的图6衬底的视图，并且是图7所示的处理步骤的替代方案。
图9是由图6所示的处理步骤之后的处理步骤处的图6衬底的视图，并且是图7和8所示的那些处理步骤的替代方案。
图10是由图6所示的处理步骤之后的处理步骤处的图6衬底的视图，并且是图7-9所示的那些处理步骤的替代方案。
图11是根据本发明的实施例的存储器电路系统的视图。
具体实施方式
本发明的实施例涵盖形成导线构造以及独立于制造方法的导线构造的方法。本发明的实施例还涵盖存储器电路系统。参考图1-5描述第一实例实施例。
参考图1，根据方法实施例的过程中的导线构造10包括已经相对于基底衬底11制造的结构12。衬底11可以包括导电/导体/传导、半导电/半导体/半传导以及绝缘/绝缘体/隔绝(即，在本文中电气地)材料中的任一者。各种材料在基底衬底11上方。材料可在图1-所描绘材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作电子组件的存储器阵列或其它阵列内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。如在本文件中所使用，“子阵列”也可视为阵列。
实例结构12展示为若干材料的竖直堆叠，所述材料已经相对于衬底11共同地图案化，例如以形成纵向地伸长的水平线，所述纵向地伸长的水平线延伸进出图1所位于的页面的平面。替代地，且仅作为实例，结构12的材料中的一或多者可相对于彼此单独地图案化。此外，导线构造的各种材料可横向地和/或对角地彼此邻近，且导线构造可不同于水平地定向，例如竖直地、对角地等定向，包含其组合。实例结构12已经形成为包括含多晶硅材料14、直接抵靠着含多晶硅材料14的多晶硅的元素钛16、直接抵靠着元素钛16的氮化硅18和直接抵靠着氮化硅18的元素钨20。材料14、16、18和20可具有任何合适的厚度，其中含多晶硅材料14的实例厚度为25到200埃，元素钛16的实例厚度为15到30埃，氮化硅18的实例厚度为25到40埃，且元素钨20的实例厚度为50到500埃。
在一个实施例中，元素钛16、氮化硅18和元素钨20中的每一者在低于大气压条件(例如，低于100毫托)下形成于衬底11/14上方，其中在形成所有元素钛16与形成所有元素钨20之间始终将衬底保持在低于大气压条件下。这可例如通过材料14、16、18和20中的一或多者在一或多个腔室中的物理气相沉积发生，其中衬底保持在真空下且在从一个腔室移动到另一个腔室时不暴露于大气压条件。通过此类物理气相沉积，氮化硅18可形成为非晶氮化硅。在一些实例中，材料14、16、18和20可被用作晶体管的栅极电极，且可形成于衬底11上方的栅极电介质材料(未展示)上。
参考图2，结构12已经退火以形成导线构造10，以包括含多晶硅材料14、直接抵靠着含多晶硅材料14的硅化钛22、元素钨20以及元素钨20与硅化钛22之间的TiSixNy 24，其中TiSixNy 24直接抵靠着硅化钛22，并且在一个实施例中，TiSixNy 24直接抵靠着元素钨20。在一个实施例中，退火包括至少800℃的温度。在一个实施例中，氮化硅18形成为非晶形的，并且在一个实施例中，所有氮化硅18的形成发生在不大于350℃的温度下。这可有助于阻止所有氮化硅与元素钛反应，以在不形成任何TiSixNy的情况下形成氮化钛和来自其的硅化钛。这还可促进元素钨20中的较大晶粒的生长，且由此降低其电阻/增加其导电性。在一个实施例中，可因此通过包含多晶硅材料14、硅化钛(TiSix)22、TiSixNy 24和元素钨20来制造栅极电介质材料上的晶体管的栅极电极。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
图3展示了实例替代实施例，其中退火已经形成导线构造10a。已在适当时使用上文所描述实施例的相同标号，其中用后缀“a”或用不同的标号来指示某些构造差异。退火已形成结构12a以包括TiSixNy 24与硅化钛16之间的氮化钛26，其中TiSixNy 24直接抵靠着氮化钛26，且氮化钛26直接抵靠着硅化钛22。图3中的材料22、26和24的总厚度可具有与图2中的材料22和24相同的总厚度(未展示)。此外且无论如何，可发生以形成导线构造10/10a的任何图案可在退火之前或之后发生。在一个实施例中，可因此通过包含多晶硅材料14、硅化钛(TiSix)22、氮化钛26、TiSixNy 24和元素钨20来制造栅极电介质材料上的晶体管的栅极电极。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
参考图4展示和描述由退火产生的替代实例实施例导线构造10b。已在适当时使用上文所描述实施例的相同标号，其中用后缀“b”指示某些构造差异。图4的导线构造10b类似于图2的导线构造10，然而其中，退火在TiSixNy 24与元素钨20之间留下厚度不超过10埃的氮化硅18b。TiSixNy 24直接抵靠着氮化硅18b，且元素钨20直接抵靠着氮化硅18b。氮化硅18b足够薄(即，厚度不大于10埃)，其中，尽管氮化硅材料18b本质上是绝缘的，但导线构造10b从其顶部到底部是导电的。在一个实施例中，可因此通过包含多晶硅材料14、硅化钛(TiSix)22、TiSixNy 24、氮化硅18b和元素钨20来制造栅极电介质材料上的晶体管的栅极电极。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
图5展示了类似于图3的导线构造10a的替代实施例导线构造，然而其中，退火在TiSixNy 24与元素钨20之间留下厚度不超过10埃的氮化硅18b。已在适当时使用上文所描述实施例的相同标号，其中用后缀“c”指示某些构造差异。在一个实施例中，可因此通过包含多晶硅材料14、硅化钛(TiSix)22、氮化钛26、TiSixNy 24、氮化硅18b和元素钨20来制造栅极电介质材料上的晶体管的栅极电极。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
随后参考图6-10描述形成导线构造的替代实例方法。已在适当时使用上文所描述实施例的相同标号，其中用后缀“d”或用不同的标号来指示某些构造差异。参考图6，此展示制造中的导线构造10d。此展示了包括含多晶硅材料14、直接抵靠着含多晶硅材料14的多晶硅的金属硅化物32、直接抵靠着材料32的金属硅化物MSix的元素钛16、直接抵靠着元素钛16的氮化硅18和直接抵靠着氮化硅18的元素钨20的结构12d的形成。材料32的金属硅化物MSix中的实例金属为以下各项中的一或多者：镍、镁、铂、钽、钴、钨和钼。材料32可具有任何合适的厚度，其中实例为15埃到30埃。理想地，材料32的金属硅化物MSix在沉积元素钛16、氮化硅18和元素钨20之前形成于含多晶硅材料14上。
参考图7，结构12d已经退火以形成导线构造10d。钛16与金属硅化物32之间的反应不发生，而钛16与氮化硅18之间的反应确实发生。退火结构12d因此包括元素钨20和元素钨20与金属硅化物32之间的TiSixNy 24，其中TiSixNy 24直接抵靠着金属硅化物32。在一个实施例中，金属硅化物32包括以下各项中的至少一者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。在一个实施例中，金属硅化物32包括以下各项中的至少两者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。在一个实施例中且如所示，退火形成直接抵靠着元素钨20的TiSixNy 24。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
图8展示替代实例导线构造10e，其中退火已在TiSixNy 24与金属硅化物32之间形成氮化钛26，其中TiSixNy 24直接抵靠着氮化钛26，且氮化钛26直接抵靠着金属硅化物32。已在适当时使用上文所描述实施例的相同标号，其中用后缀“e”指示某些构造差异。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在图9中展示了替代实例导线构造10f。已在适当时使用上文所描述实施例的相同标号，其中用后缀“f”指示某些构造差异。图9展示退火，其在TiSixNy 24与元素钨20之间留下厚度不超过10埃的氮化硅18b。TiSixNy 24直接抵靠着氮化硅18b，且元素钨20直接抵靠着氮化硅18b。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
在图10中展示了替代实例导线构造10g。已在适当时使用上文所描述实施例的相同标号，其中用后缀“g”指示某些构造差异。图10展示了类似于图8的导线构造10e的替代实施例导线构造，且其中，退火在TiSixNy 24与元素钨20之间留下厚度不超过10埃的氮化硅18b。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
本发明的实施例涵盖与制造方法无关的结构和/或装置。然而，此类结构和/或装置可具有如本文在方法实施例中描述的属性中的任一者。同样，上述方法实施例可并入且形成关于结构和/或装置实施例描述的属性中的任一者。
在一个实施例中，导线构造(例如，10、10a、10b、10c、10d、10e、10f、10g)包括含多晶硅材料(例如，14)、直接抵靠着含多晶硅材料的多晶硅的金属硅化物(例如，22和/或32)、元素钨(例如，20)和在元素钨与金属硅化物之间的TiSixNy(例如，24)。导线构造包括(a)或(b)中的一者，其中(a)：TiSixNy直接抵靠着金属硅化物(例如，图2、4、7、9)，且(b)：氮化钛在TiSixNy与金属硅化物之间，其中TiSixNy直接抵靠着氮化钛，且氮化钛直接抵靠着金属硅化物(例如，图3、5、8、10)。在一个实施例中，金属硅化物包括硅化钛。在一个实施例中，金属硅化物包括以下各项中的至少一者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。在一个实施例中，金属硅化物包括以下各项中的至少两者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。在一个实施例中，金属硅化物包括以下各项中的至少两者：硅化钛、硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。在一个实施例中，金属硅化物的厚度为20埃到70埃。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
本发明的一实施例包括存储器电路系统，例如在图11中展示的电路系统50。举例来说，仅将基底衬底11展示为包括适当且不同地掺杂的半导电材料54，例如具有形成于其中的实例电介质隔离区52的单晶硅。此类存储器电路系统包括存储器单元阵列(未展示)和外围电路系统60，所述外围电路系统经配置以存取存储器单元阵列。外围电路系统60包括多个晶体管，所述晶体管包含具有一对源极/漏极区域64的晶体管62和包括数字线(或位线)DL的栅极66(例如，水平地延伸进出图11所位于的平面)。晶体管62包括在源极/漏极区域64之间的沟道区70，以及在栅极66与沟道区70之间的栅极绝缘体(例如，栅极电介质材料)72。数字线DL(且因此栅极66)包括如上文所描述的结构，即，含多晶硅材料、直接抵靠着含多晶硅材料的多晶硅的金属硅化物、元素钨、元素钨与金属硅化物之间的TiSixNy，以及(a)或(b)中的至少一者，其中，(a)：TiSixNy直接抵靠着金属硅化物，且(b)：氮化钛在TiSixNy与金属硅化物之间，其中TiSixNy直接抵靠着氮化钛且TiSixNy直接抵靠着金属硅化物。在一个实施例中，字线和数字线中的仅一个共同地包括：含多晶硅材料、金属硅化物、元素钨、TiSixNy和(a)或(b)中的一个，并且在一个实施例中，字线和数字线中的每一者共同地包括：此类含多晶硅材料、金属硅化物、元素钨、TiSixNy和(a)或(b)中的一者。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。
上述处理或构造可视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统作为最终构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下面(例如，阵列下方的CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。居间结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或介电层)。此外，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或者两个或更多个堆叠/叠组可以基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一者：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
本文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“以下”、“在…下”、“在…下方”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可参照的方向。另外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等参考晶体管的沟道长度的取向，在操作中电流在源极/漏极区之间沿着所述取向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等参考基底长度的取向，在操作中电流在发射极与集电极之间沿着所述取向流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“正下方”和“处于正下方”要求两个所陈述区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所论述区/材料/组件下方/下面的所论述区/材料/组件的某一部分在另一所论述区/材料/组件的竖向内侧(即，与两个所论述区/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区和结构中的任一者可以是均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组成物时，所述材料可包括此一或多种组成物、基本上由此一或多种组成物组成或由此一或多种组成物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成物的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，则除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成物”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均质的情况下，“不同组成物”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在……上方”、“在……上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述的材料、区或结构相对彼此无物理触摸接触的构造。
本文中，如果在正常操作中，电流能够从一个区域-材料-组件连续流动到另一区域-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，则所述区域-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区域-材料-组件之间且电耦合到所述区域-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的导电/导体/导电性材料中的任一者的组成物可以是金属材料和/或导电掺杂的半导电/半导体/半导电性材料。“金属材料”是元素金属、两种或大于两种元素金属的混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
本文中，关于蚀刻、蚀刻、去除(removing/removal)、沉积、形成和/或形成的“选择性”是一种陈述材料相对于另一种陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
总结
在一些实施例中，形成导线构造的方法包括形成包括含多晶硅材料的结构。元素钛直接抵靠着含多晶硅材料的多晶硅。氮化硅直接抵靠着元素钛。元素钨直接抵靠着氮化硅。结构经退火以形成导线构造，其包括含多晶硅材料、直接抵靠着含多晶硅材料的硅化钛、元素钨、元素钨与硅化钛之间的TiSixNy，以及(a)或(b)中的一者，其中(a)TiSixNy直接抵靠着硅化钛，且(b)氮化钛在TiSixNy与硅化钛之间，其中TiSixNy直接抵靠着氮化钛且氮化钛直接抵靠着硅化钛。
在一些实施例中，形成导线构造的方法包括形成包括含多晶硅材料的结构。元素金属直接抵靠着含多晶硅材料的多晶硅。元素钛直接抵靠着元素金属。氮化硅直接抵靠着元素钛。元素钨直接抵靠着氮化硅。结构经退火以形成导线构造，其包括含多晶硅材料、直接抵靠着含多晶硅材料的金属硅化物，其中金属硅化物包括元素金属，所述元素金属与含多晶硅材料的多晶硅反应以形成所述金属硅化物、元素钨、元素钨与所述金属硅化物之间的TiSixNy，以及(a)或(b)中的一者，其中(a)TiSixNy直接抵靠着金属硅化物，且(b)氮化钛在TiSixNy与金属硅化物之间，其中TiSixNy直接抵靠着氮化钛且氮化钛直接抵靠着金属硅化物。
在一些实施例中，一种方法包括形成结构，所述结构包括含多晶硅材料、在含多晶硅材料上方的含钛材料、在含钛材料上方的含氮化硅材料和在含氮化硅材料上方的含钨材料；以及结构经退火以使得氮化硅的至少一部分转换为包括钛、硅和氮的导电材料。在一个实施例中，含多晶硅材料基本上由(或由)多晶硅组成，含钛材料基本上由(或由)元素钛组成，含氮化硅材料基本上由(或由)氮化硅组成，且含钨材料基本上由(或由)元素钨组成。
在一些实施例中，导线构造包括含多晶硅材料、直接抵靠着含多晶硅材料的多晶硅的金属硅化物、元素钨、元素钨与金属硅化物之间的TiSixNy，以及(a)或(b)中的一者，其中(a)TiSixNy直接抵靠着金属硅化物，且(b)氮化钛在TiSixNy与金属硅化物之间，其中TiSixNy直接抵靠着氮化钛且氮化钛直接抵靠着金属硅化物。
在一些实施例中，存储器电路系统包括存储器单元阵列，所述存储器单元阵列个别地包括具有一对源极/漏极区的晶体管和包括字线的栅极。存储元件电耦合到源极/漏极区中的一者，且数字线电耦合到源极/漏极区中的另一个。字线和数字线中的至少一者包括：含多晶硅材料、直接抵靠着含多晶硅材料的多晶硅的金属硅化物、元素钨、元素钨与金属硅化物之间的TiSixNy，以及(a)或(b)中的一者，其中(a)TiSixNy直接抵靠着金属硅化物，且(b)氮化钛在TiSixNy与金属硅化物之间，其中TiSixNy直接抵靠着氮化钛且氮化钛直接抵靠着金属硅化物。
在一些实施例中，半导体装置包括存储器阵列，所述存储器阵列包括至少一个数字线、至少一个字线以及电耦合到至少一个数字线和至少一个字线的至少一个存储器单元。至少一个外围晶体管包括栅极电极和一对源极/漏极区。至少一个数字线包括至少一个外围晶体管的栅极电极。至少一个外围晶体管的栅极包括：含多晶硅材料、在含多晶硅材料上方的含金属硅化物材料、包含钛、硅和含氮材料的复合材料以及在复合材料上方的含钨材料。在一个实施例中，含多晶硅材料基本上由(或由)多晶硅组成，含金属硅化物材料基本上由(或由)金属硅化物组成，含钛、硅和氮材料基本上由(或由)钛、硅和氮组成；且含钨材料基本上由(或由)元素钨组成。

Claims (35)

1.一种形成导线构造的方法，其包括：
形成结构，所述结构包括：含多晶硅材料、直接抵靠着所述含多晶硅材料的多晶硅的元素钛、直接抵靠着所述元素钛的氮化硅和直接抵靠着所述氮化硅的元素钨；以及
使所述结构退火以形成导线构造，所述导线构造包括：
所述含多晶硅材料；
直接抵靠着所述含多晶硅材料的硅化钛；
元素钨；
所述元素钨与所述硅化钛之间的TiSixNy；以及
(a)或(b)中的一者，其中
(a)：所述TiSixNy直接抵靠着所述硅化钛；
(b)：氮化钛在所述TiSixNy与所述硅化钛之间，所述TiSixNy直接抵靠着所述氮化钛，所述氮化钛直接抵靠着所述硅化钛。
2.根据权利要求1所述的方法，其包括将所述氮化硅形成为非晶形的。
3.根据权利要求1所述的方法，其包括在不大于350℃的温度下形成所有所述氮化硅。
4.根据权利要求1所述的方法，其包括：
在衬底上方形成所述含多晶硅材料、所述元素钛、所述氮化硅和所述元素钨；以及
在低于大气压条件下在所述衬底上方形成所述元素钛、所述氮化硅和所述元素钨中的每一者；在形成所有所述元素钛与形成所有所述元素钨之间始终将所述衬底保持在低于大气压条件下。
5.根据权利要求4所述的方法，其包括在不大于350℃的温度下通过物理气相沉积形成所述氮化硅。
6.根据权利要求1所述的方法，其中所述退火包括至少800℃的温度。
7.根据权利要求1所述的方法，其包括将所述元素钛形成为15埃到30埃的厚度。
8.根据权利要求1所述的方法，其包括将所述氮化硅形成为25埃到40埃的厚度，且将所述TiSixNy形成为20埃到70埃的厚度。
9.根据权利要求1所述的方法，其中所述退火形成直接抵靠着所述元素钨的所述TiSixNy。
10.根据权利要求1所述的方法，其中所述退火在所述TiSixNy与所述元素钨之间留下厚度不超过10埃的所述氮化硅，所述TiSixNy直接抵靠着厚度不超过10埃的所述氮化硅，所述元素钨直接抵靠着厚度不超过10埃的所述氮化硅。
11.一种形成导线构造的方法，其包括：
形成结构，所述结构包括：含多晶硅材料、直接抵靠着所述含多晶硅材料的多晶硅的元素金属、直接抵靠着所述元素金属的元素钛、直接抵靠着所述元素钛的氮化硅和直接抵靠着所述氮化硅的元素钨；以及
使所述结构退火以形成导线构造，所述导线构造包括：
所述含多晶硅材料；
直接抵靠着所述含多晶硅材料的金属硅化物，所述金属硅化物包括所述元素金属，所述元素金属与所述含多晶硅材料的多晶硅反应以形成所述金属硅化物；
元素钨；
所述元素钨与所述金属硅化物之间的TiSixNy；以及
(a)或(b)中的一者，其中
(a)：所述TiSixNy直接抵靠着所述金属硅化物；
(b)：氮化钛在所述TiSixNy与所述金属硅化物之间，所述TiSixNy直接抵靠着所述氮化钛，所述氮化钛直接抵靠着所述金属硅化物。
12.根据权利要求11所述的方法，其中所述金属硅化物包括以下各项中的至少一者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。
13.根据权利要求12所述的方法，其中所述金属硅化物包括以下各项中的至少两者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。
14.根据权利要求11所述的方法，其中所述退火形成直接抵靠着所述元素钨的所述TiSixNy。
15.根据权利要求11所述的方法，其中所述退火在所述TiSixNy与所述元素钨之间留下厚度不超过10埃的所述氮化硅，所述TiSixNy直接抵靠着厚度不超过10埃的所述氮化硅，所述元素钨直接抵靠着厚度不超过10埃的所述氮化硅。
16.一种形成导线构造的方法，其包括：
形成结构，所述结构包括：含多晶硅材料、在所述含多晶硅材料上方的含钛材料、在所述含钛材料上方的含氮化硅材料以及在所述含氮化硅材料上方的含钨材料；以及
使所述结构退火以使得所述氮化硅的至少一部分转换为包括钛、硅和氮的导电材料。
17.根据权利要求16所述的方法，其中所述使所述结构退火进一步使硅化钛材料形成于所述含多晶硅材料与所述导电材料之间。
18.根据权利要求16所述的方法，其中所述使所述结构退火进一步使含氮化钛材料形成于所述含多晶硅材料与所述导电材料之间。
19.根据权利要求16所述的方法，其中所述使所述结构退火进一步使所述氮化硅的一部分保持在所述导电材料与所述含钨材料之间。
20.根据权利要求16所述的方法，其中所述含氮化硅材料包含于所述结构中作为非晶含氮化硅材料。
21.根据权利要求16所述的方法，其中所述含多晶硅材料由多晶硅组成，所述含钛材料由元素钛组成，所述含氮化硅材料由氮化硅组成，且所述含钨材料由元素钨组成。
22.一种导线构造，其包括：
含多晶硅材料；
直接抵靠着所述含多晶硅材料的多晶硅的金属硅化物；
元素钨；
所述元素钨与所述金属硅化物之间的TiSixNy；以及
氮化钛，其在所述TiSixNy与所述金属硅化物之间，所述TiSixNy直接抵靠着所述氮化钛，所述氮化钛直接抵靠着所述金属硅化物。
23.根据权利要求22所述的导线构造，其中所述TiSixNy直接抵靠着所述元素钨。
24.根据权利要求22所述的导线构造，其包括在所述TiSixNy与所述元素钨之间的氮化硅，所述氮化硅的厚度不超过10埃，所述元素钨直接抵靠着所述氮化硅，且所述氮化硅直接抵靠着所述TiSixNy。
25.根据权利要求22所述的导线构造，其中所述金属硅化物包括硅化钛。
26.根据权利要求22所述的导线构造，其中所述金属硅化物包括以下各项中的至少一者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。
27.根据权利要求26所述的导线构造，其中所述金属硅化物包括以下各项中的至少两者：硅化钛、硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。
28.根据权利要求26所述的导线构造，其中所述金属硅化物包括以下各项中的至少两者：硅化镍、硅化镁、硅化铂、硅化钽、硅化钴、硅化钨和硅化钼。
29.根据权利要求22所述的导线构造，其中所述TiSixNy具有20埃到70埃的厚度。
30.根据权利要求22所述的导线构造，其中所述金属硅化物具有30埃到70埃的厚度。
31.一种半导体装置，其包括：
存储器阵列，其包括至少一个数字线、至少一个字线和电耦合到所述至少一个数字线和所述至少一个字线的至少一个存储器单元；
至少一个外围晶体管，其包括栅极电极和一对源极/漏极区；
所述至少一个数字线，其包括所述至少一个外围晶体管的所述栅极电极；以及
所述至少一个外围晶体管的所述栅极，其包括：含多晶硅材料、在所述含多晶硅材料上方的含金属硅化物材料、包含钛、硅和含氮材料的复合材料以及在所述复合材料上方的含钨材料，
其中所述至少一个外围晶体管的所述栅极电极进一步包括在所述复合材料与所述含钨材料之间的含氮化硅材料。
32.根据权利要求31所述的装置，其中所述含多晶硅材料由多晶硅组成；所述含金属硅化物材料由金属硅化物组成；所述含钛、硅和氮材料由钛、硅和氮组成；且所述含钨材料由元素钨组成。
33.根据权利要求31所述的装置，其中所述含金属硅化物材料包括硅化钛。
34.根据权利要求33所述的装置，其中所述含金属硅化物材料由硅化钛组成。
35.根据权利要求31所述的装置，其中所述至少一个外围晶体管的所述栅极电极进一步包括在所述含金属硅化物材料与所述含钨材料之间的含氮化钛材料。
CN201980071666.7A 2019-01-18 2019-11-18 导线构造、存储器电路系统以及形成导线构造的方法 Active CN112930593B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/251,307 2019-01-18
US16/251,307 US11075274B2 (en) 2019-01-18 2019-01-18 Conductive line construction, memory circuitry, and method of forming a conductive line construction
PCT/US2019/061951 WO2020149933A1 (en) 2019-01-18 2019-11-18 Conductive line construction, memory circuitry, and method of forming a conductive line construction

Publications (2)

Publication Number Publication Date
CN112930593A CN112930593A (zh) 2021-06-08
CN112930593B true CN112930593B (zh) 2024-03-29

Family

ID=71608639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071666.7A Active CN112930593B (zh) 2019-01-18 2019-11-18 导线构造、存储器电路系统以及形成导线构造的方法

Country Status (3)

Country Link
US (1) US11075274B2 (zh)
CN (1) CN112930593B (zh)
WO (1) WO2020149933A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035776A (zh) * 2021-03-11 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100130399A (ko) * 2009-06-03 2010-12-13 주식회사 하이닉스반도체 반도체 소자의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075384A (ko) 2004-12-28 2006-07-04 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법
KR100844940B1 (ko) 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR20130026266A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
KR102422421B1 (ko) * 2015-06-01 2022-07-20 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자
US11444205B2 (en) * 2018-09-26 2022-09-13 Intel Corporatiion Contact stacks to reduce hydrogen in thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100130399A (ko) * 2009-06-03 2010-12-13 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US11075274B2 (en) 2021-07-27
US20200235219A1 (en) 2020-07-23
WO2020149933A1 (en) 2020-07-23
CN112930593A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN113169172A (zh) 存储器阵列
CN113169168A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
US11476259B2 (en) Memory devices including void spaces between transistor features, and related semiconductor devices and electronic systems
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
CN111863813A (zh) 用于形成集成电路的方法
US9881923B1 (en) Floating body transistors and memory arrays comprising floating body transistors
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN114207841A (zh) 晶体管及形成集成电路系统的方法
CN111292785A (zh) 存储器电路和形成存储器电路的方法
US20230014320A1 (en) Array Of Vertical Transistors And Method Used In Forming An Array Of Vertical Transistors
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
US20220059536A1 (en) Arrays Of Capacitors, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming An Array Of Capacitors
CN113380805B (zh) 集成电路、dram电路及用于形成其的方法
CN111587482A (zh) 用于形成包括在其间具有电容器绝缘体的一对导电性电容器电极的电容器的至少一个导电性电容器电极的至少一部分的方法及形成电容器的方法
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
US11476255B2 (en) Method used in forming an array of vertical transistors and method used in forming an array of memory cells individually comprising a vertical transistor and a storage device above the vertical transistor
CN114005872A (zh) 集成组合件和形成集成组合件的方法
CN114730762A (zh) 集成组合件及形成集成组合件的方法
CN113544849A (zh) 集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法
US11264395B1 (en) Vertical transistor, integrated circuitry, method of forming a vertical transistor, and method of forming integrated circuitry
US20230207699A1 (en) Transistors, Array Of Transistors, And Array Of Memory Cells Individually Comprising A Transistor
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法
CN112053951A (zh) 用于集成电路制造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant