CN113169168A - 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法 - Google Patents

电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法 Download PDF

Info

Publication number
CN113169168A
CN113169168A CN201980080905.5A CN201980080905A CN113169168A CN 113169168 A CN113169168 A CN 113169168A CN 201980080905 A CN201980080905 A CN 201980080905A CN 113169168 A CN113169168 A CN 113169168A
Authority
CN
China
Prior art keywords
capacitor electrode
groups
capacitor
electrode material
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980080905.5A
Other languages
English (en)
Inventor
S·查杰德
A·A·恰范
M·费希尔
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113169168A publication Critical patent/CN113169168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种形成电容器阵列的方法包括形成多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括上方具有电容器绝缘体的多个水平间隔开的下部电容器电极。所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远。空隙空间位于所述邻近群组之间。在所述空隙空间中以及在所述群组中在所述电容器绝缘体及所述下部电容器电极上方形成上部电容器电极材料。所述空隙空间中的所述上部电容器电极材料与所述邻近群组中的所述上部电容器电极材料相对于彼此连接。所述上部电容器电极材料未填满所述空隙空间。从所述空隙空间移除所述上部电容器电极材料的至少一部分以将所述邻近群组中的所述上部电容器电极材料相对于彼此断开连接。在所述群组中的个别者中的所述上部电容器电极材料的顶部上形成水平伸长的导电线，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。本发明揭示其它方法，包含不依赖于制造方法的结构。

Description

电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成 存储器单元阵列的方法
技术领域
本文中所揭示的实施例涉及电容器阵列，涉及存储器单元阵列，涉及形成电容器阵列的方法，且涉及形成存储器单元阵列的方法。
背景技术
存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。存储器可经制作于个别存储器单元的一或多个阵列中。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)对存储器单元进行写入或读取。所述数字线可使存储器单元沿着阵列的列以导电方式互连，且所述存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线与存取线的组合对每一存储器单元进行唯一地寻址。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不存在电力的情况下存储数据达延长时间周期。非易失性存储器常规地经指定为具有至少大约10年的保持时间的存储器。易失性存储器耗散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保持时间。不管怎样，存储器单元经配置以在至少两种不同可选择状态中存留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或状态的信息。
电容器是可在存储器单元中使用的一种类型的电子组件。电容器具有通过电绝缘材料分开的两个电导体。作为电场的能量可静电地存储于此材料内。取决于绝缘体材料的组合物，所述所存储场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一个类型的非易失性电容器是具有铁电材料作为绝缘材料的至少一部分的铁电电容器。铁电材料通过具有两个稳定经极化状态来表征且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过施加适合编程电压而改变且在移除编程电压(至少一段时间)之后保持不变。每一极化状态具有彼此不同的电荷存储电容，且所述电荷存储电容理想地可用于写入(即，存储)及读取存储器状态而不颠倒极化状态直到期望颠倒此极化状态为止。不太合意的是，在具有铁电电容器的某一存储器中，读取存储器状态的行动可颠倒极化。因此，在确定极化状态时，进行存储器单元的重写以紧接在极化状态的确定之后将存储器单元置于预读取状态中。不管怎样，并入有铁电电容器的存储器单元由于形成电容器的一部分的铁电材料的双稳态特性而理想地是非易失性的。其它可编程材料可用作电容器绝缘体以使电容器为非易失性的。
场效晶体管是可在存储器单元中使用的另一类型电子组件。这些晶体管包括在其之间具有半导电沟道区域的一对导电源极/漏极区域。导电栅极邻近所述沟道区域且通过薄栅极绝缘体与所述沟道区域分开。将适合电压施加到栅极允许电流通过沟道区域从源极/漏极区域中的一者流动到另一者。当从栅极移除电压时，很大程度上阻止电流流动穿过沟道区域。场效晶体管也可包含额外结构(举例来说，可逆地可编程电荷存储区域)作为栅极绝缘体与导电栅极之间的栅极构造的一部分。不管怎样，栅极绝缘体可为可编程的，举例来说是铁电的。
当然，电容器及晶体管可在除存储器电路系统以外的集成电路系统中使用。
附图说明
图1是在根据本发明的一些实施例的过程中的构造的一部分的图解横截面视图且是穿过图3中的线1-1截取的。
图2是穿过图3中的线2-2截取的视图。
图3是穿过图1及2中的线3-3截取的视图。
图4是穿过图1及2中的线4-4截取的视图。
图5是在继由图1展示的处理步骤之后的处理步骤处的图1构造的部分视图且是穿过图6中的线5-5截取的。
图6是穿过图5中的线6-6截取的视图。
图7是在继由图5展示的处理步骤之后的处理步骤处的图5构造的视图且是穿过图8中的线7-7截取的。
图8是穿过图7中的线8-8截取的视图。
图9是在继由图7展示的处理步骤之后的处理步骤处的图7构造的视图且是穿过图10中的线9-9截取的。
图11是穿过图10中的线11-11截取的视图。
图12是在继由图9展示的处理步骤之后的处理步骤处的图9构造的视图且是穿过图13中的线12-12截取的。
图13是穿过图12中的线13-13截取的视图。
图14是在继由图12展示的处理步骤之后的处理步骤处的图12构造的视图且是穿过图15中的线14-14截取的。
图15是穿过图14中的线15-15截取的视图。
图16是在继由图14展示的处理步骤之后的处理步骤处的图14构造的视图且是穿过图17中的线16-16截取的。
图17是穿过图16中的线17-17截取的视图。
图18是在继由图16展示的处理步骤之后的处理步骤处的图16构造的视图且是穿过图19中的线18-18截取的。
图19是穿过图18、21及22中的线19-19截取的视图。
图20是穿过图18、19、21及22中的线20-20截取的视图。
图21是穿过图19及20中的线21-21截取的视图。
图22是穿过图19及20中的线22-22截取的视图。
具体实施方式
本发明的实施例囊括电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法。最初参考图1到22描述实例性方法实施例。
参考图1到4，此类图展示包括基底衬底11的衬底构造10的一部分，基底衬底11包括导电的/导体/导电、半导电的/半导体/半导电及绝缘的/绝缘体/绝缘(即，在本文中电)材料中的任何一或多者。各种材料已竖直地形成于基底衬底11上方及基底衬底11内。材料可在图1到4所描绘材料旁边、从图1到4所描绘材料竖直向内或从图1到4所描绘材料竖直向外。举例来说，集成电路系统的其它部分地或完全地经制作组件可设置于基底衬底11上面、基底衬底11周围或基底衬底11内某处。用于操作电容器及/或存储器单元阵列内的组件的控件及/或其它外围电路系统也可经制作且可或可未完全地或部分地位于阵列或子阵列内。此外，多个子阵列也可独立地、联合地或以其它方式相对于彼此经制作及操作。如此文件中所使用，“子阵列”也可被视为阵列。
晶体管18(其在一个实施例中是垂直晶体管)的行14及列16已相对于衬底11或在衬底11内形成。存取线20(图4)使多个晶体管18在行方向24上沿着个别行14互连。在实例性实施例中，存取线20经个别地展示、形成为在个别晶体管18的沟道区域15的相对侧上伸展的一对线，其中栅极绝缘体17位于沟道区域15与存取线20的导电材料之间。晶体管18个别地包括下部源极/漏极区域30及上部源极/漏极区域32。数字线26使多个晶体管18在列方向28上沿着个别列16互连。个别下部源极/漏极区域30与个别数字线26直接电耦合。介电材料12(例如，二氧化硅及/或氮化硅)经展示为环绕晶体管18及数字线26。
个别地包括多个水平间隔开的下部电容器电极36的多个水平间隔开的群组34已形成于基底衬底11上面。在一个实施例中，个别下部电容器电极36直接位于个别晶体管18的个别上部源极/漏极区域32上面且直接电耦合到个别上部源极/漏极区域32。展示实例性导电材料38(例如，金属材料)的组合物不同于上部源极/漏极区域32及下部电容器电极36的组合物，且可将实例性导电材料38视为上部源极/漏极区域32及下部电容器电极36中的一者或两者的一部分。在一个实施例中且如所展示，个别群组34中的下部电容器电极36在正交于列方向(例如，28)的行方向(例如，24)上排列成水平伸长行(例如，行14)。在一个此实施例中且如所展示，个别群组34中的下部电容器电极36排列成2D布拉维晶格，且在一个此实施例中，所述2D布拉维晶格是矩形或正方形的。群组34的所描绘部分经个别地展示为包括十六个下部电容器电极36，但更少或最可能多得多的此类下部电容器电极将既水平地又垂直地位于个别群组34内，如在图1及2的纸张上所描绘。不管怎样且在一个实施例中，群组34是个别地水平伸长的，举例来说，如在列方向28上所展示。图1到4仅展示两个实例性群组34，但将形成最可能比两个多得多的此类群组。
邻近群组34比群组34内的邻近下部电容器电极36水平间隔开更远(例如，尺寸D1)(例如，与图2中个别地考虑的距离D2及D3相比较)。下部电容器电极36的材料可包括任何现有或尚待开发的导电材料。在一个实施例中且如所展示，下部电容器电极36是柱。材料40(例如，二氧化硅或多晶硅)(且在一个实施例中，其是完全牺牲的)及材料44(例如，氮化硅)经展示为接纳在下部电容器电极36周围，其中实例性材料40位于个别群组34之间的间隙内。另一材料42(例如，氮化硅)经展示为接纳在群组34内的下部电容器电极36周围。材料42可用作支撑结构以促进在制作电容器及/或存储器单元阵列期间以直立方式维持下部电容器电极36，且否则对本发明不重要(与材料44一样不重要)。支撑材料42的一或多个额外层(未展示)可设置于个别群组34内的下部电容器电极36的顶部与底部之间。
参考图5及6，开口46已穿过材料42而形成以提供对群组34中的在开口46下面的牺牲材料40的接达。下部电容器电极36、开口46及下部电容器电极之间的空间的相对直径可彼此相同、更大或更小。为简洁起见与图3及4相比较，图6及一些其它垂直横截面视图在材料38、44及40下面经编辑。
图7及8展示后续处理，借此已移除牺牲材料40(未展示)(例如，通过相对于下部电容器电极36以及材料12、42及44选择性地进行各向同性湿式蚀刻)。此操作已在邻近群组34之间形成空隙空间48，在所描绘实例性实施例中，空隙空间48是在列方向28上水平伸长的。在一个实施例中，空隙空间48在行方向24上的最小宽度(例如，D1)是下部电容器电极36在行方向24上的最大间距(例如，P)的至少两倍。空隙空间48可被视为包括侧壁49及基底52。
参考图9到11，已在下部电容器电极36上方形成电容器绝缘体50。此电容器绝缘体50可包括任何现有或尚待开发的绝缘体材料(例如，二氧化硅、氮化硅、氧化铪、氧化铝等)，且在一个实施例中电容器绝缘体50是铁电的(例如，任何现有或尚待开发的铁电材料)。在一个实施例中且如所展示，电容器绝缘体50跨越空隙空间48的基底52横向延伸且在一个实施例中全部跨越基底52横向延伸，且在一个实施例中，电容器绝缘体50的厚度小于个别下部电容器电极36的水平厚度。
参考图12及13，已在空隙空间48中以及在群组34中在电容器绝缘体50及下部电容器电极36上方形成上部电容器电极材料58(例如，TiN)。空隙空间48中的上部电容器电极材料58与邻近群组34中的上部电容器材料58相对于彼此连接，且未填满空隙空间48。在一个实施例中，上部电容器电极材料58具有不多于空隙空间48的最小水平宽度(例如，D1)的三分之一(在一个此实施例中不多于此最小水平宽度的四分之一，且在一个此实施例中不多于此最小水平宽度的五分之一)的厚度。上部电容器电极材料58可填充(未展示)由电容器绝缘体50环绕的下部电容器电极36之间的所有空间。在一个实施例中且如所展示，上部电容器电极材料58沿着空隙空间48的侧壁49。
参考图14及15，已从空隙空间48移除上部电容器电极材料58的至少一部分(例如，通过各向异性蚀刻)以将邻近群组34中的上部电容器电极材料58相对于彼此断开连接。在一个此实施例中，通过在群组34及空隙空间48上方无掩模的各向异性蚀刻而发生此移除(例如，尽管掩蔽材料[未展示]可覆盖不包括此些群组及空隙空间的构造的其它部分)。在一个实施例中，上部电容器电极材料58形成于跨越空隙空间48的基底52横向延伸的电容器绝缘体50的所述部分(例如，图13中的部分70)的顶部上。在一个此实例性实施例中，无掩模的各向异性蚀刻从跨越空隙空间48的基底52横向延伸的电容器绝缘体50的所述部分70的中央部分(例如，图13及15中的中央部分72)上方移除上部电容器电极材料58。在一个实施例中且如所展示，上部电容器电极材料58沿着空隙空间48的侧壁49形成，其中无掩模的各向异性蚀刻留下沿着侧壁49的上部电容器电极材料58的所述部分，所述部分直接位于跨越空隙空间48的基底52横向延伸的电容器绝缘体的部分70的剩余对置非中央部分上面。不管怎样，而且在一个实施例中且如所展示，从空隙空间48移除材料58以从连接于邻近群组34之间将其断开连接的行动会使上部电容器电极材料58形成为对于个别群组34内的所有电容器共同的上部电容器电极60。群组34内的此类实例性电容器75个别地包括相应个别群组34中的下部电容器电极36中的一者、电容器绝缘体50及共同上部电容器电极60(例如，十六个实例性电容器75经展示于个别群组34内)。在一个实例性实施例中且如所展示，已形成电容器75阵列90。
参考图16及17且在一个实施例中，空隙空间48的剩余体积已填充有绝缘材料64(例如，氮化硅及/或二氧化硅)。在一个此实施例中，此操作可通过最初用绝缘材料64过填充空隙空间48的剩余体积后续接着将此绝缘材料64至少往回平坦化到电容器绝缘体50的竖直最外表面来进行。
参考图18到22，已在个别群组34中的上部电容器电极材料58的顶部上形成水平伸长的导电线68(例如，包括导电材料66)且直接电耦合到上部电容器电极材料58。在一个实施例中且如所展示，水平伸长的导电线68直接抵靠电容器绝缘体50以及直接抵靠个别群组34中的上部电容器电极材料58而形成，如所展示。在一个实施例中且如所展示，水平伸长的导电线68的一部分形成为直接在绝缘材料64上面，且在一个实施例中直接抵靠绝缘材料64而形成。
可关于上文所描述的实施例使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
本发明的实施例包括形成电容器(例如，75)阵列(例如，90)而不依赖于这些电容器是否包括存储器阵列的一部分且不依赖于这些电容器是否相对于先前已形成于其下面的晶体管而形成的方法。此实施例包括形成多个水平间隔开的群组(例如，34)，所述多个水平间隔开的群组个别地包括上方具有电容器绝缘体(例如，50)的多个水平间隔开的下部电容器电极(例如，36)。群组中的邻近者比群组内的下部电容器电极中的邻近者(例如，个别地考虑的D2及D3)水平间隔开更远(例如，D1)。空隙空间(例如，48)位于邻近群组之间。上部电容器电极材料(例如，58)形成于空隙空间中及群组中在电容器绝缘体及下部电容器电极上方。空隙空间中的上部电容器电极材料与邻近群组中的上部电容器电极材料相对于彼此连接。上部电容器电极材料未填满空隙空间。从空隙空间移除上部电容器电极材料的至少一部分以将邻近群组中的上部电容器电极材料相对于彼此断开连接(例如，至少部分地从连接于空隙空间中经移除)。在群组中的个别者中的上部电容器电极材料的顶部上形成水平伸长的导电线(例如，68)，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。在一个实施例中，形成多个晶体管(例如，18)，其中所述晶体管个别地直接电耦合到下部电容器电极中的个别者，且在一个此实施例中那些晶体管是垂直晶体管。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
本发明的至少一些方法实施例可促进比此经填充空隙空间48的情况更容易地移除上部电容器电极材料58。
本发明的实施例囊括不依赖于制造方法的结构及/或装置。然而，此类结构及/或装置可具有如本文中在方法实施例中所描述的属性中的任一者。同样地，上文所描述的方法实施例可并入且形成关于结构及/或装置实施例所描述的属性中的任一者。
本发明的实施例包括不依赖于制造方法的电容器(例如，75)阵列(例如，90)。此阵列包括多个水平间隔开的群组(例如，34)，所述多个水平间隔开的群组个别地包括多个水平间隔开的下部电容器电极(例如，36)。群组中的邻近者比群组内的下部电容器电极中的邻近者(例如，个别地考虑的D2及D3)水平间隔开更远(例如，D1)。电容器绝缘体(例如，50)在下部电容器电极上方。上部电容器电极(例如，60)对于群组中的个别者中的所有电容器是共同的。个别群组中的电容器个别地包括相应个别群组中的下部电容器电极中的一者、电容器绝缘体及共同上部电容器电极。水平伸长的导电线(例如，68)位于个别群组中的上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。在一个实施例中，阵列进一步包括在电容器阵列下面的晶体管(例如，18)阵列(例如，图19到21中的92)，其中所述晶体管个别地直接电耦合到下部电容器电极中的个别者。在一个实施例中，本发明包括存储器单元(例如，95，且展示十六个电容器的所描绘实施例中将存在十六个所述存储器单元)阵列(例如，94)，所述存储器单元个别地包括电容器中的一者及晶体管中的一者。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
本发明的实施例囊括铁电存储器单元(例如，95)阵列(例如，94)，所述铁电存储器单元个别地包括在晶体管(例如，18)上面的铁电电容器(例如，75)。此阵列包括垂直晶体管(例如，18)行(例如，14)及列(例如，16)。存取线(例如，20)使晶体管中的多个晶体管在行方向(例如，24)上沿着所述行中的个别者互连，数字线(例如，26)使晶体管中的多个晶体管在列方向(例如，28)上沿着所述列中的个别者互连。所述晶体管个别地包括与数字线中的个别者直接电耦合的下部源极/漏极区域(例如，30)。所述晶体管个别地包括上部源极/漏极区域(例如，32)。多个水平间隔开的群组(例如，34)个别地包括多个水平间隔开的下部电容器电极(例如，36)。所述下部电容器电极中的个别者直接位于所述上部源极/漏极区域中的个别者上面且直接电耦合到所述上部源极/漏极区域中的个别者。群组中的邻近者彼此水平间隔开比群组内的下部电容器电极中的邻近者之间的水平间距(例如，个别地考虑的D2及D3)大的间隙(例如，跨越D1)。所述间隙是在列方向上水平伸长的。铁电电容器绝缘体(例如，50)在下部电容器电极上方。上部电容器电极(例如，60)对于群组中的个别者中的所有电容器是共同的。个别群组中的电容器(例如，75)个别地包括相应个别群组中的下部电容器电极中的一者、电容器绝缘体及共同上部电容器电极。水平伸长的导电线(例如，68)位于个别群组中的上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
以上处理或构造可被视为是相对于组件阵列，所述组件阵列形成为在下伏基底衬底上面或作为所述下伏基底衬底的一部分的此类组件的单个堆叠或单个层面或形成于所述单个堆叠或单个层面内(尽管，单个堆叠/层面可具有多个层级)。用于操作或存取阵列内的此类组件的控件及/或其它外围电路系统也可作为完成构造的一部分而形成于任何位置处，且在一些实施例中可在阵列下方(例如，CMOS在阵列下方)。不管怎样，一或多个额外此类堆叠/层面可经设置或制作于各图中所展示或上文所描述的堆叠/层面上面及/或下面。此外，组件阵列可在不同堆叠/层面中相对于彼此是相同或不同的。介入结构可设置于紧接地垂直邻近堆叠/层面(例如，额外电路系统及/或介电层)之间。而且，不同堆叠/层面可相对于彼此电耦合。多个堆叠/层面可单独地且顺序地(例如，彼此上下地)经制作，或者两个或多于两个堆叠/层面可在基本上相同时间经制作。
上文所论述的组合件及结构可在集成电路/电路系统中使用且可并入到电子系统中。举例来说，此类电子系统可用于存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统(例如，相机、无线装置、显示器、芯片集、机顶盒、游戏、照明设备、交通工具、时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等)中的任一者。
在此文件中，除非另有指示，否则“竖直的”、“较高”、“上部”、“下部”、“顶部”、“在顶部”、“底部”、“上面”、“下面”、“下方”、“底下”、“向上”及“向下”是大体参考垂直方向。“水平”是指沿着主要衬底表面的大体方向(即，在10度内)且可在制作期间相对于所述大体方向处理衬底，且垂直是大体正交于水平的方向。所提及的“完全水平”是沿着主要衬底表面的方向(即，与主要衬底表面没有角度)且可在制作期间相对于所述方向处理衬底。此外，如本文中所使用，“垂直”及“水平”是相对于彼此的大体垂直方向且在三维空间中独立于衬底的定向。另外，“竖直延伸的”及“竖直地延伸”是指与完全水平角度相隔至少45°的方向。此外，关于场效晶体管的“竖直延伸的”、“竖直地延伸”、“水平地延伸”、“水平延伸的”及类似者是参考晶体管的沟道长度的定向，电流在操作中在源极/漏极区域之间沿着所述定向流动。对于双极结晶体管，“竖直地延伸”、“竖直延伸的”、水平地延伸及水平延伸的是参考基底长度的定向，电流在操作中在射极与集极之间沿着所述定向流动。在一些实施例中，竖直地延伸的任一组件、特征及/或区域垂直地或与垂直相差不超过10°地延伸。
此外，“直接在上面”、“直接在下面”及“直接在下方”需要两个所陈述区域/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，所使用的前面没有“直接”的“上面”仅需要所陈述区域/材料/组件的在其它部分上面的某一部分从其它部分竖直向外(即，不依赖于是否存在两个所陈述区域/材料/组件的任何横向重叠)。类似地，所使用的前面没有“直接”的“下面”及“下方”仅需要所陈述区域/材料/组件的在其它部分下面/下方的某一部分从其它部分竖直向内(即，不依赖于是否存在两个所陈述区域/材料/组件的任何横向重叠)。
本文中所描述的材料、区域及结构中的任一者可为均质或非均质的，且不管怎样，可在此类材料所上覆的任何材料上方是连续或不连续的。在针对任一材料提供一或多个实例性组合物的情况下，所述材料可包括此一或多个组合物，基本上由此类一或多个组合物组成，或由此类一或多个组合物组成。此外，除非另外陈述，否则使用任何适合现有或尚待开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(前面没有方向性形容词)定义为从不同组合物的紧接邻近材料或紧接邻近区域的最接近表面垂直地穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度，那么厚度是指平均厚度(除非另有指示)，且此材料或区域将由于厚度是可变的而具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅需要可彼此直接抵靠的两个所陈述材料或区域的那些部分在化学上及/或物理上是不同的(举例来说，如果此类材料或区域并非均质的)。如果所述两个所陈述材料或区域并不彼此直接抵靠，那么“不同组合物”仅需要彼此最接近的所述两个所述材料或区域的那些部分在化学上及/或物理上是不同的(如果此类材料或区域并非均质的)。在此文件中，当存在所陈述材料、区域或结构相对于彼此的至少某一物理触摸接触时，材料、区域或结构“直接抵靠”另一者。相比来说，前面没有“直接”的“在…上方”、“在…上”、“邻近”、“沿着”及“抵靠”囊括“直接抵靠”以及其中介入材料、区域或结构不导致所陈述材料、区域或结构相对于彼此的物理触摸接触的构造。
在本文中，如果在正常操作中电流能够从一个区域-材料-组件连续地流动到另一区域-材料-组件且主要通过亚原子正及/或负电荷的移动而如此操作(当充分地产生此类亚原子正及/或负电荷时)，那么区域-材料-组件相对于彼此“电耦合”。另一电子组件可位于所述区域-材料-组件之间且电耦合到所述区域-材料-组件。相比来说，当区域-材料-组件称为“直接电耦合”时，直接电耦合的区域-材料-组件之间不存在介入电子组件(例如，二极管、晶体管、电阻器、换能器、开关、熔丝等)。
本文中的导电的/导体/导电材料中的任一者的组合物可为金属材料及/或经导电掺杂的半导电的/半导体/半导电材料。“金属材料”是元素金属、两种或多于两种元素金属的任一混合物或合金及任何一或多个导电金属化合物中的任一者或其各项的任一组合。
在本文中，关于蚀刻(etch)、蚀刻(etching)、移除(removing)、移除(removal)、沉积、形成(forming)及/或形成(formation)的“选择性”是一种所陈述材料相对于另一(另外)所陈述材料以至少2:1的体积比率作用的此行动。此外，选择性地沉积、选择性地生长或选择性地形成是使一种材料相对于另一或另外所陈述材料在沉积、生长或形成的至少前75埃内以至少2:1的体积比率沉积、生长或形成。
除非另有指示，否则在本文中使用的“或”囊括任一者或两者。
在此文件中，使用“行”及“列”是为了便于区分一个特征系列或定向与另一特征系列或定向，且已沿着所述定向或将沿着所述定向形成组件。相对于不依赖于功能的任一系列区域、组件及/或特征同义地使用“行”及“列”。不管怎样，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行的，如同列一样。此外，行及列可相对于彼此以90°或以一或多个其它角度交叉。
结论
在一些实施例中，一种形成电容器阵列的方法包括形成多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括上方具有电容器绝缘体的多个水平间隔开的下部电容器电极。所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远。空隙空间位于所述邻近群组之间。在所述空隙空间中以及在所述群组中在所述电容器绝缘体及所述下部电容器电极上方形成上部电容器电极材料。所述空隙空间中的所述上部电容器电极材料与所述邻近群组中的所述上部电容器电极材料相对于彼此连接。所述上部电容器电极材料未填满所述空隙空间。从所述空隙空间移除所述上部电容器电极材料的至少一部分以将所述邻近群组中的所述上部电容器电极材料相对于彼此断开连接。在所述群组中的个别者中的所述上部电容器电极材料的顶部上形成水平伸长的导电线，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。
在一些实施例中，一种形成个别地包括在晶体管上面的铁电电容器的铁电存储器单元的阵列的方法包括相对于衬底形成垂直晶体管行及列。存取线使所述晶体管中的多个晶体管在行方向上沿着所述行中的个别者互连。数字线使所述晶体管中的多个晶体管在列方向上沿着所述列中的个别者互连。所述晶体管个别地包括直接电耦合到所述数字线中的个别者的下部源极/漏极区域。所述晶体管个别地包括上部源极/漏极区域。形成多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括上方具有铁电电容器绝缘体的多个水平间隔开的下部电容器电极。所述下部电容器电极中的个别者直接位于所述上部源极/漏极区域中的个别者上面且直接电耦合到所述上部源极/漏极区域中的个别者。所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远。空隙空间是在所述列方向上水平伸长的且位于所述邻近群组之间。在所述空隙空间中以及所述群组中在所述电容器绝缘体及所述下部电容器电极上方形成上部电容器电极材料。所述空隙空间中的所述上部电容器电极材料与所述邻近群组中的所述上部电容器电极材料相对于彼此连接。所述上部电容器电极材料未填满所述空隙空间。从所述空隙空间移除所述上部电容器电极材料的至少一部分以将所述邻近群组中的所述上部电容器电极材料相对于彼此断开连接。在所述群组中的个别者中的所述上部电容器电极材料的顶部上形成水平伸长的导电线，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。
在一些实施例中，电容器阵列包括多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括多个水平间隔开的下部电容器电极。所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远。电容器绝缘体在所述下部电容器电极上方。上部电容器电极对于所述群组中的个别者中的所有电容器是共同的。个别群组中的电容器个别地包括相应个别群组中的下部电容器电极中的一者、电容器绝缘体及共同上部电容器电极。水平伸长的导电线在所述个别群组中的所述上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。
在一些实施例中，铁电存储器单元阵列个别地包括在晶体管上面的铁电电容器。所述阵列包括垂直晶体管行及列。存取线使所述晶体管中的多个晶体管在行方向上沿着所述行中的个别者互连。数字线使所述晶体管中的多个晶体管在列方向上沿着所述列中的个别者互连。所述晶体管个别地包括直接电耦合到所述数字线中的个别者的下部源极/漏极区域。所述晶体管个别地包括上部源极/漏极区域。多个水平间隔开的群组个别地包括多个水平间隔开的下部电容器电极。所述下部电容器电极中的个别者直接位于所述上部源极/漏极区域中的个别者上面且直接电耦合到所述上部源极/漏极区域中的个别者。所述群组中的邻近者彼此水平间隔开比所述群组内的所述下部电容器电极中的邻近者之间的水平间距大的间隙。所述间隙是在列方向上水平伸长的。铁电电容器绝缘体在所述下部电容器电极上方。上部电容器电极对于所述群组中的个别者中的所有电容器是共同的。个别群组中的电容器个别地包括相应个别群组中的下部电容器电极中的一者、电容器绝缘体及共同上部电容器电极。水平伸长的导电线在所述个别群组中的所述上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。

Claims (29)

1.一种形成电容器阵列的方法，其包括：
形成多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括上方具有电容器绝缘体的多个水平间隔开的下部电容器电极，所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远，空隙空间位于所述邻近群组之间；
在所述空隙空间中以及在所述群组中在所述电容器绝缘体及所述下部电容器电极上方形成上部电容器电极材料，所述空隙空间中的所述上部电容器电极材料与所述邻近群组中的所述上部电容器电极材料相对于彼此连接，所述上部电容器电极材料未填满所述空隙空间；
从所述空隙空间移除所述上部电容器电极材料的至少一部分以将所述邻近群组中的所述上部电容器电极材料相对于彼此断开连接；及
在所述群组中的个别者中的所述上部电容器电极材料的顶部上形成水平伸长的导电线，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。
2.根据权利要求1所述的方法，其中所述上部电容器电极材料具有不多于所述空隙空间的最小水平宽度的三分之一的厚度。
3.根据权利要求2所述的方法，其中所述厚度不多于所述最小水平宽度的四分之一。
4.根据权利要求3所述的方法，其中所述厚度不多于所述最小水平宽度的五分之一。
5.根据权利要求1所述的方法，其中所述移除使所述上部电容器电极材料形成为对于所述个别群组内的所有电容器共同的上部电容器电极；所述个别群组内的所述电容器个别地包括相应个别群组中的所述下部电容器电极中的一者、所述电容器绝缘体及所述共同上部电容器电极。
6.根据权利要求1所述的方法，其中所述下部电容器电极是柱。
7.根据权利要求1所述的方法，其中，
所述空隙空间是在列方向上水平伸长的；
所述个别群组中的所述下部电容器电极在正交于所述列方向的行方向上排列成水平伸长行；且
所述空隙空间在所述行方向上具有是所述下部电容器电极在所述行方向上的最大间距的至少两倍的最小宽度。
8.根据权利要求7所述的方法，其中所述个别群组中的所述下部电容器电极排列成2D布拉维晶格。
9.根据权利要求8所述的方法，其中所述晶格是矩形或正方形的。
10.根据权利要求1所述的方法，其中所述电容器绝缘体是铁电的。
11.根据权利要求1所述的方法，其包括沿着所述空隙空间的侧壁形成所述上部电容器电极材料。
12.根据权利要求1所述的方法，其中所述电容器绝缘体全部跨越所述空隙空间的基底横向延伸。
13.根据权利要求12所述的方法，其中所述电容器绝缘体具有比所述下部电容器电极中的个别者的水平厚度小的厚度。
14.根据权利要求1所述的方法，其中所述移除包括在所述群组及所述空隙空间上方无掩模的各向异性蚀刻。
15.根据权利要求14所述的方法，其中，
所述电容器绝缘体跨越所述空隙空间的基底横向延伸；
在跨越所述空隙空间的所述基底横向延伸的所述电容器绝缘体的所述部分的顶部上形成所述上部电容器电极材料；且
所述无掩模的各向异性蚀刻从跨越所述空隙空间的所述基底横向延伸的所述电容器绝缘体的所述部分的中央部分上方移除所述上部电容器电极材料。
16.根据权利要求15所述的方法，其包括沿着所述空隙空间的侧壁形成所述上部电容器电极材料，所述无掩模的各向异性蚀刻留下沿着所述空隙空间的侧壁的所述上部电容器电极材料的所述部分，所述部分直接位于跨越所述空隙空间的所述基底横向延伸的所述电容器绝缘体的所述部分的剩余对置非中央部分上面。
17.根据权利要求1所述的方法，其包括形成个别地直接电耦合到所述下部电容器电极中的个别者的多个晶体管。
18.根据权利要求17所述的方法，其中所述晶体管是垂直晶体管。
19.根据权利要求1所述的方法，其包括直接抵靠所述电容器绝缘体以及直接抵靠所述个别群组中的所述上部电容器电极材料形成所述水平伸长的导电线。
20.根据权利要求1所述的方法，其包括在所述移除之后在形成所述水平伸长的导电线之前用绝缘材料填充所述空隙空间的剩余体积。
21.根据权利要求20所述的方法，其中所述填充包括最初用所述绝缘材料过填充所述空隙空间的所述剩余体积，后续接着将所述绝缘材料至少往回平坦化到所述电容器绝缘体的竖直最外表面。
22.根据权利要求20所述的方法，其包括直接在所述绝缘材料上面形成所述水平伸长的导电线的一部分。
23.根据权利要求22所述的方法，其包括直接抵靠所述电容器绝缘体、直接抵靠所述个别群组中的所述上部电容器电极材料以及直接抵靠所述绝缘材料形成所述水平伸长的导电线。
24.一种形成个别地包括在晶体管上面的铁电电容器的铁电存储器单元的阵列的方法，其包括：
相对于衬底形成垂直晶体管行及列，存取线使所述晶体管中的多个晶体管在行方向上沿着所述行中的个别者互连，数字线使所述晶体管中的多个晶体管在列方向上沿着所述列中的个别者互连，所述晶体管个别地包括与所述数字线中的个别者直接电耦合的下部源极/漏极区域，所述晶体管个别地包括上部源极/漏极区域；
形成多个水平间隔开的群组，所述多个水平间隔开的群组个别地包括上方具有铁电电容器绝缘体的多个水平间隔开的下部电容器电极，所述下部电容器电极中的个别者直接在所述上部源极/漏极区域中的个别者上面且直接电耦合到所述上部源极/漏极区域中的个别者，所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远，在所述列方向上水平地伸长的空隙空间位于所述邻近群组之间；
在所述空隙空间中以及在所述群组中在所述电容器绝缘体及所述下部电容器电极上方形成上部电容器电极材料，所述空隙空间中的所述上部电容器电极材料与所述邻近群组中的所述上部电容器电极材料相对于彼此连接，所述上部电容器电极材料未填满所述空隙空间；
从所述空隙空间移除所述上部电容器电极材料的至少一部分以将所述邻近群组中的所述上部电容器电极材料相对于彼此断开连接；及
在所述群组中的个别者中的所述上部电容器电极材料的顶部上形成水平伸长的导电线，所述水平伸长的导电线直接电耦合到所述上部电容器电极材料。
25.一种电容器阵列，其包括：
多个水平间隔开的群组，其个别地包括多个水平间隔开的下部电容器电极，所述群组中的邻近者比所述群组内的所述下部电容器电极中的邻近者水平间隔开更远；
电容器绝缘体，其位于所述下部电容器电极上方；
上部电容器电极，其对于所述群组中的个别者中的所有电容器是共同的；所述个别群组中的所述电容器个别地包括相应个别群组中的所述下部电容器电极中的一者、所述电容器绝缘体及所述共同上部电容器电极；及
水平伸长的导电线，其在所述个别群组中的所述上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。
26.根据权利要求25所述的电容器阵列，其进一步包括在所述电容器阵列下面的晶体管阵列，所述晶体管个别地直接电耦合到所述下部电容器电极中的个别者。
27.根据权利要求26所述的电容器阵列，其中所述晶体管是垂直晶体管。
28.根据权利要求26所述的电容器阵列，其包括个别地包括所述电容器中的一者及所述晶体管中的一者的存储器单元的阵列。
29.一种个别地包括在晶体管上面的铁电电容器的铁电存储器单元的阵列，其包括：
垂直晶体管行及列，存取线使所述晶体管中的多个晶体管在行方向上沿着所述行中的个别者互连，数字线使所述晶体管中的多个晶体管在列方向上沿着所述列中的个别者互连，所述晶体管个别地包括与所述数字线中的个别者直接电耦合的下部源极/漏极区域，所述晶体管个别地包括上部源极/漏极区域；
多个水平间隔开的群组，其个别地包括多个水平间隔开的下部电容器电极，所述下部电容器电极中的个别者直接在所述上部源极/漏极区域中的个别者上面且直接电耦合到所述上部源极/漏极区域中的个别者，所述群组中的邻近者彼此水平间隔开比所述群组内的所述下部电容器电极中的邻近者之间的水平间距大的间隙，所述间隙是在所述列方向上水平伸长的；
铁电电容器绝缘体，其位于所述下部电容器电极上方；
上部电容器电极，其对于所述群组中的个别者中的所有电容器是共同的；所述个别群组中的所述电容器个别地包括相应个别群组中的所述下部电容器电极中的一者、所述电容器绝缘体及所述共同上部电容器电极；及
水平伸长的导电线，其在所述个别群组中的所述上部电容器电极的顶部上且直接电耦合到所述上部电容器电极。
CN201980080905.5A 2018-12-19 2019-11-26 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法 Pending CN113169168A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/225,814 2018-12-19
US16/225,814 US11244952B2 (en) 2018-12-19 2018-12-19 Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
PCT/US2019/063306 WO2020131324A1 (en) 2018-12-19 2019-11-26 Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells

Publications (1)

Publication Number Publication Date
CN113169168A true CN113169168A (zh) 2021-07-23

Family

ID=71097283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980080905.5A Pending CN113169168A (zh) 2018-12-19 2019-11-26 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法

Country Status (4)

Country Link
US (2) US11244952B2 (zh)
CN (1) CN113169168A (zh)
TW (2) TWI768783B (zh)
WO (1) WO2020131324A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622305B (zh) * 2019-02-18 2021-03-23 长江存储科技有限责任公司 电容器结构及其形成方法
US11177266B2 (en) 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11476262B2 (en) 2020-07-28 2022-10-18 Micron Technology, Inc. Methods of forming an array of capacitors
US11417662B2 (en) * 2020-08-25 2022-08-16 Nanya Technology Corporation Memory device and method of forming the same
CN114446957A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
CN117397386A (zh) * 2021-04-21 2024-01-12 无锡舜铭存储科技有限公司 铁电存储器及其制造方法
US11695072B2 (en) * 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842999B2 (en) * 2007-05-17 2010-11-30 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10020360B1 (en) 2017-01-06 2018-07-10 Micron Technology, Inc. Integrated memory
CN109037444B (zh) * 2017-06-09 2022-01-04 华邦电子股份有限公司 电容器结构及其制造方法

Also Published As

Publication number Publication date
TWI726521B (zh) 2021-05-01
TWI768783B (zh) 2022-06-21
TW202125777A (zh) 2021-07-01
US11244952B2 (en) 2022-02-08
WO2020131324A1 (en) 2020-06-25
US20220130845A1 (en) 2022-04-28
US20200203357A1 (en) 2020-06-25
TW202044550A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN113169172A (zh) 存储器阵列
CN112106196A (zh) 晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法
US11877438B2 (en) Array of memory cells
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
CN112385039B (zh) 集成电路系统构造
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
CN111863813A (zh) 用于形成集成电路的方法
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
CN111183519A (zh) 集成电路的构造及dram的构造
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
US20220102348A1 (en) Integrated Circuitry, Memory Circuitry, Method Used In Forming Integrated Circuitry, And Method Used In Forming Memory Circuitry
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN116097423A (zh) 竖直晶体管阵列、包括竖直晶体管阵列的存储器单元阵列和用于形成竖直晶体管阵列的方法
CN113380805A (zh) 集成电路、dram电路及用于形成其的方法
CN111987102A (zh) 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法
US11785762B2 (en) Memory circuitry and method used in forming memory circuitry
US20240206190A1 (en) An Array Of Capacitors, An Array Of Memory Cells, Method Used In Forming An Array Of Memory Cells, And Method Used In Forming An Array Of Capacitors
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination