CN111987102A - 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法 - Google Patents

电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法 Download PDF

Info

Publication number
CN111987102A
CN111987102A CN202010150099.9A CN202010150099A CN111987102A CN 111987102 A CN111987102 A CN 111987102A CN 202010150099 A CN202010150099 A CN 202010150099A CN 111987102 A CN111987102 A CN 111987102A
Authority
CN
China
Prior art keywords
array
capacitor
insulating support
capacitor electrode
directing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010150099.9A
Other languages
English (en)
Inventor
S·L·莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111987102A publication Critical patent/CN111987102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法。一种用于形成集成电路的方法包括形成竖向穿过包括第一材料和第二材料的堆叠的结构的阵列。所述结构相对于所述第一材料的最外部分竖直地投影。能量被引导到所述结构的竖直地投影部分上并且到在与竖直成角度的且在紧邻的所述结构之间沿着直线的方向上的所述第二材料上以形成到所述第二材料中的开口，所述开口沿着所述直线单独地在所述紧邻结构之间。公开了包含独立于方法的结构的其它实施例。

Description

电容器的阵列、用于形成集成电路的方法，以及用于形成电容 器的阵列的方法
技术领域
本文中所公开的实施例涉及电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法。
背景技术
存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可被制造在个体存储器单元的一或多个阵列中。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，并且字线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和字线的组合对每个存储器单元进行唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器是耗散的，并且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以在至少两个不同可选状态中保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个体存储器单元可经配置以存储两个以上水平或状态的信息。
电容器是可用于存储器单元中的另一类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量如电场可以静电方式存储在此类材料内。取决于绝缘体材料的组成，所述存储的场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后保持(至少持续一定时间)。每个极化状态具有彼此不同的电荷存储电容，所述电荷存储电容理想地可用于对存储器状态进行写入(即，存储)和读取而不逆转极化状态直到期望逆转此类极化状态为止。不太期望地，在具有铁电电容器的某一存储器中，读取存储器状态的行为可以逆转极化。因此，在确定极化状态之后，对存储器单元进行重新写入以紧接在极化状态的确定之后将存储器单元放置到预读取状态中。无论如何，由于形成电容器的一部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想地是非易失性的。其它可编程材料可被用作电容器绝缘体以使电容器为非易失性的。无论如何，电容器的制造中的典型目标是最大化电容器电极的表面区域以最大化个体电容器的电容。
当然电容器和晶体管可以在除存储器电路之外的集成电路中使用。此外，除电容器和/或晶体管之外的结构的阵列(电路操作性或非操作性)可以是集成的部分。
发明内容
本发明的一些实施例提供了用于形成集成电路的方法，所述方法包含形成竖向穿过包括第一材料以及第二材料的堆叠的结构的阵列，所述结构相对于所述第一材料的最外部分竖直地投影；以及将能量引导到所述结构的竖直地投影部分上并且到在与竖直成角度的且在紧邻的所述结构之间沿着直线的方向上的所述第二材料上以形成到所述第二材料中的开口，所述开口沿着所述直线单独地在所述紧邻结构之间。
本发明的一些实施例提供用于形成电容器的阵列的方法，所述方法包含形成穿过包括第一材料以及第二材料的堆叠的竖直地延长的第一电容器电极的阵列，所述第一电容器电极相对于所述第一材料的最外部分竖直地投影；将能量引导到所述第一电容器电极的竖直地投影部分上并且到在与竖直成角度的且在紧邻的所述第一电容器电极之间沿着直线的方向上的所述第二材料上以形成穿过所述第二材料的开口，所述开口沿着所述直线单独地在所述紧邻第一电容器电极之间，能量的所述引导从在沿着所述直线的竖直截面中所述竖直地投影部分的相应的第一侧移除全部的所述第二材料，能量的所述引导留下在所述竖直截面中横向地在所述竖直地投影部分的相应的第二侧上方的所述第二材料；在能量的所述引导之后，移除所述第一材料中的至少一些以暴露所述第一电容器电极的侧壁；在所述第一电容器电极的所述暴露的侧壁上方形成电容器绝缘体；以及在所述容器绝缘体上方形成至少一个第二电容器电极。
本发明的一些实施例提供电容器的阵列，其包含：竖直地延长的第一电容器电极的二维(2D)阵列；直接抵靠着并且支撑所述第一电容器电极的绝缘支撑材料的水平层，所述绝缘支撑材料的所述水平层在所述2D阵列中在所述二维中是水平地且竖直地不连续的；直接抵靠着所述绝缘支撑材料的所述水平地且竖直地不连续的水平层并且直接抵靠着所述竖直地延长的第一电容器电极的电容器绝缘体；以及直接抵靠着所述电容器绝缘体的至少一个第二电容器电极。
本发明的一些实施例提供电容器的阵列，其包含：竖直地延长的第一电容器电极的二维(2D)阵列；直接抵靠着并且支撑所述第一电容器电极的绝缘支撑材料的最上部水平层；竖直地延伸穿过所述2D阵列中的所述绝缘支撑材料的所述最上部水平层的开口，所述开口具有等于所述2D阵列中的所述竖直地延长的第一电容器电极的总数目的所述阵列内的总数目；直接抵靠着所述绝缘支撑材料的所述最上部水平层并且直接抵靠着所述竖直地延长的第一电容器电极的电容器绝缘体；以及直接抵靠着所述电容器绝缘体的至少一个第二电容器电极。
附图说明
图1是根据本发明的实施例在过程中的衬底构造的部分的图解截面视图并且是穿过图3中的线1-1截取的。
图2是穿过图1和2中的线2-2截取的图解截面视图。
图3是穿过图3中的线3-3截取的图解截面视图。
图4、5和7到14是根据本发明的一些实施例在过程中的图1的构造的图解依序截面视图。
图6是根据本发明的实施例在过程中的衬底构造的部分的图解截面视图。
图15是根据本发明的实施例在过程中的衬底构造的部分的图解截面视图。
图16是在通过图15所示的步骤之后的处理步骤处的图15构造的视图。
具体实施方式
本发明的实施例涵盖用于集成电路的制造的方法以及独立于制造的方法的电容器的阵列。根据方法实施例制造的集成电路可具有如本文中在结构实施例中所述的属性中的任一个。第一实例方法实施例是参考图1到14在包括电容器的阵列的集成电路的制造中描述的。
参考图1到3，其示出了包括其中将制造电容器的阵列或阵列区域12的构造10的部分。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘(即，本文中以电学方式)材料中的任何一或多者的基底衬底13。各种材料已经竖向形成在基底衬底13上方。材料可在图1到3所描绘的材料的旁边、竖向向内或竖向向外。举例来说，集成电路的其它部分制造或完全制造的组件可提供在基底衬底13上方、周围或内部某处。也可以制造用于操作阵列(例如，存储器阵列)内的组件的控制电路和/或其它外围电路，且所述电路可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文档中，“子阵列”也可以被视为阵列。
存取装置15在图3中示意性地示出并且可以形成为基底衬底13的部分。仅借助于实例，其可包括用于控制对个体电容器的存取的场效应晶体管，例如，在DRAM电路中，其中存取装置15和电容器包括单个存储器单元(例如，一个晶体管、一个电容器[1T/1C]存储器单元)的组件。然而，设想了其它存储器电路和非存储器电路并且不论所述电路是现存的还是尚待研发的。实例基底衬底13示出为包括绝缘材料16(例如，掺杂和/或未掺杂的二氧化硅)，所述绝缘材料具有延伸穿过其中的导电通孔18以用于将个体存取装置15电耦合到个体电容器。
堆叠22已经从基底衬底13(例如，上方)向外竖直地形成并且包括第一材料24和第二材料26，所述第二材料在一个实施例中并且如所示为直接抵靠第一材料24。实例第一材料24包括绝缘材料20(例如，氮化硅和/或氮氧化硅)，所述材料可已经充当和/或将充当蚀刻停止。实例第一材料24还示出为包括材料28(例如，掺杂的或未掺杂的二氧化硅并且其可以是完全牺牲的)，中间材料30(例如，氮化硅)作为材料28内的水平层，并且材料32(例如，氮化硅)从材料28的上部部分竖直地向外。实例第二材料26包括二氧化硅、旋涂碳、氮氧化硅，以及现存或未来研发的硬质掩蔽材料。在第一实例描述的实施例中，第二材料26可以是牺牲的(例如，它的全部最终至少在阵列内被移除，因此它并不包括完成的集成电路构造的部分)。
竖直地延长的第一电容器电极34的阵列已经穿过堆叠22形成。其可包括如所示的固体柱构造或可包括任何其它合适的构造，例如，呈向上开口容器形状(未示出)的形式，此时在处理中所述形状可以或可以不填充有牺牲材料。实例第一电容器电极材料是氮化钛。第一电容器电极34相对于第一材料24的最外部分竖直地投影(例如，从实例材料32的至少最上部部分)，例如，使其如此投影的某一部分29具有10到15纳米的部分29的实例竖直投影距离。
第一电容器电极34的阵列12可以被视为具有在紧邻的第一电容器电极34之间的相应的直线38(一个是如此指定的)，其中构造10具有沿着直线38的相应的竖直截面(例如，图3的相对于一个指定的直线38的竖直的截面)。应注意相应的直线38未必在阵列12内的紧靠地最为接近的第一电容器电极34之间。无论如何，第一电容器电极34可以被视为在竖直截面中具有相应的第一侧40和相应的第二侧42。
参考图4和5，能量被引导(例如，如由箭头44指示)到第一电容器电极34的竖直地投影部分29上并且到在与竖直成角度的(例如，角度36)且在紧邻的第一电容器电极34之间沿着直线38的方向上的第二材料26上以形成到第二材料26中的开口50，所述开口沿着直线38单独地在紧邻的第一电容器电极34之间。在一个实施例中并且如所示，能量的此类引导形成穿过第二材料26的开口50，并且在一个此类实施例中其中第二材料26直接抵靠着第一材料24，能量的此类引导形成到第一材料24的开口50。替代地，在一个实施例中至少在处理的此时开口50可以仅部分地形成到第二材料26(未示出)中。无论如何，在一个实施例中并且如所示，阵列12内的开口50的总数目等于阵列12中的第一电容器电极34的总数目。
图1到5示出了实例实施例，其中在与竖直成角度的方向上在能量的所述引导到第二材料26上的开始处第二材料26并不覆盖第一电容器电极34的竖直地最外表面35。图6示出了替代的实例实施例构造10a，其中堆叠22a的第二材料26a覆盖第一电容器电极34的竖直地最外表面35。已在适当时使用来自第一所描述的实施例的相同标号，其中用后缀“a”指示某些构造差异。因此，如由图4和5所示相对于图6的构造10a引导能量将最初到第二材料26a上以暴露第一电容器电极34的竖直地最外表面35。可使用如所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
第一电容器电极34可以被视为穿过包括第一材料24和第二材料26的堆叠22竖向地形成的结构34的阵列。然而，用于形成集成电路的方法的实施例可形成任何其它现存或未来研发的结构，并且不论那些结构是牺牲的还是保持在完成的电路构造中且无论此类结构由哪种材料制成并且无论此类结构是否是在集成电路的完成的构造中电路操作性的。无论如何，在一个实施例中并且如所示，第一电容器电极/结构34排列在二维(2D)六边形晶格中。在另一实施例中，结构排列在具有平行四边形单位晶胞的二维(2D)晶格中，具有沿着平行四边形单位晶胞的对角线竖直的成角度的方向。可以使用其它2D阵列，并且其可具有布拉维晶格(即，在晶格内没有间隙或重叠)或具有非布拉维晶格。
在一个实施例中并且如图4和5中所示，能量的引导从沿着直线38的竖直截面中竖直地投影部分29的相应的第一侧40移除全部的第二材料26并且留下在竖直截面中横向地在竖直地投影部分29的相应的第二侧42上方的第二材料26。
在一个实施例中，能量的此类引导通过第二材料26的化学蚀刻移除第二材料26以至少主要形成开口50(即，高达且包含100％)并且在一个此类实施例中其是选择性地相对于第一电容器电极/结构34的竖直地投影部分29进行的(例如，使用引导化学蚀刻工具使用蚀刻化学作用以选择性地相对于第一电容器电极/结构34的不同组成的投影部分29各向异性地蚀刻第二材料26，例如，使用猛禽TM(RaptorTM)和可从加利福尼亚的圣克拉拉的应用材料(Applied Materials)获得的其它蚀刻工具)。在另一实例中，能量的此类引导通过第二材料26的非化学的物理移除来移除第二材料26以至少主要形成开口50(即，高达且包含100％)，其中一个此类实例使用将物理地轰击离子束引导到第一电容器电极/结构34的竖直地投影部分29上且以与竖直的此类角度到第二材料26上的离子束蚀刻剂。无论如何，技术人员可选择与竖直的任何合适的角度并且所述角度可影响开口50的大小(例如，沿着直线38的最大长度)。
在一个实施例中，第一材料24的材料32包括在完成的构造中支撑竖直地延长的第一电容器电极/结构34的绝缘支撑材料。在下文描述的另一实例实施例中，第二材料可包括呈提供此类功能的材料32的形式的绝缘支撑材料，并且其可以在没有使用其上方的任何额外第二材料26的情况下。替代地，本发明的实施例可不使用材料32作为支撑完成的构造中的竖直地延长的第一电容器电极/结构的绝缘支撑材料。
在一个实施例中并且在如上文所描述的能量的引导之后，第一材料24中的至少一些被移除以暴露第一电容器电极/结构34的侧壁(例如，其大部分在材料32下方)。在一个此类实施例中，能量的引导已形成具有开口50的第二材料26，穿过其中的是掩模56(例如，第二材料26与第一电容器电极/结构34的材料组合，如最初在图5中指定)。在一个此类实施例中，并且参考图7和8，掩模56已经使用同时蚀刻绝缘支撑材料32穿过掩模56中的开口50以使开口50延伸到绝缘支撑材料32中且穿过所述绝缘支撑材料。
在一个此类实施例中，并且参考图9和10，移除第一材料24中的至少一些以暴露第一电容器电极/结构34的侧壁包括选择性地相对于绝缘支撑材料32和第一电容器电极/结构34蚀刻绝缘支撑材料32(例如，材料28)下方的第一材料24。这可以各向同性地或各向异性地进行。另外，并且如所示，这可理想地最初各向异性地进行到中间材料30，并且随后化学作用改变为穿过中间材料30各向异性地蚀刻。在第二材料26(未示出)具有与材料28的组成相同的组成的情况下，如所示此类蚀刻可移除全部剩余的第二材料26。无论如何，并且在一个实施例中，当牺牲时移除全部剩余的第二材料26。
在一个实施例中，第二材料26最初包括水平层58，所述水平层在阵列12内是水平地且竖直地连续的(图2)。在一个此类实施例中，此类水平层58经形成为通过所述能量的引导或在所述能量的引导之后水平地且竖直地不连续的，其中图1到5、7和8的实例实施例示出了引导此类能量的行为形成此类水平层58为在图7到10中水平地且竖直地不连续的。
图11和12示出了实例后续处理，其中已经进行各向同性蚀刻以移除全部剩余的材料28(未示出)以暴露更多的第一电容器电极/结构34的侧壁。当存在时中间材料30还可充当在完成的构造中支撑竖直地延长的第一电容器电极/结构34的绝缘支撑材料。
参考图13和14，电容器绝缘体60已经形成在第一电容器电极/结构34的暴露的侧壁上方(并且当存在时在绝缘支撑材料32和30上方)，并且至少一个第二电容器电极62已经形成在电容器绝缘体60上方，因此形成个体电容器65。在一个实施例中并且如所示，单个第二电容器电极62可以形成为对阵列12内的全部电容器65共用的。
可使用如所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
相对于图15和16相对于替代实施例构造10b的制造描述了实例替代实施例。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“b”指示某些构造差异。替代的实例方法实施例并不使用材料32的竖直地向外的第一所描述的实施例的实例第二材料26。实际上，在图15和16中，第一材料24可以被视为材料32下方的全部材料，其中材料32被视为第二材料且在一个实施例中其直接抵靠着第一电容器电极/结构34的侧壁并且在一个实施例中材料32是绝缘的并且在电容器的阵列的完成的构造中支撑第一电容器电极34。图15在处理序列中对应于图3的处理序列(在以与竖直的角度引导能量之前)并且图16在处理序列中对应于图5的处理序列(在以与竖直的角度引导能量之后)。图16示出了形成掩模56b的水平层58b的材料32b。可如上文相对于图7到14所描述而发生后续处理。可使用如所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
本发明的实施例涵盖独立于制造的方法的电容器的阵列。然而，此阵列可具有如本文中在方法实施例中所描述的属性中的任一个。类似地，上文所描述的方法实施例可并入且形成相对于装置实施例描述的属性中的任一个。
在一个实施例中，电容器(例如，65)的阵列包括竖直地延长的第一电容器电极(例如，34)的二维(2D)阵列(例如，12)。绝缘支撑材料(例如，32)的水平层(例如，58、58b)直接抵靠着并且支撑第一电容器电极。绝缘支撑材料的水平层在2D阵列中在二维中是水平地且竖直地不连续的(例如，与水平地且竖直地连续的电容器绝缘体60相反)。电容器绝缘体(例如，60)直接抵靠着绝缘支撑材料的水平地且竖直地不连续的水平层并且直接抵靠着竖直地延长的第一电容器电极。至少一个第二电容器电极(例如，62)直接抵靠着电容器绝缘体。可使用如所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
在一个实施例中，电容器(例如，65)的阵列包括竖直地延长的第一电容器电极(例如，34)的2D阵列(例如，12)。绝缘支撑材料(例如，32)的最上部水平层(例如，58、58b)直接抵靠着并且支撑第一电容器电极。开口(例如，50)竖直地延伸穿过2D阵列中的绝缘支撑材料的最上部水平层。开口具有等于2D阵列中的竖直地延长的第一电容器电极的总数目的阵列内的总数目。电容器绝缘体(例如，60)直接抵靠着绝缘支撑材料的最上部水平层并且直接抵靠着竖直地延长的第一电容器电极。至少一个第二电容器电极(例如，62)直接抵靠着电容器绝缘体。可使用如所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
上述处理或构造可以被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为完成的构造的部分也可形成于任何地方，并且在一些实施例中可以在阵列下面(例如，阵列下面的CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。介入结构可提供于竖直地紧邻的堆叠/叠组之间(例如，额外电路和/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或者两个或大于两个堆叠/叠组可以基本上在同时制造。
上文所论述的组合件和结构可用于集成电路/电路中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如，相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文档中，除非另外指示，否则“竖向”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)并且可相对于所述方向在制造期间处理衬底，且竖直是与其大体上正交的方向。参考“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)的方向并且可相对于所述方向在制造期间处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直的方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°成角度的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考晶体管的通道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考基底长度的定向，在操作中电流在发射器与收集器之间沿着所述定向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“正下方”和“处于正下方”要求两个所陈述区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与是否存在两个所陈述区/材料/组件的任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与否存在两个所陈述区/材料/组件的任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可以是连续的或不连续的。在针对任何材料提供一或多种实例组合物的情况下，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来研发的技术形成每个材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另外指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并不均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当存在所陈述材料、区或结构相对彼此的至少某一物理触摸接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在……上方”、“在……上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对彼此无物理触摸接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件被称作“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的导电/导体/传导材料中的任一个的组成可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
本文中，关于蚀刻(etch)、蚀刻(etching)、移除(removing)、移除(removal)、沉积、形成(forming)和/或形成(formation)的“选择性”是一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另外指示，否则本文中“或”的使用涵盖任一者和两者。
结论
在一些实施例中，用于形成集成电路的方法包括形成竖向穿过包括第一材料和第二材料的堆叠的结构的阵列。结构相对于第一材料的最外部分竖直地投影。能量被引导到结构的竖直地投影部分上并且到在与竖直成角度的且在紧邻的结构之间沿着直线的方向上的第二材料上以形成到第二材料中的开口，所述开口沿着直线单独地在紧邻结构之间。
在一些实施例中，用于形成电容器的阵列的方法包括形成穿过包括第一材料和第二材料的堆叠的竖直地延长的第一电容器电极的阵列。第一电容器电极相对于第一材料的最外部分竖直地投影。能量被引导到第一电容器电极的竖直地投影部分上并且到在与竖直成角度的且在紧邻的第一电容器电极之间沿着直线的方向上的第二材料上以形成穿过第二材料的开口，所述开口沿着直线单独地在紧邻第一电容器电极之间。能量的所述引导从在沿着直线的竖直截面中竖直地投影部分的相应的第一侧移除全部的第二材料。能量的所述引导留下在竖直截面中横向地在竖直地投影部分的相应的第二侧上方的第二材料。在能量的所述引导之后，第一材料中的至少一些被移除以暴露第一电容器电极的侧壁。电容器绝缘体形成在第一电容器电极的暴露的侧壁上方。至少一个第二电容器电极形成在容器绝缘体上方。
在一些实施例中，电容器的阵列包括竖直地延长的第一电容器电极的二维(2D)阵列。绝缘支撑材料的水平层直接抵靠着并且支撑第一电容器电极。绝缘支撑材料的水平层在2D阵列中在二维中是水平地且竖直地不连续的。电容器绝缘体直接抵靠着绝缘支撑材料的水平地且竖直地不连续的水平层并且直接抵靠着竖直地延长的第一电容器电极。至少一个第二电容器电极直接抵靠着电容器绝缘体。
在一些实施例中，电容器的阵列包括竖直地延长的第一电容器电极的二维(2D)阵列。绝缘支撑材料的最上部水平层直接抵靠着并且支撑第一电容器电极。开口竖直地延伸穿过2D阵列中的绝缘支撑材料的最上部水平层。开口具有等于2D阵列中的竖直地延长的第一电容器电极的总数目的阵列内的总数目。电容器绝缘体直接抵靠着绝缘支撑材料的最上部水平层并且直接抵靠着竖直地延长的第一电容器电极。至少一个第二电容器电极直接抵靠着电容器绝缘体。
根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (25)

1.一种用于形成集成电路的方法，其包括：
形成竖向穿过包括第一材料以及第二材料的堆叠的结构的阵列，所述结构相对于所述第一材料的最外部分竖直地投影；以及
将能量引导到所述结构的竖直地投影部分上并且到在与竖直成角度的且在紧邻的所述结构之间沿着直线的方向上的所述第二材料上以形成到所述第二材料中的开口，所述开口沿着所述直线单独地在所述紧邻结构之间。
2.根据权利要求1所述的方法，其中能量的所述引导形成穿过所述第二材料的所述开口。
3.根据权利要求2所述的方法，其中所述第二材料直接抵靠着所述第一材料，能量的所述引导形成到所述第一材料的所述开口。
4.根据权利要求1所述的方法，其中在与竖直成角度的所述方向上在能量的所述引导到所述第二材料上的开始处所述第二材料并不覆盖所述结构的竖直地最外表面。
5.根据权利要求1所述的方法，其中，
所述第二材料覆盖所述结构的竖直地最外表面；以及
能量的所述引导最初到所述第二材料上以暴露所述结构的竖直地最外表面。
6.根据权利要求1所述的方法，其中能量的所述引导通过所述第二材料的化学蚀刻移除所述第二材料以至少主要形成所述开口。
7.根据权利要求6所述的方法，其中所述化学蚀刻是相对于所述竖直地投影的伸出部分选择性地进行的。
8.根据权利要求1所述的方法，其中能量的所述引导通过所述第二材料的非化学的物理移除来移除所述第二材料以至少主要形成所述开口。
9.根据权利要求8所述的方法，其中能量的所述引导包括将离子束引导到所述结构的所述竖直地投影部分上并且以所述角度到所述第二材料上。
10.根据权利要求1所述的方法，其中所述开口具有等于所述结构的总数目的总数目。
11.根据权利要求1所述的方法，其中，
所述第二材料最初包括在所述阵列内水平地且竖直地连续的水平层；以及
通过能量的所述引导或在能量的所述引导之后形成所述水平层为水平地且竖直地不连续。
12.根据权利要求11所述的方法，其中所述开口具有等于所述结构的总数目的总数目。
13.根据权利要求1所述的方法，其中所述结构排列在二维2D六边形晶格中。
14.根据权利要求1所述的方法，其中所述结构排列在具有平行四边形单位晶胞的二维2D晶格中，所述方向沿着所述平行四边形单位晶胞的对角线。
15.一种用于形成电容器的阵列的方法，其包括：
形成穿过包括第一材料以及第二材料的堆叠的竖直地延长的第一电容器电极的阵列，所述第一电容器电极相对于所述第一材料的最外部分竖直地投影；
将能量引导到所述第一电容器电极的竖直地投影部分上并且到在与竖直成角度的且在紧邻的所述第一电容器电极之间沿着直线的方向上的所述第二材料上以形成穿过所述第二材料的开口，所述开口沿着所述直线单独地在所述紧邻第一电容器电极之间，能量的所述引导从在沿着所述直线的竖直截面中所述竖直地投影部分的相应的第一侧移除全部的所述第二材料，能量的所述引导留下在所述竖直截面中横向地在所述竖直地投影部分的相应的第二侧上方的所述第二材料；
在能量的所述引导之后，移除所述第一材料中的至少一些以暴露所述第一电容器电极的侧壁；
在所述第一电容器电极的所述暴露的侧壁上方形成电容器绝缘体；以及
在所述容器绝缘体上方形成至少一个第二电容器电极。
16.根据权利要求15所述的方法，其中所述第二材料是牺牲的并且是在形成所述电容器绝缘体之前移除的。
17.根据权利要求16所述的方法，其中所述第一材料包括在电容器的所述阵列的完成的构造中支撑所述竖直地延长的第一电容器电极的绝缘支撑材料。
18.根据权利要求17所述的方法，其中具有穿过其中的开口的所述第二材料形成掩模，并且所述方法进一步包括：
使用所述掩模同时穿过所述掩模中的所述开口蚀刻所述绝缘支撑材料以将所述开口延伸到所述绝缘支撑材料中并且穿过所述绝缘支撑材料。
19.根据权利要求18所述的方法，其中所述移除所述第一材料中的至少一些以暴露所述第一电容器电极的侧壁包括选择性地相对于所述绝缘支撑第二材料以及所述竖直地延长的第一电容器电极蚀刻所述第一材料穿过所述绝缘支撑材料中的所述开口。
20.根据权利要求15所述的方法，其中所述第一材料包括在电容器的所述阵列的完成的构造中支撑所述竖直地延长的第一电容器电极的绝缘支撑材料，具有穿过其中的开口的所述第二材料形成掩模，并且所述方法进一步包括：
使用所述掩模同时穿过所述掩模中的所述开口蚀刻所述绝缘支撑材料以将所述开口延伸到所述绝缘支撑材料中并且穿过所述绝缘支撑材料。
21.根据权利要求15所述的方法，其中，
所述第二材料包括直接抵靠着所述竖直地延长的第一电容器电极的侧壁的绝缘支撑材料并且支撑在电容器的所述阵列的完成的构造中的所述竖直地延长的第一电容器电极；以及
所述开口最终穿过所述绝缘支撑第二材料到所述第一材料形成。
22.根据权利要求21所述的方法，其中所述移除所述第一材料中的至少一些以暴露所述第一电容器电极的侧壁包括选择性地相对于所述绝缘支撑第二材料以及所述竖直地延长的第一电容器电极蚀刻所述第一材料穿过所述开口。
23.一种电容器的阵列，其包括：
竖直地延长的第一电容器电极的二维2D阵列；
直接抵靠着并且支撑所述第一电容器电极的绝缘支撑材料的水平层，所述绝缘支撑材料的所述水平层在所述2D阵列中在所述二维中是水平地且竖直地不连续的；
直接抵靠着所述绝缘支撑材料的所述水平地且竖直地不连续的水平层并且直接抵靠着所述竖直地延长的第一电容器电极的电容器绝缘体；以及
直接抵靠着所述电容器绝缘体的至少一个第二电容器电极。
24.一种电容器的阵列，其包括：
竖直地延长的第一电容器电极的二维2D阵列；
直接抵靠着并且支撑所述第一电容器电极的绝缘支撑材料的最上部水平层；
竖直地延伸穿过所述2D阵列中的所述绝缘支撑材料的所述最上部水平层的开口，所述开口具有等于所述2D阵列中的所述竖直地延长的第一电容器电极的总数目的所述阵列内的总数目；
直接抵靠着所述绝缘支撑材料的所述最上部水平层并且直接抵靠着所述竖直地延长的第一电容器电极的电容器绝缘体；以及
直接抵靠着所述电容器绝缘体的至少一个第二电容器电极。
25.根据权利要求24所述的阵列，其中绝缘支撑材料的所述最上部水平层在所述2D阵列中在所述二维中是水平地且竖直地不连续的。
CN202010150099.9A 2019-05-23 2020-03-06 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法 Pending CN111987102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/420,582 2019-05-23
US16/420,582 US11195838B2 (en) 2019-05-23 2019-05-23 Arrays of capacitors, methods used in forming integrated circuitry, and methods used in forming an array of capacitors

Publications (1)

Publication Number Publication Date
CN111987102A true CN111987102A (zh) 2020-11-24

Family

ID=73441708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010150099.9A Pending CN111987102A (zh) 2019-05-23 2020-03-06 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法

Country Status (2)

Country Link
US (2) US11195838B2 (zh)
CN (1) CN111987102A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563008B2 (en) * 2021-03-08 2023-01-24 Micron Technology, Inc. Integrated memory with redistribution of capacitor connections, and methods of forming integrated memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102008319B1 (ko) * 2012-11-30 2019-08-07 삼성전자주식회사 반도체 소자의 형성 방법
KR102295966B1 (ko) * 2014-08-27 2021-09-01 삼성전자주식회사 나노와이어를 이용한 반도체 소자 형성 방법

Also Published As

Publication number Publication date
US20200373303A1 (en) 2020-11-26
US11195838B2 (en) 2021-12-07
US20220059536A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN113169172A (zh) 存储器阵列
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN113972175A (zh) 电容器阵列和用于形成电容器阵列的方法
CN111863813A (zh) 用于形成集成电路的方法
CN113380805A (zh) 集成电路、dram电路及用于形成其的方法
US20220059536A1 (en) Arrays Of Capacitors, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming An Array Of Capacitors
CN111292785A (zh) 存储器电路和形成存储器电路的方法
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
US11476255B2 (en) Method used in forming an array of vertical transistors and method used in forming an array of memory cells individually comprising a vertical transistor and a storage device above the vertical transistor
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
US11139309B2 (en) Integrated circuitry, arrays of capacitors of integrated circuitry, and methods used in the fabrication of integrated circuitry
CN113785395A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113544849A (zh) 集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法
CN114256335A (zh) 垂直晶体管，集成电路，以及形成垂直晶体管及集成电路的方法
CN114256247A (zh) 集成电路，用于制造垂直晶体管的方法，和用于制造集成电路的方法
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113937105A (zh) 包括存储器单元串的存储器阵列及用于形成存储器阵列的方法
CN112053951A (zh) 用于集成电路制造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination