CN111292785A - 存储器电路和形成存储器电路的方法 - Google Patents

存储器电路和形成存储器电路的方法 Download PDF

Info

Publication number
CN111292785A
CN111292785A CN201911253037.4A CN201911253037A CN111292785A CN 111292785 A CN111292785 A CN 111292785A CN 201911253037 A CN201911253037 A CN 201911253037A CN 111292785 A CN111292785 A CN 111292785A
Authority
CN
China
Prior art keywords
individual
vias
word lines
memory array
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911253037.4A
Other languages
English (en)
Inventor
沃纳·军林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111292785A publication Critical patent/CN111292785A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及存储器电路和形成存储器电路的方法。形成存储器电路的方法包括使用数字线掩模以形成以下两者：(a)存储器阵列区域中的导电数字线，和(b)在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分。所述通孔的所述下部部分与所述通孔和所述数字线下方的电路电耦合。导电字线的对形成于所述存储器阵列区域中的所述数字线上方。所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中。所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方。形成所述个别通孔的个别上部部分。所述个别上部部分：(c)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(d)将个别对字线的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。揭示了其它方法和不依赖于制造方法的结构。

Description

存储器电路和形成存储器电路的方法
技术领域
本文揭示的实施例涉及存储器电路和形成存储器电路的方法。
背景技术
存储器是一种集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和存取线的组合对每个存储器单元进行唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或信息状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量如电场可以静电方式存储在此类材料内。取决于绝缘体材料的组成，所述存储的场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少部分。铁电材料的特征为具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后保持住(至少持续一时间)。每个极化状态具有彼此不同的电荷存储电容，所述电荷存储电容理想地可用于对存储器状态写入(即，存储)和读取而不逆转极化状态直到期望进行此逆转为止。不太合意地，在具有铁电电容器的某个存储器中，读取存储器状态的行为可能会颠倒极化。因此，在确定极化状态后，进行对存储器单元的重写以紧接在其确定之后将存储器单元置于预读取状态中。无论如何，由于形成电容器的部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想地是非易失性的。其它可编程材料可用作电容器绝缘体以使电容器为非易失性的。
场效应晶体管是可用于存储器单元的另一类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。无论如何，栅极绝缘体都可为可编程的，例如是铁电的。
现有和未来开发的存储器单元可包括晶体管和电容器两者、有电容器且无晶体管、有晶体管且无电容器，或无电容器也无晶体管。
发明内容
在一个方面中，本申请案提供一种形成存储器电路的方法，其包括：使用数字线掩模以形成以下两者：(a)存储器阵列区域中的导电数字线，和(b)在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔的所述下部部分与所述通孔和所述数字线下方的电路电耦合；在所述存储器阵列区域中的所述数字线上方形成导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；以及形成所述个别通孔的个别上部部分，所述个别上部部分：(c)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(d)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
在另一方面中，本申请案提供一种形成存储器电路的方法，其包括：在导电材料上方形成掩模，所述掩模包括存储器阵列区域中的多个数字线轮廓和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分的多个轮廓；在蚀刻所述导电材料的未经掩蔽部分时使用所述掩模以形成包括所述存储器阵列区域中的所述导电材料的导电数字线且形成包括所述外围电路区域中的所述导电材料的导电通孔的下部部分；在所述通孔中的个别者的所述下部部分中的个别者正上方形成竖直延伸的牺牲结构；在所述存储器阵列区域中的所述数字线上方形成导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者的所述字线抵靠所述牺牲结构中的个别者的相对侧；以及用导体材料替换所述牺牲结构且在那里形成所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将相应个别对字线的所述字线直接电耦合在一起。
在又一方面中，本申请案提供一种存储器电路，其包括：存储器阵列区域中的导电数字线和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔与所述通孔和所述数字线下方的电路电耦合；在所述存储器阵列区域中的所述数字线上方的导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；以及所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
在又一方面中，本申请案提供一种存储器电路，其包括：存储器阵列区域中的导电数字线；所述存储器阵列区域中的导电字线的对，所述字线的对相对于所述数字线竖直隔开且从所述存储器阵列区域延伸到在所述存储器阵列区域外侧的外围电路区域中；所述数字线和所述字线的对上方的上部电路；所述数字线和所述字线的对下方的下部电路；以及所述外围电路区域中的导电通孔，所述导电通孔使所述上部电路的电路组件与所述下部电路的电路组件直接电耦合，所述通孔将所述字线的对中的个别者的所述字线个别地直接电耦合在一起。
在又一方面中，本申请案提供一种存储器电路，其包括：存储器阵列区域中的导电数字线和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔与所述通孔和所述数字线下方的电路电耦合；在所述存储器阵列区域中的所述数字线上方的导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；存储器单元，其个别地包括晶体管和铁电电容器；所述晶体管包括：竖直沟道，其横向位于个别字线对中的一者的所述字线之间；下部源极/漏极区，其在所述沟道下方且直接电耦合到所述数字线中的一个；以及上部源极/漏极区，其在所述沟道上方；且所述铁电电容器包括：下部电容器电极；上部电容器电极；铁电电容器绝缘体，其竖直位于所述下部电容器电极与所述上部电容器电极之间；且所述下部电容器电极直接电耦合到所述上部源极/漏极区；以及所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
附图说明
图1是在根据本发明的一些实施例的过程中的构造的一部分的图解横截面视图。
图2是穿过图1中的线2-2截取的视图。
图3是穿过图1中的线3-3截取的视图。
图4是在图2所展示的步骤之后的处理步骤时图2构造的视图。
图5是对应于图3的横截面的图4构造的视图。
图6是在图4所展示的步骤之后的处理步骤时图4构造的视图。
图7是穿过图6中的线7-7截取的视图。
图8是穿过图6中的线8-8截取的视图。
图9是在图6所展示的步骤之后的处理步骤时图6构造的视图。
图10是穿过图9中的线10-10截取的视图。
图11是穿过图9中的线11-11截取的视图。
图12是在图9所展示的步骤之后的处理步骤时图9构造的视图。
图13是在图12所展示的步骤之后的处理步骤时图12构造的视图。
图14是在图13所展示的步骤之后的处理步骤时图13构造的视图。
图15是穿过图14中的线15-15截取的视图。
图16是穿过图14中的线16-16截取的视图。
图17是在图14所展示的步骤之后的处理步骤时图14构造的视图。
图18是对应于图16的横截面的图17构造的视图。
图19是在图17所展示的步骤之后的处理步骤时图17构造的视图。
图20是穿过图19中的线20-20截取的视图。
图21是穿过图19中的线21-21截取的视图。
图22是在图19所展示的步骤之后的处理步骤时图19构造的视图。
图23是穿过图22中的线23-23截取的视图。
图24是穿过图22中的线24-24截取的视图。
图25是在图22所展示的步骤之后的处理步骤时图22构造的视图。
图26是穿过图25中的线26-26截取的视图。
图27是在图26所展示的步骤之后的处理步骤时图26构造的视图。
图28是在图27所展示的步骤之后的处理步骤时图27构造的视图。
图29是在图28所展示的步骤之后的处理步骤时图28构造的视图。
图30是在图29所展示的步骤之后的处理步骤时图29构造的视图。
图31是穿过图30和32中的线31-31截取的视图。
图32是穿过图31中的线32-32截取的视图。
图33是穿过图31中的线33-33截取的视图。
图34是穿过图30中的线34-34截取的视图。
图35是穿过图30中的线35-35截取的视图。
具体实施方式
本发明的实施例涵盖存储器电路和形成存储器电路的方法。首先参考图1-35描述实例方法实施例。
参看图1-3，在形成存储器电路的方法中的过程中示出衬底构造10。构造10包括存储器阵列区域12和在存储器阵列区域12外侧的外围电路区域14。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘(即，其中以电学方式)材料中的任何一或多者的基底衬底11。材料可在图1-3所描绘材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。用于操作存储器单元的阵列内(例如，阵列区域12内)的组件的控制和/或其它外围电路也可以经制造且可或可不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地(in tandem)或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。
实例基底衬底11示出为包括绝缘材料16(例如，二氧化硅和/或氮化硅)，其中外围电路区域14在绝缘材料16中包括导电材料18作为一些外围电路或其它电路(例如，一或多个电路组件)的一部分，在一些实施例中，导电材料18并非是本发明的另外材料而是其隆起部位于构造10内。导电材料20已形成于基底衬底11上方。掩蔽材料22(例如，光致抗蚀剂)已形成于导电材料20上方且已经图案化以共同形成掩模24。无论是否存在导电材料20，掩模24都可以是数字线掩模或可用以形成数字线掩模，如从后续讨论将显而易见。在本文档的上下文中，“数字线掩模”是作为衬底构造10的部分形成的经图案化掩蔽层，其至少部分地用以形成存储器阵列区域12内的数字线的轮廓。关于使用通常被称为“间隔件图案化”或“间距倍增”的做法的一个实例实施例继续讨论，其中掩模24不是数字线掩模但用以形成数字线掩模，且随后是其中掩模24是数字线掩模的替代实施例的简要说明。
参看图4和5，理想地与掩蔽材料22的组成是不同组成的掩蔽材料26(例如，二氧化硅或氮化硅)已保形地形成于掩蔽材料22上方。图6-8示出已对掩蔽材料26进行的后续无掩模的各向异性蚀刻，以从掩蔽材料22之上移除此材料且从导电材料20上方清除一些掩蔽材料26，紧邻于掩蔽材料22的侧壁之处除外。图9-11示出相对于掩蔽材料26选择性地后续移除掩蔽材料22(未示出)(例如，图4-11示出间隔件图案化实例)。
图12和13示出后续处理，由此经图案化掩蔽材料31(例如，光致抗蚀剂)已形成构造10之上或形成为其部分，随后相对于导电材料20选择性地蚀刻暴露的掩蔽材料26(图13)，其中例如经图案化掩蔽材料26形成在一个实施例中包括数字线掩模的掩模28(图10和11)。数字线掩模28包括存储器阵列区域12中的多个数字线轮廓30且包括导电通孔(尚未示出)的下部部分(尚未示出)的多个轮廓32。
参看图14-16，掩蔽材料31(未示出)已移除，随后使用数字线掩模28的掩蔽材料26作为掩模，同时蚀刻掉导电材料20的未经掩蔽部分以形成包括存储器阵列区域12中的导电材料20的导电数字线34且形成包括外围电路区域14中的导电材料20的导电通孔38的下部部分36，随后移除数字线掩模28/掩蔽材料26(未示出)。
上述处理仅是形成数字线掩模28的一个实例，所述数字线掩模用以形成以下两者：(a)存储器阵列区域12中的导电数字线34，和(b)外围电路区域14中的导电通孔38的下部部分36，其中通孔38的此类下部部分36与通孔38和数字线34下方的电路(例如，导电材料18是所述电路的部分)电耦合，在一个实施例中直接电耦合。可使用替代的现有或未来开发的处理来形成(a)和(b)两者。作为一个实例，但次优选的，在形成掩蔽材料22之前，图12的掩模可能用以蚀刻掉暴露部分导电材料20。作为另一实例，如图1-3中所示的掩模构造24可以在下方不存在导电材料(例如，无20)的情况下形成，所述导电材料原本将用于形成数字线和通孔的下部部分。实际上，在此后面另一实例中，材料26可以是类似于图4-11所示而沉积且图案化的导电材料，由此掩模24有效地作为数字线掩模，且随后进行图12和13所示的其后续图案化而最终得到如图14-16中所示的构造(例如，进而使用数字线掩模24以形成如上文所描述的(a)和(b)两者)。这本质上是另一种/替代的间距倍增/间隔件图案化技术。或者，可以不使用间隔件图案化或间距倍增，且可使用任何现有或未来开发的技术执行如上文所描述的实例掩模24/28，所述实例掩模用作数字线掩模以形成(a)和(b)两者。
参看图17和18，绝缘体材料39(例如，二氧化硅或氮化硅)已形成且经平面化至少回到导电材料20的竖向最外表面。随后，材料40已沉积于绝缘体材料39和导电材料20上方。在一个实施例中，材料40将用以形成外围电路区域14中的竖直延伸的牺牲结构(尚未示出)，并且无论如何，在一个实施例中，材料40将用以形成存储器阵列区域12中的存储器电路(尚未示出)的存储器单元的晶体管的晶体管源极/漏极区和沟道材料。实例材料40是掺杂和/或未掺杂的半导体材料，例如可以修改电导率的杂质掺杂或未掺杂的多晶硅。仅借助于实例，实例材料40示出为包括最上部和最下部导电掺杂区，其间包夹着具有较低且可能不同导电型掺杂的区。图中的实例掺杂浓度/密度是通过点刻法密度示出，其中相对于彼此来说较密集的点刻法指示较大掺杂剂浓度且较稀疏点刻法指示较低掺杂剂浓度。如果最终掺杂有修改电导率的杂质，那么材料40可以在过程中此时经部分或完全如此掺杂或者在过程中此时经部分或完全未掺杂。
参看图19-21，材料40已经图案化以形成竖直延伸的牺牲结构46，其在个别通孔38的个别下部部分36上方，在一个实施例中位于正上方。在一个实施例中，牺牲结构46经形成为主要包括多晶硅。在一个实施例中，材料40还已经图案化以形成鳍状晶体管结构50，所述结构最终包括下部源极/漏极区44、上部源极/漏极区42和其间的沟道区43。在一个实施例中，个别牺牲结构46和下方的相应个别通孔38的下部部分36经形成纵向共同延伸(图19)且在一个实施例中不横向共同延伸(图19和21)。
上述处理是其中与形成数字线34和通孔38的下部部分36在不同时间且使用另一(即，单独)掩模形成牺牲结构46的实例。替代地且仅借助于实例，使用用以形成数字线34和导电通孔38的下部部分36的掩模(例如，且基本上同时)形成牺牲结构46。作为此实例，导电材料20和材料40可以在形成掩蔽材料22之前形成于图1-3的衬底11上方，且由此最终在蚀刻导电材料20的未经掩蔽部分之前蚀刻牺牲结构46的材料40。如果需要，则这可促进将在下方的相应个别通孔的下部部分中的个别牺牲结构形成为横向共同延伸(未示出)。
参看图22-24，导电字线56的对54a-54h(一般称为54*)已形成于存储器阵列区域12中的数字线34上方。字线56的对54*从存储器阵列区域12延伸到外围电路区域14中。在一个实施例中，个别对54*的字线56抵靠个别牺牲结构46的相对侧。在一个实施例中，个别对54*在个别通孔38的个别下部部分36的正上方。图22-24示出仅一个实例实施例，其中在所描绘的横截面中的外围电路区域14中每个第四对54*在其间具有相关联牺牲结构46。更多或更少的对54*可以在紧邻的牺牲结构46之间，包含牺牲结构46与每个对54*相关联以使得其间无任何其它的对(未示出)。在一或多个对54*在紧邻牺牲结构46之间的情况下，那些对54*可具有例如在图22位于的页面的右边的牺牲结构46(未示出)，且所述牺牲结构个别地将在另一个别通孔的下部部分上方。替代地且仅借助于实例，那些对54*可具有位于存储器阵列区域12的接纳外围电路区域14的相对侧上的牺牲结构46。
在一个实施例中且如图所示，栅极绝缘体58已在形成个别字线56的对54*之前形成，其中栅极绝缘体58抵靠个别牺牲结构46的相对侧，在一个实施例中是直接抵靠。在一个实施例中，存储器阵列区域12中和外围电路区域14中的字线56已经抵靠栅极绝缘体58形成，在一个实施例中是直接抵靠。形成图22-24的构造的实例技术包含形成平面化绝缘体层60(其可具有与绝缘体材料39相同或不同的组成)，随后形成牺牲心轴/占位结构，其中栅极绝缘体58和字线56以间隔件图案化或间距倍增方式形成。实例平面化绝缘材料62(与材料39和60中的任一个具有相同或不同组成)示出为已随后形成。
牺牲结构被导体材料替换且在那里形成个别通孔的个别上部部分，所述个别上部部分：(c)直接电耦合到个别通孔的个别下部部分中的一个，且(d)将字线的相应个别对的字线直接电耦合在一起。任何现有或未来开发的技术可与接下来参考图25-29描述的一个此类实例实施例一起使用。
参看图25和26，绝缘材料64(例如，二氧化硅或氮化硅)已形成于绝缘材料62之上。已形成穿过外围电路区域14到牺牲结构46的开口65。
参看图27，牺牲结构46(未示出)已被蚀刻掉(例如，通过相对于其它暴露材料的选择性湿式各向同性蚀刻，在一个实施例中包含相对于栅极绝缘体58选择性地蚀刻)，从而留下空隙空间77。随后且参看图28，已在外围电路区域14中蚀刻栅极绝缘体58以暴露字线56的相应个别对54*的侧壁66。在绝缘材料62的沉积之前，蚀刻终止衬里(例如，如果材料62是二氧化硅则衬里为氮化硅，且未图示)可沉积于字线56上方和旁边，以排除图28所示的实例蚀刻横向延伸而暴露邻近字线56的风险。
参看图29，导体材料68已形成于开口65中且直接抵靠字线56的侧壁66。这样做的实例技术是最初沉积导体材料68以过填充图28描绘的开口，并且其后将此平面化至少回到绝缘材料64的竖向最外表面。这导致个别地包括其上部部分70的导电通孔38的形成/膨胀，所述上部部分：(c)直接电耦合到个别通孔38的个别下部部分36中的一个，且(d)将字线56的相应个别对54*的字线56直接电耦合在一起。
因此，并且在一个实施例中，替换牺牲结构46的动作包括移除牺牲结构且随后形成导体材料68，并且进一步包括在移除牺牲结构之前，在牺牲结构之上形成绝缘材料(例如，64)。穿过绝缘材料形成开口(例如，65)且所述开口个别地延伸到个别牺牲结构中的一个，其中移除牺牲结构包括通过开口蚀刻牺牲结构。导体材料形成于开口中和下方的空隙空间(例如，77)中，在牺牲结构的蚀刻之后仍保留。在一个此类实施例中，在通过开口蚀刻牺牲结构而移除牺牲结构之后，通过使用与通过开口蚀刻牺牲结构中使用的方法不同的蚀刻化学方法进行蚀刻而加宽空隙空间(例如，至少通过移除材料58)。
参看图30-35，此仅借助于实例示出后续处理，由此导电材料72如所示已形成为直接耦合到导电材料68且经图案化。电荷存储装置，例如电容器75(图34和35中示意性地示出)可直接电耦合到导电材料68，由此已形成个别地包括电容器75和晶体管25的(例如，存储器电路95的)实例个别存储器单元80。实例电容器75包括对置的电容器电极86和88，其间具有电容器绝缘体87(例如，二氧化硅、氮化硅、二氧化铪、氧化铝等)。在一个实施例中，电容器75是具有电容器绝缘体87进而为铁电性(例如，任何现有或未来开发的铁电材料)的铁电电容器。
可以关于上述实施例使用本文关于其它实施例示出和/或描述的任何其它属性或方面。
本发明的实施例涵盖一种形成存储器电路(例如，95)的方法。此方法包括使用数字线掩模(例如，24或28)以形成以下两者：(a)存储器阵列区域(例如，12)中的导电数字线(例如，34)，和(b)在所述存储器阵列区域外侧的外围电路区域(例如，14)中的导电通孔(例如，38)的下部部分(例如，36)。通孔的下部部分与通孔和数字线下方的电路(例如，18)电耦合。在一个实施例中，个别通孔水平地纵向伸长。在一个此类实施例中，数字线相对于彼此平行地纵向伸长，水平-纵向伸长的通孔相对于彼此平行，且通孔和数字线相对于彼此纵向成角度且在一个此类实施例中相对于彼此纵向成正交角度。在一个实施例中，数字线掩模在存储器阵列区域和外围电路区域两者中的导电材料(例如，20)正上方。使用数字线掩模以形成如上所陈述的(a)和(b)两者的动作包括蚀刻存储器阵列区域和外围电路区域中未被数字线掩模覆盖的导电材料。在一个此类实施例中，存储器阵列区域和外围区域中的导电材料的蚀刻是同时进行的(例如，如上文关于图13和14的一个实施例示出和描述)。导电字线(例如，56)的对(例如，54*)形成于存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在个别通孔的下部部分中的个别者正上方(与是否曾形成竖直延伸的牺牲结构无关)。形成个别通孔的个别上部部分(例如，70)且所述上部部分：(c)直接电耦合到个别通孔的个别下部部分中的一个，且(d)将个别对字线中的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。可使用本文关于其它实施例示出和/或描述的任何其它属性或方面。
本发明的实施例涵盖与制造方法无关的结构和/或装置。然而，此类结构和/或装置可具有如本文在方法实施例中描述的属性中的任一个。同样，上述方法实施例可并入且形成关于结构和/或装置实施例描述的属性中的任一个。
在一个实施例中，存储器电路(例如，95)包括存储器阵列区域(例如，12)中的导电数字线(例如，34)和所述存储器阵列区域横向的外围电路区域(例如，14)中的导电通孔(例如，38)的下部部分(例如，36)。所述通孔与通孔和数字线下方的电路(例如，18)电耦合。导电字线(例如，56)的对(例如，54*)在存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在通孔中的个别者的下部部分中的个别者正上方。个别通孔的个别上部部分(例如，70)：(a)直接电耦合到个别通孔的个别下部部分中的一个，且(b)将个别对字线中的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。在一个实施例中，通孔的下部部分中的数字线在包括存储器电路的衬底构造(例如，10)内相对于彼此位于相同高度。可使用如本文关于其它实施例示出和/或描述的任何其它属性或方面。
本发明的实施例包括存储器电路(例如，95)，其包括存储器阵列区域(例如，12)中的导电数字线(例如，34)。导电字线(例如，56)的对(例如，54*)在存储器阵列区域中。字线的对相对于数字线竖直隔开(与在上方还是下方无关)且从存储器阵列区域延伸到存储器阵列区域横向的外围电路区域(例如，14)中。上部电路(例如，包含72)在数字线和字线对的上方。下部电路(例如，包含18)在数字线和字线对的下方。外围电路区域中的导电通孔(例如，38)将上部电路的电路组件(例如，72)与下部电路的电路组件(例如，18)直接电耦合。通孔将字线的对中的个别者的字线个别地直接电耦合在一起。在一个实施例中，导电字线的对在导电数字线上方。可使用本文关于其它实施例示出和/或描述的任何其它属性或方面。
在一个实施例中，存储器电路(例如，95)包括存储器阵列区域(例如，12)中的导电数字线(例如，34)和所述存储器阵列区域横向的外围电路区域(例如，14)中的导电通孔(例如，38)的下部部分(例如，36)。所述通孔与通孔和数字线下方的电路(例如，包含18)电耦合。导电字线(例如，56)的对(例如，54*)在存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在个别通孔的下部部分中的个别者正上方。所述存储器电路包括存储器单元(例如，80)，其个别地包括晶体管(例如，25)和铁电电容器(例如，75)。所述晶体管包括横向位于个别对字线中的一者的字线之间的竖直沟道(例如，43)。下部源极漏极区(例如，44)在所述沟道下方且直接电耦合到数字线中的一个。上部源极/漏极区(例如，42)在所述沟道上方。所述铁电电容器包括下部电容器电极(例如，86)和上部电容器电极(例如，88)，以及竖直位于下部电容器电极与上部电容器电极之间的铁电电容器绝缘体(例如，87)。下部电容器电极直接电耦合到上部源极/漏极区。个别通孔的个别上部部分(例如，70)：(a)直接电耦合到个别通孔的个别下部部分中的一个，(b)将个别对字线中的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。可使用如本文关于其它实施例示出和/或描述的任何其它属性或方面。
上述处理或构造可以相对于组件的阵列来考虑，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或访问阵列内的此类组件的控制和/或其它外围电路作为成品构造的部分也可形成于任何地方，且在一些实施例中可以在阵列下方(例如，阵列下方CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。介入结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路和/或电介质层)。并且，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可以单独地且循序地(例如，一个在另一个之上)制造，或者两个或更多个堆叠/叠组可以基本上在同时制造。
上文所论述的组合件和结构可用于集成电路/电路中且可并入于电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
在本文中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下方”、“在…之下”、“向上”和“向下”大体上参照竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可以是相对于在制造期间处理衬底的方向，且竖直是与其大体上正交的方向。对“恰好水平”的参考是沿着主衬底表面的方向(即，无从其偏离的度数)且可以是相对于在制造期间处理衬底的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中沿其在发射极与集电极之间流动的基极长度的定向。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些橫向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所论述区/材料/组件下方/下面的所论述区/材料/组件的某一部分在另一所论述区/材料/组件的竖向内侧(即，与两个所论述区/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区和结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变厚度，那么除非另外指明，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组分”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均质的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“上方”、“在上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
在本文中，如果在正常操作中，电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间无介入电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
本文的任何导电/导体/传导材料的组成可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
本文中，关于蚀刻、蚀刻、移除、移除、沉积、形成和/或形成的“选择性”是一种陈述材料相对于另一陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一者和两者。
结论
在一些实施例中，一种形成存储器电路的方法包括使用数字线掩模以形成：(a)存储器阵列区域中的导电数字线，和(b)所述存储器阵列区域横向的外围电路区域中的导电通孔的下部部分。通孔的下部部分与通孔和数字线下方的电路电耦合。导电字线的对形成于存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在通孔中的个别者的下部部分中的个别者正上方。形成个别通孔的个别上部部分。个别上部部分：(c)直接电耦合到个别通孔的个别下部部分中的一个，且(d)将个别对字线的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。
在一些实施例中，一种形成存储器电路的方法包括在导电材料上方形成掩模。所述掩模包括存储器阵列区域中的多个数字线轮廓和所述存储器阵列区域横向的外围电路区域中的导电通孔的下部部分的多个轮廓。在蚀刻导电材料的未经掩蔽部分的同时使用掩模以形成包括存储器阵列区域中的导电材料的导电数字线且形成包括外围电路区域中的导电材料的导电通孔的下部部分。竖直延伸的牺牲结构形成于通孔中的个别者的下部部分中的个别者正上方。导电字线的对形成于存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者的字线抵靠牺牲结构中的个别者的相对侧。牺牲结构被导体材料替换且在那里形成个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到个别通孔的个别下部部分中的一个，且(b)将字线的相应个别对的字线直接电耦合在一起。
在一些实施例中，存储器电路包括存储器阵列区域中的导电数字线和所述存储器阵列区域横向的外围电路区域中的导电通孔的下部部分。所述通孔与通孔和数字线下方的电路电耦合。导电字线的对在存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在所述通孔中的个别者的下部部分中的个别者和个别通孔的个别上部部分正上方。个别上部部分：(a)直接电耦合到个别通孔的个别下部部分中的一个，且(b)将个别对字线的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。
在一些实施例中，存储器电路包括存储器阵列区域中的导电数字线。导电字线的对在存储器阵列区域中，相对于数字线竖直隔开，且从存储器阵列区域延伸到存储器阵列区域横向的外围电路区域中。上部电路在数字线和字线对上方。下部电路在数字线和字线对下方。导电通孔在外围电路区域中且将上部电路的电路组件与下部电路的电路组件直接电耦合。通孔将字线的对中的个别者的字线个别地直接电耦合在一起。
在一些实施例中，存储器电路包括存储器阵列区域中的导电数字线和所述存储器阵列区域横向的外围电路区域中的导电通孔的下部部分。所述通孔与通孔和数字线下方的电路电耦合。导电字线的对在存储器阵列区域中的数字线上方。字线的对从存储器阵列区域延伸到外围电路区域中。所述对中的个别者在通孔中的个别者的下部部分中的个别者正上方。存储器电路的存储器单元个别地包括晶体管和铁电电容器。所述晶体管包括横向位于个别对字线中的一者的字线之间的竖直沟道。下部源极/漏极区在沟道下方且直接电耦合到数字线中的一个。上部源极/漏极区在所述沟道上方。铁电电容器包括下部电容器电极、上部电容器电极和竖直位于下部电容器电极与上部电容器电极之间的铁电电容器绝缘体。下部电容器电极直接电耦合到上部源极/漏极区。个别通孔的个别上部部分：(a)直接电耦合到个别通孔的个别下部部分中的一个，且(b)将个别对字线的在相应个别通孔的相应一个个别下部部分正上方的字线直接电耦合在一起。
根据规定，已经就结构和方法特征来说以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (28)

1.一种形成存储器电路的方法，其包括：
使用数字线掩模以形成以下两者：(a)存储器阵列区域中的导电数字线，和(b)在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔的所述下部部分与所述通孔和所述数字线下方的电路电耦合；
在所述存储器阵列区域中的所述数字线上方形成导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；以及
形成所述个别通孔的个别上部部分，所述个别上部部分：(c)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(d)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
2.根据权利要求1所述的方法，其中所述个别通孔水平地纵向伸长。
3.根据权利要求2所述的方法，其中，
所述数字线相对于彼此平行地纵向伸长；
所述水平地纵向伸长的通孔相对于彼此平行；且
所述通孔和数字线相对于彼此纵向成角度。
4.根据权利要求3所述的方法，其中所述通孔和数字线相对于彼此纵向成正交角度。
5.根据权利要求1所述的方法，其中所述数字线掩模在所述存储器阵列区域和所述外围电路区域两者中的导电材料正上方，所述使用包括蚀刻所述存储器阵列区域和所述外围电路区域中未被所述数字线掩模覆盖的所述导电材料。
6.根据权利要求5所述的方法，其中所述存储器阵列区域和所述外围电路区域中的所述导电材料的所述蚀刻同时进行。
7.一种形成存储器电路的方法，其包括：
在导电材料上方形成掩模，所述掩模包括存储器阵列区域中的多个数字线轮廓和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分的多个轮廓；
在蚀刻所述导电材料的未经掩蔽部分时使用所述掩模以形成包括所述存储器阵列区域中的所述导电材料的导电数字线且形成包括所述外围电路区域中的所述导电材料的导电通孔的下部部分；
在所述通孔中的个别者的所述下部部分中的个别者正上方形成竖直延伸的牺牲结构；
在所述存储器阵列区域中的所述数字线上方形成导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者的所述字线抵靠所述牺牲结构中的个别者的相对侧；以及
用导体材料替换所述牺牲结构且在那里形成所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将相应个别对字线的所述字线直接电耦合在一起。
8.根据权利要求7所述的方法，其中与形成所述数字线和所述通孔的所述下部部分在不同时间且使用另一掩模形成所述牺牲结构。
9.根据权利要求7所述的方法，其包括将所述个别牺牲结构和下方的相应个别通孔的所述下部部分形成为纵向共同延伸。
10.根据权利要求7所述的方法，其包括将所述个别牺牲结构和下方的相应个别通孔的所述下部部分形成为不横向共同延伸。
11.根据权利要求7所述的方法，其包括：
将所述个别牺牲结构和下方的相应个别通孔的所述下部部分形成为纵向共同延伸；以及
将所述个别牺牲结构和下方的相应个别通孔的所述下部部分形成为不横向共同延伸。
12.根据权利要求7所述的方法，其包括还使用所述掩模形成所述牺牲结构，所述使用包括在蚀刻所述导电材料的所述未经掩蔽部分之前蚀刻所述牺牲结构的材料。
13.根据权利要求7所述的方法，其包括将所述个别牺牲结构和下方的相应个别通孔的所述下部部分形成为横向共同延伸。
14.根据权利要求7所述的方法，其包括：
在形成所述字线的对之前形成栅极绝缘体，所述栅极绝缘体抵靠所述个别牺牲结构的相对侧，所述存储器阵列和所述外围电路区域中的所述字线抵靠所述栅极绝缘体形成，所述替换包括蚀刻所述牺牲结构且随后形成所述导体材料，所述牺牲结构的所述蚀刻是相对于所述栅极绝缘体选择性地进行的；以及
蚀刻所述外围电路区域中的所述栅极绝缘体以暴露相应个别对字线的所述字线的侧壁，且所述通孔的相应个别上部部分是直接抵靠所述栅极绝缘体形成。
15.根据权利要求7所述的方法，其包括将所述牺牲结构形成为主要包括多晶硅。
16.根据权利要求7所述的方法，其中所述替换包括移除所述牺牲结构且随后形成所述导体材料；且
进一步包括：
在移除所述牺牲结构之前，在所述牺牲结构之上形成绝缘材料；
形成穿过所述绝缘材料的开口，所述开口个别地延伸到所述个别牺牲结构中的一个，所述牺牲结构的所述移除包括通过所述开口蚀刻所述牺牲结构；以及
在所述开口和下方的空隙空间中形成所述导体材料，所述导体材料在所述牺牲结构的所述蚀刻之后仍保留。
17.根据权利要求16所述的方法，其进一步包括：
在通过所述开口蚀刻所述牺牲结构而移除所述牺牲结构之后，通过使用与通过所述开口蚀刻所述牺牲结构中使用的方法不同的蚀刻化学方法进行蚀刻来加宽所述空隙空间。
18.一种存储器电路，其包括：
存储器阵列区域中的导电数字线和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔与所述通孔和所述数字线下方的电路电耦合；
在所述存储器阵列区域中的所述数字线上方的导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；以及
所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
19.根据权利要求18所述的存储器电路，其中所述数字线和所述通孔的所述下部部分在包括所述存储器电路的衬底构造内相对于彼此位于相同高度。
20.根据权利要求18所述的存储器电路，其中所述个别通孔水平地纵向伸长。
21.根据权利要求20所述的存储器电路，其中，
所述数字线相对于彼此平行地纵向伸长；
所述水平地纵向伸长的通孔相对于彼此平行；且
所述通孔和数字线相对于彼此纵向成角度。
22.根据权利要求21所述的存储器电路，其中所述通孔和数字线相对于彼此纵向成正交角度。
23.一种存储器电路，其包括：
存储器阵列区域中的导电数字线；
所述存储器阵列区域中的导电字线的对，所述字线的对相对于所述数字线竖直隔开且从所述存储器阵列区域延伸到在所述存储器阵列区域外侧的外围电路区域中；
所述数字线和所述字线的对上方的上部电路；
所述数字线和所述字线的对下方的下部电路；以及
所述外围电路区域中的导电通孔，所述导电通孔使所述上部电路的电路组件与所述下部电路的电路组件直接电耦合，所述通孔将所述字线的对中的个别者的所述字线个别地直接电耦合在一起。
24.根据权利要求23所述的存储器电路，其中所述个别通孔水平地纵向伸长。
25.根据权利要求24所述的存储器电路，其中，
所述数字线相对于彼此平行地纵向伸长；
所述水平地纵向伸长的通孔相对于彼此平行；且
所述通孔和数字线相对于彼此纵向成角度。
26.根据权利要求23所述的存储器电路，其中所述导电字线的对在所述导电数字线上方。
27.一种存储器电路，其包括：
存储器阵列区域中的导电数字线和在所述存储器阵列区域外侧的外围电路区域中的导电通孔的下部部分，所述通孔与所述通孔和所述数字线下方的电路电耦合；
在所述存储器阵列区域中的所述数字线上方的导电字线的对，所述字线的对从所述存储器阵列区域延伸到所述外围电路区域中，所述对中的个别者在所述通孔中的个别者的所述下部部分中的个别者正上方；
存储器单元，其个别地包括晶体管和铁电电容器；
所述晶体管包括：
竖直沟道，其横向位于个别字线对中的一者的所述字线之间；
下部源极/漏极区，其在所述沟道下方且直接电耦合到所述数字线中的一个；以及
上部源极/漏极区，其在所述沟道上方；且
所述铁电电容器包括：
下部电容器电极；
上部电容器电极；
铁电电容器绝缘体，其竖直位于所述下部电容器电极与所述上部电容器电极之间；且
所述下部电容器电极直接电耦合到所述上部源极/漏极区；以及
所述个别通孔的个别上部部分，所述个别上部部分：(a)直接电耦合到所述个别通孔的所述个别下部部分中的一个，且(b)将所述个别对字线的在相应个别通孔的相应一个个别下部部分正上方的所述字线直接电耦合在一起。
28.根据权利要求27所述的存储器电路，其中所述数字线和所述通孔的所述下部部分在包括所述存储器电路的衬底构造内相对于彼此位于相同高度。
CN201911253037.4A 2018-12-07 2019-12-09 存储器电路和形成存储器电路的方法 Withdrawn CN111292785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/212,981 US10886285B2 (en) 2018-12-07 2018-12-07 Memory circuitry and methods of forming memory circuitry
US16/212,981 2018-12-07

Publications (1)

Publication Number Publication Date
CN111292785A true CN111292785A (zh) 2020-06-16

Family

ID=70972155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911253037.4A Withdrawn CN111292785A (zh) 2018-12-07 2019-12-09 存储器电路和形成存储器电路的方法

Country Status (2)

Country Link
US (2) US10886285B2 (zh)
CN (1) CN111292785A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217589B2 (en) * 2019-10-04 2022-01-04 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US20230180467A1 (en) * 2021-12-02 2023-06-08 Micron Technology, Inc. Vertical access line in a folded digitline sense amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180197862A1 (en) * 2017-01-12 2018-07-12 Micron Technology, Inc. Memory Cell, An Array Of Memory Cells Individually Comprising A Capacitor And A Transistor With The Array Comprising Rows Of Access Lines And Columns Of Digit Lines, A 2T-1C Memory Cell, And Methods Of Forming An Array Of Capacitors And Access Transistors There-Above
US20180197864A1 (en) * 2017-01-12 2018-07-12 Micron Technology, Inc. Memory Cells, Arrays Of Two Transistor-One Capacitor Memory Cells, Methods Of Forming An Array Of Two Transistor-One Capacitor Memory Cells, And Methods Used In Fabricating Integrated Circuitry
US20180195049A1 (en) * 2017-01-10 2018-07-12 Micron Technology, Inc. Arrays Of Memory Cells Individually Comprising A Capacitor And An Elevationally-Extending Transistor, Methods Of Forming A Tier Of An Array Of Memory Cells, And Methods Of Forming An Array Of Memory Cells Individually Comprising A Capacitor And An Elevationally-Extending Transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180195049A1 (en) * 2017-01-10 2018-07-12 Micron Technology, Inc. Arrays Of Memory Cells Individually Comprising A Capacitor And An Elevationally-Extending Transistor, Methods Of Forming A Tier Of An Array Of Memory Cells, And Methods Of Forming An Array Of Memory Cells Individually Comprising A Capacitor And An Elevationally-Extending Transistor
US20180197862A1 (en) * 2017-01-12 2018-07-12 Micron Technology, Inc. Memory Cell, An Array Of Memory Cells Individually Comprising A Capacitor And A Transistor With The Array Comprising Rows Of Access Lines And Columns Of Digit Lines, A 2T-1C Memory Cell, And Methods Of Forming An Array Of Capacitors And Access Transistors There-Above
US20180197864A1 (en) * 2017-01-12 2018-07-12 Micron Technology, Inc. Memory Cells, Arrays Of Two Transistor-One Capacitor Memory Cells, Methods Of Forming An Array Of Two Transistor-One Capacitor Memory Cells, And Methods Used In Fabricating Integrated Circuitry

Also Published As

Publication number Publication date
US20210134815A1 (en) 2021-05-06
US10886285B2 (en) 2021-01-05
US11659716B2 (en) 2023-05-23
US20200185396A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US10443046B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN113169172A (zh) 存储器阵列
US11233059B2 (en) Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
US11764234B2 (en) Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
US11744061B2 (en) Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11877438B2 (en) Array of memory cells
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
US20220301941A1 (en) Array Of Vertical Transistors
CN111863813A (zh) 用于形成集成电路的方法
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
CN111183519A (zh) 集成电路的构造及dram的构造
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200616