CN111863813A - 用于形成集成电路的方法 - Google Patents

用于形成集成电路的方法 Download PDF

Info

Publication number
CN111863813A
CN111863813A CN202010091028.6A CN202010091028A CN111863813A CN 111863813 A CN111863813 A CN 111863813A CN 202010091028 A CN202010091028 A CN 202010091028A CN 111863813 A CN111863813 A CN 111863813A
Authority
CN
China
Prior art keywords
sacrificial material
forming
conductive
laterally
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010091028.6A
Other languages
English (en)
Inventor
金柄徹
R·J·希尔
J·A·斯迈思
G·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111863813A publication Critical patent/CN111863813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种用于形成集成电路的方法，所述方法包括形成衬底，所述衬底包括导线结构，所述导线结构包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料。所述牺牲材料包括金属氧化物。所述牺牲材料中的至少一些被移除以形成在所述导线结构的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间。所述空隙空间覆盖有绝缘材料以在所述导线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间。公开了其它实施例。

Description

用于形成集成电路的方法
技术领域
本文中所公开的实施例涉及用于形成集成电路的方法，所述集成电路例如存储器电路。
背景技术
存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可被制造在个体存储器单元的一或多个阵列中。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，并且存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和存取线的组合对每个存储器单元进行唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器是耗散的，并且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元经配置以至少两个不同可选状态保持或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个体存储器单元可经配置以存储两个以上水平或状态的信息。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量如电场可以静电方式存储在此类材料内。取决于绝缘体材料的组成，所述存储的场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后保持(至少持续一定时间)。每个极化状态具有彼此不同的电荷存储电容，所述电荷存储电容理想地可用于对存储器状态写入(即，存储)和读取而不逆转极化状态直到期望进行此逆转为止。不太期望地，在具有铁电电容器的某一存储器中，读取存储器状态的行为可以逆转极化。因此，在确定极化状态后，对存储器单元进行重新写入以紧接在确定极化状态之后将存储器单元置于预读取状态中。无论如何，由于形成电容器的一部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想地是非易失性的。其它可编程材料可被用作电容器绝缘体以使电容器为非易失性的。
当然电容器和晶体管可以在除存储器电路之外的集成电路中使用。无论如何，导电通孔是用于将上部电容器和下部电容器、晶体管以及其它集成电路组件电连接在一起的竖向地延伸的(例如，垂直的)导体。此类导电通孔可以在阵列中经图案化。当导电通孔越来越接近邻近电路组件时，不期望的寄生电容增大并且可以不利地影响电路操作。
发明内容
本申请的一个方面涉及一种用于形成集成电路的方法，所述方法包括：形成衬底，所述衬底包括导线结构，所述导线结构包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；移除所述牺牲材料中的至少一些以形成在所述导线结构的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；以及用绝缘材料覆盖所述空隙空间以在所述导线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间。
本申请的另一方面涉及一种用于形成集成电路的方法，所述方法包括：形成衬底，所述衬底包括导线结构，所述导线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；形成横向地在所述导线结构之间并且沿着所述导线结构纵向地间隔开的导电通孔；在所述导电通孔正上方且直接抵靠所述导电通孔并且在所述导线结构正上方形成导电材料；蚀刻穿过所述导电材料到所述导线结构以暴露所述牺牲材料；移除所述牺牲材料中的至少一些以形成在所述导线结构的个体的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；以及用绝缘材料覆盖所述空隙空间以在所述个体导线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间。
本申请的另一方面涉及一种用于形成存储器电路的方法，所述方法包括：形成晶体管，所述晶体管分别地包括：一对源极/漏极区；沟道区，其在所述对的源极/漏极区之间；导电栅极，其以操作方式接近所述沟道区；以及栅极绝缘体，其在所述导电栅极与所述沟道区之间；形成数字线结构，所述数字线结构分别地直接电耦合到多个所述个体对的源极/漏极区的所述源极/漏极区中的一个，所述数字线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；形成横向地在所述数字线结构之间并且沿着所述数字线结构纵向地间隔开的导电通孔，所述导电通孔的个体直接电耦合到所述个体对的源极/漏极区中的所述其它源极/漏极区中的一个；在所述导电通孔正上方且直接抵靠导所述电通孔并且在所述数字线结构正上方形成再分布层的导电材料；蚀刻穿过所述导电材料到所述数字线结构以暴露所述牺牲材料并且以将所述再分布层图案化到分别地直接电耦合到所述个体导电通孔的分开的岛状物中；移除所述牺牲材料中的至少一些以形成在所述数字线结构的个体的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；用绝缘材料覆盖所述空隙空间以在所述个体数字线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间；以及形成分别地直接电耦合到所述岛状物的个体的多个存储元件。
本申请的又一方面涉及一种用于形成集成电路的方法，所述方法包括：形成横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；移除所述牺牲材料中的至少一些以形成横向地在所述绝缘体材料之间的向上开口的空隙空间；以及用绝缘材料覆盖所述空隙空间以留下在所述绝缘材料下方的密封的空隙空间。
附图说明
图1是根据本发明的一些实施例的DRAM构造的一部分的图解截面视图并且是穿过图2到7和9中的线1-1截取的。
图2是穿过图1和7到9中的线2-2截取的视图。
图3是穿过图1和7到9中的线3-3截取的视图。
图4是穿过图1、7和8中的线4-4截取的视图。
图5是穿过图1、7和8中的线5-5截取的视图。
图6是穿过图1、7和8中的线6-6截取的视图。
图7是穿过图1到6中的线7-7截取的视图。
图8是穿过图2到6中的线8-8截取的视图。
图9是穿过图2到6中的线9-9截取的视图。
图10到30是根据本发明的一些实施例在进行中的图1到9的前导构造的图解依序截面视图。
具体实施方式
本发明的实施例涵盖用于形成集成电路的方法，所述集成电路例如存储器电路。参考图1到30描述了形成DRAM电路的方法的实例实施例。参考图1到9，这些图示出了实例衬底构造8，所述实例衬底构造包括已经相对于基底衬底11制造的阵列或阵列区域10。衬底11可以包括导电/导体/传导、半导电/半导体/半传导以及绝缘/绝缘体/隔绝(即，在本文中电气地)材料中的任一个。各种材料在基底衬底11上方。材料可在图1到9所描绘材料的旁边、竖向向内或竖向向外。举例来说，集成电路的其它部分制造或完全制造的组件可提供于基底衬底11上方、周围或内部某处。也可以制造用于操作存储器阵列内的组件的控制电路和/或其它外围电路，且所述电路可以或可以不完全或部分地在存储器阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。如此文档中所使用，“子阵列”也可以被视为阵列。
基底衬底11包括半导电材料12(例如，适当地且不同地掺杂的单晶和/或多晶硅、Ge、SiGe、GaAs，和/或其它现有或未来研发的半导电材料)、沟槽隔离区14(例如，氮化硅和/或二氧化硅)，以及包括合适地且不同地掺杂的半导电材料12的有源区域区16。在一个实施例中，构造8将包括占据轮廓75内的空间的存储器单元(在图8中仅示出了两个轮廓75并且在图4中仅示出了四个轮廓75，以出于在这些图中的清楚起见)，举例来说，DRAM存储器单元，分别地包括场效应晶体管装置25(图3和8)以及存储元件(下文描述)。然而，与是否含有存储器单元无关本发明的实施例涵盖制造其它存储器单元和集成电路的其它构造。
实例晶体管装置25分别地包括一对源极/漏极区、在所述对的源极/漏极区之间的沟道区、以操作方式接近沟道区的导电栅极，以及在导电栅极与沟道区之间的栅极绝缘体。装置25被示出为凹陷的存取装置，具有实例构造8，示出了这些凹陷的存取装置在此类装置的个体对中分组。个体凹陷的存取装置25包含埋式存取线构造18，例如，所述埋式存取线构造在半导电材料12中的沟槽19内。构造18包括充当个体装置25的导电栅极的导电栅极材料22(例如，导电掺杂的半导体材料和/或金属材料，包含例如元素W、Ru和/或Mo)。栅极绝缘体20(例如，二氧化硅和/或氮化硅)在导电栅极材料22与半导电材料12之间沿着个体沟槽19的侧壁21和基底23。绝缘体材料37(例如，二氧化硅和/或氮化硅)在材料20和22上方的沟槽19内。个体装置25包括在个体沟槽19的相对侧上在半导电材料12的上部部分中的一对源极/漏极区24、26(例如，区24、26从埋式存取线构造18横向地向外并且高于埋式存取线构造18)。源极/漏极区24、26中的每一个具有其至少一个部分，在所述至少一个部分中具有导电性增大的掺杂剂，所述掺杂剂是相应的源极/漏极区24、26内的最大浓度的此类导电性增大的掺杂剂，例如，以使得此部分是导电的(例如，具有至少1019原子/cm3的最大掺杂剂浓度)。因此，所有的或仅一部分的每个源极/漏极区24、26可具有此类最大浓度的导电性增大的掺杂剂。源极/漏极区24和/或26可包含其它掺杂区(未示出)，例如，卤素区、LDD区等。
在所述对的凹陷的存取装置25的个体中的所述对的源极/漏极区的源极/漏极区中的一个(例如，区26)横向地在导电栅极材料22之间并且由所述对的装置25共享。所述对的源极/漏极区的其它源极/漏极区(例如，区24)并不由所述对的装置25共享。因此，在实例实施例中，每个有源区域区16包括两个装置25(例如，一对装置25)，其中每个装置共享中央源极/漏极区26。
实例沟道区27(图1、3和7到9)在半导电材料12中沿着沟槽侧壁21(图7到9)在源极/漏极区24、26的对下方并且围绕沟槽基底23。沟道区27可以是未掺杂的或者可以与导电性增大的掺杂剂合适地掺杂，所述导电性增大的掺杂剂很可能是源极/漏极区24、26中的相反的导电性类型的掺杂剂，并且例如在沟道中的不超过1x1017原子/cm3的最大浓度下。当合适的电压被施加到存取线构造18的栅极材料22时，导电沟道在沟道区27内接近栅极绝缘体20形成(例如，沿着沟道电流流动线/路径29[图8])，使得电流能够在个体有源区域区16内在存取线构造18下方在一对源极/漏极区24和26之间流动。以图解方式示出了点刻法以指示主要导电性修改的掺杂剂浓度(无论类型如何)，其中较稠密点刻法指示较大掺杂剂浓度且较轻点刻法指示较低掺杂剂浓度。导电性修改的掺杂剂可以在并且将很可能在如图所示的材料12的其它部分中。为方便起见在材料12中仅示出了两个不同的点刻法密度，且可以使用额外的掺杂剂浓度，并且在任何区中不需要恒定掺杂剂浓度。
在一个实施例中，数字线结构30已经形成并且分别地直接电耦合到多个个体对的装置25的一个共享的源极/漏极区26。数字线结构30包括导电材料42。竖向地延伸的导电通孔34沿着数字线结构30纵向地间隔开并且从导电材料42向下延伸。导电通孔34将数字线结构30分别地直接电耦合到个体对的装置25的共享源极/漏极区26的个体。掺杂或未掺杂的半导体材料46在紧密地纵向邻近的导电通孔34之间。下部绝缘材料48(例如，二氧化硅、氮化硅、二氧化铝、氧化铪等中的一或多个；例如，50到200埃的厚度)在半导体材料46下方在紧密地纵向邻近的导电通孔34之间。作为替代的实例，材料46可以包括绝缘材料或金属材料或被除去，具有向内延伸到下部绝缘材料48(未示出)的导电材料42。实例数字线结构30包括绝缘体材料盖50(例如，氮化硅)。
一对存储元件(例如，电荷存储装置，例如，在图8中示出为虚线的电容器85，但是尚未制造)将分别地直接电耦合到个体对的装置25中的其它源极/漏极区24中的一个。
参考图10，绝缘体材料32(例如，氮化硅或低k介电材料)的第一层已经沿着数字线结构30的导电材料42形成且在数字线结构30的导电材料42正上方并且由此包括数字线结构30的一部分。
参考图11，牺牲材料40已经形成在绝缘体材料32的第一层上方且由此包括数字线结构30的一部分。牺牲材料40包括金属氧化物，在一个实施例中基本上由金属氧化物组成，并且在一个实施例中由金属氧化物组成。在一个实施例中，金属氧化物是导电的。在一个实施例中，金属氧化物的金属包括Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少一个，并且在一个此类实施例中包括Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少两个。
图12和13示出了实例后续处理，其中已经进行干式各向异性蚀刻以移除牺牲材料40使其无法在其基底处加入并且无法在绝缘材料盖50上方。
参考图14，绝缘体材料49(例如，氮化硅)的第二层已经形成在牺牲材料40上方且由此包括数字线结构30的一部分。图15示出了实例后续处理，由此绝缘体材料49的第二层已经被各向异性地回蚀刻，因此它并未加入在其基底处且不在绝缘材料盖50上方。在一个实例中并且如图所示，已经穿过绝缘体材料32的第一层和下部绝缘材料48进行蚀刻至少到非共享的源极/漏极区24，其中示出了到底层衬底材料/区12/24/14中的一些过蚀刻。
上文所描述的处理仅是形成数字线结构30的一个实例，所述数字线结构包括相对的纵向侧38，所述纵向侧分别地包括在绝缘体材料32和49之间横向地的牺牲材料40。可以使用任何其它现有或未来研发的方法。在一个实施例中，绝缘体材料在牺牲材料的两侧上是相同组成的。
参考图16和17，绝缘材料44(例如，二氧化硅和/或氮化硅)已经形成在数字线结构30之间并且随后经图案化以形成穿过其中到个体非共享源极/漏极区24的接触开口41。导电材料35已随后形成在开口41中，并且在一个实施例中已经如图所示经回蚀刻，以形成导电通孔36。这是借助于实例仅是形成导电通孔36的一个实例方法，所述导电通孔横向地在数字线结构30之间且沿着数字线结构30纵向地间隔开并且分别地直接电耦合到个体对的晶体管中的其它源极/漏极区24中的一个。可以使用任何其它现有或未来研发的方法。
参考图18到20，导电材料51和52(例如，相应地是元素钛和元素钨)已经形成在个体导电通孔36的导电材料35顶上。在一个实施例中并且如图所示，导电材料51/52在导电通孔36正上方并且直接抵靠(例如，且由此直接电耦合到)导电通孔36并且在数字线结构30正上方。导电材料51/52可以包括可常规地被视为再分布层(RDL)或RDL材料的材料。在一个实施例中，蚀刻将穿过导电材料进行并且到数字线结构以暴露牺牲材料。举例来说，图18到20示出了掩蔽材料55(例如，光阻剂、抗反射涂层、硬质掩蔽材料等)为已经形成在导电材料51/52顶上并且经图案化以形成此类掩蔽材料的实例岛状物56。
图21和22示出了已经穿过导电材料51/52到数字线结构30进行以暴露牺牲材料40的后续蚀刻(例如，使用多个化学物质的干式各向异性蚀刻)。在一个实施例中并且如图所示，此类蚀刻也已经进行到数字线结构30中，例如，到数字线结构30的最上部部分、绝缘体材料32和/或49以及牺牲材料40中的一或多个中。
图23和24示出了后续处理，由此牺牲材料40中的至少一些(全部如图所示)已经被移除以形成在个体数字线结构30的相对的纵向侧38上横向地在绝缘体材料32、49之间的向上开口的空隙空间59。理想地，牺牲材料40的组成使得能够进行其干式各向同性或各向异性蚀刻，例如，使用具有或不具有等离子体的氢气，如同用金属氧化物进行，其中其金属是Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少一个。无论如何，在图23和24中，掩蔽材料55(未示出)已经被移除并且上述实例处理已经引起将导电材料51/52(例如，RDL 51/52)图案化到间隔开的岛状物57中，所述间隔开的岛状物分别地直接电耦合到个体导电通孔36。
空隙空间最终覆盖有绝缘材料以在个体数字线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。图25到30借助于实例示出了在物理气相沉积绝缘材料60(例如，氮化硅)的组合中的此类绝缘材料的形成，所述绝缘材料密封但是并不填充空隙空间59。绝缘材料60中的一些可以在空隙空间59(未示出)内。这之后是例如绝缘材料61的沉积(例如，通过ALD和/或化学气相沉积的氮化硅)，并且其已随后如图所示经反向平坦化。多个存储元件(例如，电容器85)可以经形成为分别地直接电耦合到导电RDL材料51/52的岛状物57的个体。可以使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
在一个实施例中，空隙空间59水平地纵向延长并且沿着数字线结构30的相对的纵向侧38纵向延伸。沿着相对的纵向侧38中的每一个的实例空隙空间59具有纵向地沿着数字线结构30循环地改变的高度(例如，在图25、27、29和30中的H1和H2)。在一个此类实施例中，循环地改变的高度具有两个高度(例如，H1和H2)的重复循环，并且在一个此类实施例中其中两个高度中的较短的(例如，H1)与两个高度(例如，图29和30中的D2)中的较高的(例如，H2)相比沿着数字线结构30是纵向较长的(例如，在图29和30中的D1)。在一个实施例中，相对的空隙空间的循环地改变的高度具有彼此相同的重复循环，并且在一个此类实施例中且如图所示其中相对的空隙空间的相同重复循环是相对于彼此纵向偏移的(例如，如从图28到30中显而易见)。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
在一个实施例中，用于形成集成电路的方法包括形成衬底(例如，8)，所述衬底包括导线结构(例如，30)，所述导线结构包括相对的纵向侧(例如，38)，所述相对的纵向侧分别地包括横向地在绝缘体材料(例如，32、49)之间的牺牲材料(例如，40)，其中牺牲材料包括金属氧化物。牺牲材料中的至少一些被移除以形成在导线结构的相对的纵向侧上横向地在绝缘体材料之间的向上开口的空隙空间(例如，59)。空隙空间覆盖有绝缘材料(例如，60、61)以在导线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
在一个实施例中，用于形成集成电路的方法包括形成衬底(例如，8)，所述衬底包括导线结构(例如，30)，所述导线结构分别地包括相对的纵向侧(例如，38)，所述相对的纵向侧分别地包括横向地在绝缘体材料(例如，32、49)之间的牺牲材料(例如，40)，其中牺牲材料包括金属氧化物。导电通孔(例如，36)横向地形成在导线结构之间并且沿着导线结构纵向地间隔开。导电材料(例如，51、52)形成在导电通孔正上方且直接抵靠导电通孔并且在导线结构正上方。蚀刻是穿过导电材料到导线结构进行的以暴露牺牲材料。牺牲材料中的至少一些被移除以形成在导线结构的个体的相对的纵向侧上横向地在绝缘体材料之间的向上开口的空隙空间(例如，59)。空隙空间覆盖有绝缘材料(例如，60、61)以在个体导线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。在一个此类实施例中，集成电路包括存储器电路，并且导线结构是存储器电路的数字线结构。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
虽然本发明主要在导线结构的相对的纵向侧上形成密封的空隙空间中推动，但是本发明在各处不限于此。在一个实施例中，用于形成集成电路的方法包括形成牺牲材料(例如，40)，所述牺牲材料横向地在绝缘体材料(例如，32、49；例如，无论是否接近任何导线结构或在任何导线结构旁边)之间，其中牺牲材料包括金属氧化物。牺牲材料中的至少一些被移除以形成横向地在绝缘体材料之间的向上开口的空隙空间(例如，59)。空隙空间覆盖有绝缘材料(例如，60、61)以留下在绝缘材料下方的密封的空隙空间。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
上述处理或构造可以相对于组件的阵列来考虑，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为成品构造的部分也可形成于任何地方，且在一些实施例中可以在阵列下方(例如，阵列下方CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。介入结构可提供于垂直地紧邻的堆叠/叠组之间(例如，额外电路和/或介电层)。并且，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或者两个或大于两个堆叠/叠组可以基本上在同时制造。
上文所论述的组合件和结构可用于集成电路/电路中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如，相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文档中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在……之下”、“底下”、“向上”和“向下”大体上参考垂直方向。“水平”是指沿着主衬底表面的在制造期间处理衬底可相对的一般方向(即，10度内)，且垂直是与其大体上正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可相对的方向。此外，如本文中所使用的“垂直”和“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似用语是参考基底长度的定向，在操作中电流在发射器与收集器之间沿着所述定向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区垂直地或在垂直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可以是连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来研发发的技术形成每个材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在……上方”、“在……上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件被称作“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的任何导电/导体/传导材料的组成可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
本文中，关于蚀刻、蚀刻、移除、移除、沉积、形成和/或形成的“选择性”是一种陈述材料相对于另一种陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一者和两者。
结论
在一些实施例中，用于形成集成电路的方法包括形成衬底，所述衬底包括导线结构，所述导线结构包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料。牺牲材料包括金属氧化物。牺牲材料中的至少一些被移除以形成在导线结构的相对的纵向侧上横向地在绝缘体材料之间的向上开口的空隙空间。空隙空间覆盖有绝缘材料以在导线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。
在一些实施例中，用于形成集成电路的方法包括形成衬底，所述衬底包括导线结构，所述导线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料。牺牲材料包括金属氧化物。导电通孔横向地形成在导线结构之间并且沿着导线结构纵向地间隔开。导电材料形成在导电通孔正上方且直接抵靠导电通孔并且在导线结构正上方。蚀刻穿过导电材料到导线结构以暴露牺牲材料。牺牲材料中的至少一些被移除以形成在导线结构的个体的相对的纵向侧上横向地在绝缘体材料之间的向上开口的空隙空间。空隙空间覆盖有绝缘材料以在个体导线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。
在一些实施例中，用于形成存储器电路的方法包括形成晶体管，所述晶体管分别地包括一对源极/漏极区、在所述对的源极/漏极区之间的沟道区、以操作方式接近沟道区的导电栅极，以及在导电栅极与沟道区之间的栅极绝缘体。数字线结构形成为分别地直接电耦合到多个个体对的源极/漏极区的源极/漏极区中的一个。数字线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料。牺牲材料包括金属氧化物。导电通孔横向地形成在数字线结构之间并且沿着数字线结构纵向地间隔开。导电通孔的个体直接电耦合到个体对的源极/漏极区中的其它源极/漏极区中的一个。再分布层的导电材料形成在导电通孔正上方且直接抵靠导电通孔并且在数字线结构正上方。蚀刻穿过导电材料到数字线结构以暴露牺牲材料并且以将再分布层图案化到分别地直接电耦合到个体导电通孔的分开的岛状物中。牺牲材料中的至少一些被移除以形成在数字线结构的个体的相对的纵向侧上横向地在绝缘体材料之间的向上开口的空隙空间。空隙空间覆盖有绝缘材料以在个体数字线结构的相对的纵向侧上在绝缘材料下方留下密封的空隙空间。多个存储元件形成为分别地直接电耦合到岛状物的个体。
在一些实施例中，用于形成集成电路的方法包括形成横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物。牺牲材料中的至少一些被移除以形成横向地在绝缘体材料之间的向上开口的空隙空间。空隙空间覆盖有绝缘材料以留下在绝缘材料下方的密封的空隙空间。
根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (34)

1.一种用于形成集成电路的方法，其包括：
形成衬底，所述衬底包括导线结构，所述导线结构包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；
移除所述牺牲材料中的至少一些以形成在所述导线结构的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；以及
用绝缘材料覆盖所述空隙空间以在所述导线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间。
2.根据权利要求1所述的方法，其中所述金属氧化物的所述金属包括Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少一个。
3.根据权利要求2所述的方法，其中所述金属氧化物的所述金属包括Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少两个。
4.根据权利要求1所述的方法，其中所述牺牲材料基本上由所述金属氧化物组成。
5.根据权利要求1所述的方法，其中所述牺牲材料由所述金属氧化物组成。
6.根据权利要求1所述的方法，其中所述绝缘体材料在所述牺牲材料的两侧上是相同组成的。
7.根据权利要求1所述的方法，其中所述牺牲材料是导电的。
8.根据权利要求1所述的方法，其中所述移除是移除横向地在所述绝缘体之间的所有的所述牺牲材料。
9.一种用于形成集成电路的方法，其包括：
形成衬底，所述衬底包括导线结构，所述导线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；
形成横向地在所述导线结构之间并且沿着所述导线结构纵向地间隔开的导电通孔；
在所述导电通孔正上方且直接抵靠所述导电通孔并且在所述导线结构正上方形成导电材料；
蚀刻穿过所述导电材料到所述导线结构以暴露所述牺牲材料；
移除所述牺牲材料中的至少一些以形成在所述导线结构的个体的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；以及
用绝缘材料覆盖所述空隙空间以在所述个体导线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间。
10.根据权利要求9所述的方法，其中所述集成电路包括存储器电路，并且所述导线结构是所述存储器电路的数字线结构。
11.根据权利要求9所述的方法，其中所述蚀刻形成分别地直接电耦合到所述导电通孔的个体的所述导电材料的岛状物。
12.根据权利要求11所述的方法，其包括形成分别地直接电耦合到所述岛状物的个体的多个存储元件。
13.根据权利要求9所述的方法，其中所述移除是移除横向地在所述绝缘体材料之间的所有的所述牺牲材料。
14.根据权利要求9所述的方法，其中所述蚀刻到所述导线结构中。
15.根据权利要求14所述的方法，其中所述蚀刻到所述导线结构的最上部部分中。
16.根据权利要求14所述的方法，其中所述蚀刻到所述导线结构的所述绝缘体材料中。
17.根据权利要求14所述的方法，其中所述蚀刻到所述导线结构的所述牺牲材料中。
18.根据权利要求14所述的方法，其中，
其中所述蚀刻到所述导线结构的所述绝缘体材料中；以及
所述蚀刻到所述导线结构的所述牺牲材料中。
19.一种用于形成存储器电路的方法，其包括：
形成晶体管，所述晶体管分别地包括：
一对源极/漏极区；
沟道区，其在所述对的源极/漏极区之间；
导电栅极，其以操作方式接近所述沟道区；以及
栅极绝缘体，其在所述导电栅极与所述沟道区之间；
形成数字线结构，所述数字线结构分别地直接电耦合到多个所述个体对的源极/漏极区的所述源极/漏极区中的一个，所述数字线结构分别地包括相对的纵向侧，所述相对的纵向侧分别地包括横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；
形成横向地在所述数字线结构之间并且沿着所述数字线结构纵向地间隔开的导电通孔，所述导电通孔的个体直接电耦合到所述个体对的源极/漏极区中的所述其它源极/漏极区中的一个；
在所述导电通孔正上方且直接抵靠导所述电通孔并且在所述数字线结构正上方形成再分布层的导电材料；
蚀刻穿过所述导电材料到所述数字线结构以暴露所述牺牲材料并且以将所述再分布层图案化到分别地直接电耦合到所述个体导电通孔的分开的岛状物中；
移除所述牺牲材料中的至少一些以形成在所述数字线结构的个体的所述相对的纵向侧上横向地在所述绝缘体材料之间的向上开口的空隙空间；
用绝缘材料覆盖所述空隙空间以在所述个体数字线结构的所述相对的纵向侧上在所述绝缘材料下方留下密封的空隙空间；以及
形成分别地直接电耦合到所述岛状物的个体的多个存储元件。
20.根据权利要求19所述的方法，其包括形成所述存储器电路以包括DRAM。
21.根据权利要求19所述的方法，其包括成对形成所述晶体管，直接电耦合到所述数字线结构中的一个的所述对的所述晶体管的个体中的所述相应的对的源极/漏极区中的所述一个源极/漏极区横向地在所述个体对的晶体管中的所述导电栅极之间并且由所述个体对的晶体管共享，所述对的源极/漏极区的所述源极/漏极区的所述其它的并不在所述个体对的晶体管中共享。
22.根据权利要求21所述的方法，其中所述对的晶体管包括凹陷的存取装置的对，所述凹陷的存取装置的对分别地包括：
所述导电栅极，其在半导电材料中的沟槽中；
所述栅极绝缘体，其在所述导电栅极与所述半导电材料之间沿着所述沟槽的侧壁和基底；
所述对的源极/漏极区，其在所述沟槽的相对侧上的所述半导电材料的上部部分中；以及
所述沟道区，其在所述半导电材料中沿着所述沟槽侧壁并且围绕所述沟槽基底在所述对的源极/漏极区下方。
23.根据权利要求22所述的方法，其包括形成所述存储器电路以包括DRAM。
24.根据权利要求19所述的方法，其中沿着所述相对的纵向侧中的每一个的所述空隙空间具有纵向地沿着所述数字线结构循环地改变的高度。
25.根据权利要求24所述的方法，其中所述循环地改变的高度具有两个高度的重复循环。
26.根据权利要求25所述的方法，其中所述两个高度中的较短的高度与所述两个高度中的较高的高度相比沿着所述数字线结构纵向地较长。
27.根据权利要求24所述的方法，其中所述相对的空隙空间的所述循环地改变的高度具有彼此相同的重复循环。
28.根据权利要求27所述的方法，其中所述相对的空隙空间的所述相同的重复循环是相对于彼此纵向地偏移的。
29.根据权利要求28所述的方法，其中所述重复的循环是两个高度的。
30.一种用于形成集成电路的方法，其包括：
形成横向地在绝缘体材料之间的牺牲材料，所述牺牲材料包括金属氧化物；
移除所述牺牲材料中的至少一些以形成横向地在所述绝缘体材料之间的向上开口的空隙空间；以及
用绝缘材料覆盖所述空隙空间以留下在所述绝缘材料下方的密封的空隙空间。
31.根据权利要求30所述的方法，其中所述金属氧化物的所述金属包括Sn、Ga、Ge、Se、In、Te、Bi、V、Sr、Nb、Ta、Mg、P、W、La和Ba中的至少一个。
32.根据权利要求30所述的方法，其中所述绝缘体材料在所述牺牲材料的两侧上是相同组成的。
33.根据权利要求30所述的方法，其中所述牺牲材料是导电的。
34.根据权利要求30所述的方法，其中所述移除是移除横向地在所述绝缘体之间的所有的所述牺牲材料。
CN202010091028.6A 2019-04-30 2020-02-13 用于形成集成电路的方法 Pending CN111863813A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/399,348 2019-04-30
US16/399,348 US10770465B1 (en) 2019-04-30 2019-04-30 Method used in forming integrated circuitry

Publications (1)

Publication Number Publication Date
CN111863813A true CN111863813A (zh) 2020-10-30

Family

ID=72289936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010091028.6A Pending CN111863813A (zh) 2019-04-30 2020-02-13 用于形成集成电路的方法

Country Status (2)

Country Link
US (1) US10770465B1 (zh)
CN (1) CN111863813A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152372B2 (en) 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
US11785762B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Memory circuitry and method used in forming memory circuitry
US20230040762A1 (en) * 2021-08-05 2023-02-09 Micron Technology, Inc. Conductive layers in memory array region and methods for forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014950B1 (ko) 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9425200B2 (en) 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US9570450B1 (en) 2015-11-19 2017-02-14 International Business Machines Corporation Hybrid logic and SRAM contacts
US9754946B1 (en) * 2016-07-14 2017-09-05 Micron Technology, Inc. Methods of forming an elevationally extending conductor laterally between a pair of conductive lines
CN108389861B (zh) * 2017-02-03 2019-06-28 联华电子股份有限公司 半导体元件及其形成方法
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR20180129387A (ko) 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
US10770465B1 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US11233059B2 (en) Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
CN113169168A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法
US11764234B2 (en) Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
CN111863813A (zh) 用于形成集成电路的方法
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
CN113380805B (zh) 集成电路、dram电路及用于形成其的方法
CN111183519A (zh) 集成电路的构造及dram的构造
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
US11411008B2 (en) Integrated circuity, dram circuitry, methods used in forming integrated circuitry, and methods used in forming DRAM circuitry
CN114334835A (zh) 集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN111987102A (zh) 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法
US11785762B2 (en) Memory circuitry and method used in forming memory circuitry
US20240172412A1 (en) Memory Circuitry And Methods Used In Forming Memory Circuitry
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination