CN114342065A - 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 - Google Patents

电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 Download PDF

Info

Publication number
CN114342065A
CN114342065A CN202080059988.2A CN202080059988A CN114342065A CN 114342065 A CN114342065 A CN 114342065A CN 202080059988 A CN202080059988 A CN 202080059988A CN 114342065 A CN114342065 A CN 114342065A
Authority
CN
China
Prior art keywords
forming
conductive structure
conductive
capacitor
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080059988.2A
Other languages
English (en)
Inventor
S·D·唐
K·D·普拉尔
助若光成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114342065A publication Critical patent/CN114342065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成电容器阵列的方法包括在衬底上方形成竖直堆叠。所述堆叠包括水平伸长的导电结构和在所述导电结构正上方的绝缘体材料。在所述绝缘体材料中形成通向所述导电结构的水平间隔开的开口。在所述开口中的个别者中形成向上开放的容器形底部电容器电极。所述底部电容器电极直接抵靠着所述导电结构的导电材料。所述导电结构将所述底部电容器电极直接电耦合在一起。在所述开口中所述底部电容器电极横向内侧形成电容器绝缘体。在所述开口中的个别者中所述电容器绝缘体横向内侧形成顶部电容器电极。所述顶部电容器电极不直接电耦合在一起。公开了与方法无关的结构。

Description

电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形 成存储器单元阵列的方法
技术领域
本文所公开的实施例涉及电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法。
背景技术
存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称为位线、数据线或感测线)和存取线(其也可被称为字线)对存储器单元进行写入或从中进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，并且存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和存取线的组合对每一存储器单元进行唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器会耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选择状态保留或存储存储内容。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个位或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近沟道区，且通过薄栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极移除电压时，在很大程度上防止了电流流过沟道区。栅极绝缘体能够在至少两个保持电容性状态之间编程，借此晶体管是非易失性的。或者，栅极绝缘体可能不具有此能力，借此晶体管是易失性的。无论如何，场效应晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。
电容器是可用于存储器单元的另一类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。作为电荷的能量可以静电存储在此类材料内。取决于绝缘体材料的成分，所述存储的场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是具有铁电材料作为绝缘材料的至少一部分的铁电电容器。铁电材料的特征在于具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后保持(至少持续一定时间)。每一极化状态具有彼此不同的电荷储存电容，所述电荷储存电容理想地可用于写入(即，存储)和读取存储器状态，而不逆转极化状态，直到期望进行此逆转为止。不太合意地，在具有铁电电容器的某一存储器中，读取存储器状态的行为可能会逆转极化。因此，在这种情况下，在确定极化状态后，对存储器单元进行重新写入以紧接在确定极化状态之后将存储器单元置于预读取状态中。无论如何，由于形成电容器的一部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想地是非易失性的。其它可编程材料可用作电容器绝缘体以使电容器为非易失性的。
电容器和晶体管当然可用于除存储器电路系统以外的集成电路系统中，且制造成可或可不为存储器阵列的至少一部分的阵列。
附图说明
图1是根据本发明的实施例的处理中衬底的一部分的图解横截面视图且是穿过图2中的线1-1截取的。
图2是穿过图1中的线2-2截取的图解横截面视图。
图3至27是根据本发明的一些实施例的在处理中的图1和2的构造或其部分的图解依序截面和/或放大视图。
图28是根据本发明的实施例的处理中衬底的一部分的图解横截面视图且是穿过图29中的线28-28截取的。
图29是穿过图28中的线29-29截取的图解横截面视图。
图30至37是根据本发明的一些实施例的在处理中的图28和29的构造或其部分的图解依序截面和/或放大视图。
图38是根据本发明的实施例的处理中衬底的一部分的图解横截面视图且是穿过图38中的线38-38截取的。
图39是穿过图38中的线39-39截取的图解横截面视图。
图40是根据本发明的实施例的衬底的一部分的图解横截面视图。
具体实施方式
本发明的实施例包含用于形成电容器阵列的方法，例如可用于存储器或其它集成电路系统的方法。本发明的实施例还涵盖用于形成集成电路系统的方法，所述集成电路系统包括存储器单元阵列，例如包括在多个电容器上方的多个竖直晶体管。本发明的实施例还涵盖一种电容器阵列，所述电容器的阵列可为也可不为与制造方法无关的存储器电路系统的一部分。本发明的实施例还涵盖一种与制造方法无关的存储器单元阵列。首先参考图1至27描述形成存储器单元阵列的方法的实例实施例。
参考图1和2，示出实例衬底构造8，其包括已相对于基底衬底11制造的阵列或阵列区域10。衬底11可包括导电/导体/传导、半导电/半导体/半传导以及绝缘/绝缘体/隔绝(即，在本文中电气地)材料中的任一个。各种材料位于基底衬底11上方。材料可在图1和2所描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作存储器阵列内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在存储器阵列或子阵列内。此外，也可相对于彼此独立地、先后地或以其它方式制造和操作多个子阵列。如本文档中所使用，“子阵列”也可被视为阵列。
已在衬底11上方形成竖直堆叠14。堆叠14包括水平伸长的导电结构16(例如，结构16在至少一个水平方向上比它的高更宽和/或更长)和在导电结构16正上方的绝缘体材料20。在一个实施例中，导电结构16的导电材料18具有0.001至1.0欧姆·厘米的固有电阻(即，此类值的电阻为材料18的成分的固有特性，而不是由于此类材料在任何方向上的厚度/薄度而产生的在此方向上从中穿过的电阻)。实例导电材料18包括导电掺杂的半导电材料和金属材料中的一或多个。实例绝缘体材料20为二氧化硅和氮化硅中的至少一个。导电材料18可被视为具有顶部表面23，所述顶部表面在一个实施例中是水平平面的。在一个实施例中且如图所示，堆叠14包含在导电结构16下方且可与绝缘体材料20具有相同或不同成分的绝缘材料22。图1和2示出其中导电结构16包括在阵列区域10内水平地全局延伸的板(例如，毯覆层)的实例，在所述阵列区域中，将接收待形成的电容器。下文描述实例替代形状和/或定位的导电结构16。
参考图3和4，已在绝缘体材料20中形成通向导电结构16的水平间隔开的开口25。在一个实施例中且如图所示，开口25已形成为竖直延伸穿过导电结构16的导电材料18，在一个实施例中，延伸到所述导电材料下方的绝缘材料22中，且在一个此类实施例中，借此开口25形成为在导电结构16下方比在其上方更高。开口25可通过任何现有或未来开发的技术形成，且可使用也可不使用间距倍增形成。实例包含使用一或多种不同化学物质的光刻图案化和蚀刻。这样，导电结构16下方的开口25的蚀刻可基于时间或蚀刻终止材料(未示出)而进行。开口25可按任何现有或未来开发的布置(例如，按布拉维(Bravais)或非布拉维点阵)排列。实例开口25示出为在水平横截面中为圆形且具有竖直侧壁，但可使用其它形状和配置。出于继续论述的目的且在一些实施例中，导电结构16的导电材料18可被视为包括横向侧表面26(例如，在图3和4的横截面中且还可以是其中开口25为圆形的径向侧表面)。
参考图5和6，已在个别开口25中形成向上开放的容器形底部电容器电极28(优选的配置和形状)。底部电容器电极28直接抵靠着导电结构16的导电材料18，其中导电结构16将底部电容器电极28直接电耦合在一起。在一个实施例中且如图所示，个别底部电容器电极28形成为直接抵靠着导电结构16的导电材料18的至少一个横向侧表面26，在一个此类实施例中抵靠着所述导电材料的多个横向侧表面26。在一个实施例中，底部电容器电极28可被视为其顶部或顶部表面29高于与其横向紧邻的导电结构16的部分的导电材料18的顶部表面23，且在一个此类实施例中，顶部表面29不是水平平面的。形成底部电容器电极28的实例方式为将导电材料的内衬层沉积在开口25中以及材料20顶上，随后用牺牲材料填充开口25的剩余容积。充分地移除牺牲材料以暴露导电材料，但在由此覆盖的开口25中至少留下此类材料的底部。然后，将导电材料移回以产生个别底部电容器电极28，随后移除牺牲材料。
参考图7和8，已在开口25中底部电容器电极28横向内侧形成电容器绝缘体38。电容器可以是也可以不是可编程的(例如，为铁电的、抗铁电的、铁磁性的、相变材料等)。在一个实施例中，电容器绝缘体38已形成于底部电容器电极28的顶部表面29正上方，在一个此类实施例中，直接抵靠着所述顶部表面形成。
图9和10示出在底部电容器电极28的顶部表面29上方的电容器绝缘体38的任选的橫向薄化。此可通过例如以下操作进行：用牺牲材料填充开口25的剩余容积、将此平坦化/蚀刻回开口25，达到电容器绝缘体38的所描绘的顶部最宽区的最上部部分，随后对电容器绝缘体38进行干式或湿式各向同性蚀刻以将其在牺牲材料上方薄化，然后移除牺牲材料。当将个别电子组件(例如，晶体管)形成为顶部电容器电极时，此类薄化可能需要增大此类顶部电容器电极(下文所描述)的临界尺寸大小(即，水平目标区域)。
顶部电容器电极形成于个别开口25中电容器绝缘体38横向内侧，其中此类顶部电容器电极不直接电耦合在一起。参考图11至14示出且描述实例技术。
参考图11和12，已将导电材料35形成为填充开口25的剩余容积且在绝缘体材料20顶上。导电材料35可与底部电容器电极28或导电材料18的材料具有相同或不同的成分。实例导电材料35为薄TiN内衬(未示出)，且其剩余容积为元素钨。
图13和14示出实例后续处理，借此导电材料35已至少被平坦化回绝缘体材料20的竖向最外表面，因此在个别开口25中电容器绝缘体38横向内侧形成顶部电容器电极36。电容器40由此形成，其中个别电容器40的底部电容器电极28通过导电结构16直接电耦合在一起。为了清楚起见，图14中(以及后续图式中)仅示出几个电容器轮廓。导电材料35可竖直凹进开口25内(未示出)。导电结构16可连接到合适的电路系统(未示出)，例如，以将所需共同电压提供到底部电容器电极28，而不是允许其电压浮动。或者或另外，如果此类电路系统是可逆可编程的(例如，如果电容器绝缘体38是可编程的，例如，铁电的)，则所述此类电路系统可促进电容器40的编程和擦除。
以上只是形成电容器阵列的实例方法。此类阵列可包括也可不包括存储器电路系统的一部分，并且个别电容器可包括也可不包括存储器单元阵列的存储器单元的一部分。因此且无论如何，集成电路系统结构的处理和形成可在并入有实例电容器40的集成电路系统的进一步制造中，在如图所示且上文所述的处理之前或之后发生。在一个实施例中，根据本发明的方法形成存储器单元阵列，其包括形成如上文所描述的电容器阵列。之后，在多个电容器上方形成多个竖直晶体管，其中竖直晶体管个别地包括顶部源极/漏极区、底部源极/漏极区和竖直地处于其间的沟道区。底部源极/漏极区中的个别者直接电耦合到顶部电容器电极中的个别者。参考图15至23示出且描述此类方法的实例。
参考图15和16，已在图13和14的实例结构的顶上形成晶体管材料42。仅作为举例，此示出为包括底部源极/漏极材料44、沟道材料46和上部源极/漏极材料48。可使用任何现有或未来开发的适当材料。晶体管材料42将用于形成源极/漏极区和竖直地处于其间的沟道区，且在处理中的此时刻可具有也可不具有适当的掺杂和/或导电性。无论如何，且仅作为举例，替代实施例包含在形成晶体管材料42之前，将顶部电容器电极36的导电材料35竖直地凹进(未示出)开口25内。然后，底部源极/漏极材料44将填充开口25的剩余容积(未示出)，且可平坦化回。如果这样，则最终沟道区的材料46将形成为直接抵靠着绝缘体材料20的顶部表面(未示出)和在开口25的最顶部部分(未示出)中的源极/漏极材料44。
参考图17和18，且在一个实施例中，晶体管材料42已图案化以形成材料48的顶部源极/漏极区52、材料44的底部源极/漏极区54和材料46的沟道区56，由此形成竖直晶体管60。个别底部源极/漏极区54直接电耦合到个别顶部电容器电极36。在所描绘的实例实施例中，顶部源极/漏极区52、底部源极/漏极区54和沟道区56包括竖直伸长柱50或由所述竖直伸长柱包围。竖直伸长柱50可使用间距倍增形成，例如使用两个间距倍增掩蔽步骤和间隔沉积步骤形成。
参考图19和20，且任选地，已将实例绝缘材料62和64(例如，分别为二氧化硅和氮化硅)形成为包围和覆盖晶体管60。
图21至23示出后续处理，借此已形成导电栅极线66且将个别行67中的多个竖直晶体管60互连。栅极绝缘体(由于比例且为了更好的清晰性而未在图21至23中示出)将横向处于导电栅极线66与沟道区56之间。可使用任何合适的现有或未来开发的方法来形成图21至23的实例构造。作为实例，可在列紧邻的柱之间的行方向上形成水平伸长的沟槽(未示出)。可在沟槽中形成绝缘体或牺牲材料(未示出)以具有导电栅极线66的底部表面将处于的顶部表面。然后，导电栅极线的一层导电材料将沉积到线型沟槽，然后将以与形成间隔物类似的方式各向异性地蚀刻回来，以将其从水平表面大体上移除，且形成所描绘的导电栅极线66。如果使用牺牲材料，则现在可将其移除。无论如何，可沉积绝缘材料62(例如，二氧化硅和/或氮化硅)以填充沟槽的剩余容积。图21至23的实例示出相对于个别沟道区56的双侧栅极构造。或者，可使用环绕栅极构造或单侧栅极构造。
图24至27示出实例后续处理，其中导电数字线68已成列70形成且将个别列70中的多个竖直晶体管60互连。在一个实例实施例中，这样形成实例存储器单元75，其可包括DRAM电路系统，例如，包括一个晶体管60-一个电容器40(1T-1C)存储器单元75。为了清楚起见，图24至27中仅示出几个存储器单元轮廓75。或者，仅作为举例，且不管DRAM的制造，存储器单元可被视为单独的个别电容器40(例如，其中电容器绝缘体38是可逆可编程的且电容器40是非易失性的，其中个别晶体管60作为或充当选择装置)。
可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
以上实例处理仅示出其中在完成柱50的形成之后形成导电栅极线66和数字线48的一个实例实施例。或者，作为实例，可在完成此类柱的形成之前形成导电栅极线，例如，如图28至37中所示对制造包括阵列10a的替代实施例构造8a所描述。已在适当时使用上文所描述的实施例的相同标号，其中用后缀“a”或用不同标号指示一些构造差异。
参考图28和29，其示出紧接在由图15和16所示的处理之后的处理且替代由图17和18所示的处理。已蚀穿是或将最终为顶部源极/漏极区52的材料48、是或将最终为沟道区56的材料46，以及是或将最终为底部源极/漏极区54的材料44，以形成第一壁72和横向地处于其间的第一沟槽73。第一壁72和第一沟槽73在第一方向74(例如，列方向)上水平伸长。可使用也可不使用间距倍增。
参考图30和31，已在第一壁72之间的第一沟槽73中形成绝缘材料76(例如，二氧化硅)。已在其顶上和第一壁72顶上形成硬掩蔽材料77(例如，氮化硅)。
参考图32和33，已穿过顶部源极/漏极区52的材料48蚀刻进入第一壁72(在图32和33中未在数值上标示)，进入沟道区56的材料46(在一个实施例中，蚀穿其)，且进入材料76/77，以形成第二壁78和横向地处于其间的第二沟槽79。第二壁78和第二沟槽79在与第一方向74成角度(即，不是平角)的第二方向80(例如，行方向)上水平伸长。仅作为举例，第一方向74和第二方向80示出为相对于彼此成90°的角度，但可使用其它非平角和非直角(未示出)。
参考图34和35，已可操作地邻近沟道区56的材料46在第二沟槽79中形成导电栅极线66(其间应存在的栅极绝缘体材料由于比例且为了更好的清晰性而未在图34和35中示出)。
图36和37示出实例后续处理，其中已蚀穿更多晶体管材料42(例如，当存在于绝缘体材料20上方时，底部源极/漏极区54的材料44)以形成个别柱50。
图28/29和32/33的蚀刻可使用也可不使用间距倍增进行。如果在柱50的最终形成中使用间距倍增，所述间距倍增使用其对应的两个掩蔽步骤和用以将导电栅极线66图案化的另一掩蔽步骤，则两个间距相乘掩蔽步骤中的后者可与图32/33的栅极线66/沟槽79图案化组合，由此与图1至27的实例处理相比节省掩蔽步骤。无论如何，在图36/37之后，可如上文所描述或以其它方式进行后续处理(未示出)。
可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
形成电容器阵列的以上实例方法示出将导电结构16形成为接近底部电容器电极28的顶部29。参考图38和39描述替代实例实施例，示出构造8b。已在适当时使用上文所描述的实施例的相同标号，其中用后缀“b”或用不同标号指示一些构造差异。图38和39示出相对于由图25所示的构造的且包括阵列10b的替代构造8b。构造8b具有如已形成为接近底部电容器电极28的底部的导电结构16b。图38和39还示出其中个别底部电容器电极28已形成为直接抵靠着导电结构16b的导电材料18的顶部表面23的实例实施例。图38和39还示出其中开口25未形成为竖直地延伸穿过导电结构16b的导电材料18的实例实施例。在一个此类实施例中，且仅作为举例，开口25的形成可包括相对于导电结构16b的导电材料18选择性地蚀刻绝缘材料20，且最后在所述导电结构的所述导电材料上(即，顶上或内部)终止。实例导电通孔95示出为从导电结构16b竖直向下延伸，例如，连接到合适的电路系统(未示出)以将所需共同电压提供到底部电容器电极28，而不是允许其电压浮动或用于在电容器绝缘体38可编程的情况下编程电容器40。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
以上实例方法示出其中导电结构16包括在其中接收电容器40的阵列区域10内水平地全局延伸的板的实例。仅作为举例，图40示出包括阵列10c且穿过替代配置导电结构16c水平地截取的替代实例实施例构造8c。已在适当时使用上文所描述的实施例的相同标号，其中用后缀“c”或用不同标号指示一些构造差异。导电结构16c包括可直接电耦合在一起的多个水平间隔开的导线85，例如，如通过互连线90示意性地示出。可使用其它现有或未来开发的构造和/或技术将多个底部电容器电极直接电耦合在一起。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
本发明的实施例涵盖与制造方法无关的电容器阵列和与制造方法无关的存储器单元阵列。然而，此类阵列可具有如本文中在方法实施例中所描述的属性中的任一个。类似地，上文所描述的方法实施例可并入且形成相对于装置实施例描述的属性中的任一个。
本发明的实施例包含电容器阵列(例如，10、10a、10b、10c)，所述电容器阵列包括多个电容器(例如，40)，所述电容器个别地包括底部电容器电极(例如，28)、在底部电容器电极横向内侧和上方的顶部电容器电极(例如，36)，以及在顶部电容器电极与底部电容器电极之间的电容器绝缘体(例如，38)。导电结构(例如，16、16b、16c)将底部电容器电极直接电耦合在一起。导电结构包括直接抵靠着底部电容器电极且具有0.001至1.0欧姆·厘米的固有电阻的导电材料(例如，18)。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
本发明的实施例涵盖存储器单元(例如，75)的阵列(例如，10、10a、10b、10c)，所述阵列包括多个电容器(例如，40)，所述电容器个别地包括底部电容器电极(例如，28)、在底部电容器电极横向内侧和上方的顶部电容器电极(例如，36)，以及顶部电容器电极与底部电容器电极之间的电容器绝缘体(例如，38)。导电结构(例如，16、16b、16c)将底部电容器电极直接电耦合在一起。导电结构包括直接抵靠着底部电容器电极的导电材料(例如，18)。在一个实施例中，导电结构的导电材料具有0.001至1.0欧姆·厘米的固有电阻。多个竖直晶体管(例如，60)处于多个电容器上方。竖直晶体管个别地包括顶部源极/漏极区(例如，52)、底部源极/漏极区(例如，54)和竖直地处于其间的沟道区(例如，56)。底部源极/漏极区中的个别者直接电耦合到顶部电容器电极中的个别者。可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
上述处理或构造可被视为相对于组件阵列，所述组件阵列形成为此类组件的单个堆叠或单个叠组或在所述单个堆叠或所述单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为所述底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统作为最终构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下(例如，阵列下的CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中所示或上文所描述的堆叠/叠组上方和/或下方。此外，组件阵列在不同堆叠/叠组中可相对彼此相同或不同，并且不同堆叠/叠组可相对彼此具有相同的厚度或不同厚度。居间结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或介电层)。并且，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或多于两个堆叠/叠组可基本上同时制造。
上文所论述的组合件及结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
本文中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“之下”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)且可在制造期间相对于其处理衬底，并且竖直是大体上与其正交的方向。提及“恰好水平”是沿着主衬底表面(即，与所述表面不形成度数)的方向且可在制造期间相对于其处理衬底。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与衬底在三维空间中的定向无关。另外，“竖向延伸的”和“竖向地延伸”是指从恰好水平倾斜至少45°的方向。另外，相对于场效应晶体管“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“正下方”和“处于正下方”要求两个所陈述区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其所覆的任何材料上方可以是连续的或不连续的。当针对任何材料提供一或多种实例成分时，所述材料可包括此类一或多种成分、主要由此类一或多种成分组成或由此类一或多种成分组成。此外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每种材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变的厚度，则除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在此类材料或区并不均匀的情况下。如果两个所陈述材料或区彼此并非直接抵靠，则在此类材料或区并不均匀的情况下，“不同成分”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。本文中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中居间材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，并且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，则所述区-材料-组件相对于彼此“电耦合”。另一电子组件可处于所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有居间电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对彼此笔直和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行及列可相对彼此以90°或以一或多个其它角度(即，不是平角)相交。
本文中的导电/导体/传导材料中的任一个的成分可以是金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金和任何一或多种导电金属化合物中的任一种或组合。
本文中，关于蚀刻(etch)、蚀刻(etching)、移除(removing)、移除(removal)、沉积、形成(forming)和/或形成(formation)的“选择性”的任何使用是一种所陈述材料以按体积计至少2:1的速率相对于所作用的另一所陈述材料进行的这一动作。另外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个及两者。
总结
在一些实施例中，一种形成电容器阵列的方法包括在衬底上方形成竖直堆叠。所述堆叠包括水平伸长的导电结构和在所述导电结构正上方的绝缘体材料。在所述绝缘体材料中形成通向所述导电结构的水平间隔开的开口。在所述开口中的个别者中形成向上开放的容器形底部电容器电极。所述底部电容器电极直接抵靠着所述导电结构的导电材料。所述导电结构将所述底部电容器电极直接电耦合在一起。在所述开口中所述底部电容器电极横向内侧形成电容器绝缘体。在所述开口中的个别者中所述电容器绝缘体横向内侧形成顶部电容器电极。所述顶部电容器电极不直接电耦合在一起。
在一些实施例中，一种形成存储器单元阵列的方法包括在衬底上方形成竖直堆叠。所述堆叠包括水平伸长的导电结构和在所述导电结构正上方的绝缘体材料。形成多个电容器且包括在绝缘体材料中形成通向导电结构的水平间隔开的开口。在所述开口中的个别者中形成向上开放的容器形底部电容器电极。所述底部电容器电极直接抵靠着所述导电结构的导电材料。所述导电结构将所述底部电容器电极直接电耦合在一起。在所述开口中所述底部电容器电极横向内侧形成电容器绝缘体。在所述开口中的个别者中所述电容器绝缘体横向内侧形成顶部电容器电极。所述顶部电容器电极不直接电耦合在一起。在多个电容器上方形成多个竖直晶体管。竖直晶体管个别地包括晶体管材料，所述晶体管材料包括顶部源极/漏极区、底部源极/漏极区和竖直地处于其间的沟道区。底部源极/漏极区中的个别者直接电耦合到顶部电容器电极中的个别者。
在一些实施例中，一种电容器阵列包括多个电容器，所述多个电容器个别地包括底部电容器电极、在底部电容器电极横向内侧和上方的顶部电容器电极，以及在顶部电容器电极与底部电容器电极之间的电容器绝缘体。导电结构将底部电容器电极直接电耦合在一起。导电结构包括直接抵靠着底部电容器电极且具有0.001至1.0欧姆·厘米的固有电阻的导电材料。
在一些实施例中，一种存储器单元阵列包括多个电容器，所述多个电容器个别地包括底部电容器电极、在底部电容器电极横向内侧和上方的顶部电容器电极，以及在顶部电容器电极与底部电容器电极之间的电容器绝缘体。导电结构将底部电容器电极直接电耦合在一起。导电结构包括直接抵靠着底部电容器电极的导电材料。多个竖直晶体管处于多个电容器上方。竖直晶体管个别地包括顶部源极/漏极区、底部源极/漏极区和竖直地处于其间的沟道区。底部源极/漏极区中的个别者直接电耦合到顶部电容器电极中的个别者。

Claims (38)

1.一种形成电容器阵列的方法，其包括：
在衬底上方形成竖直堆叠，所述堆叠包括水平伸长的导电结构和在所述导电结构正上方的绝缘体材料；
在所述绝缘体材料中形成通向所述导电结构的水平间隔开的开口；
在所述开口中的个别者中形成向上开放的容器形底部电容器电极，所述底部电容器电极直接抵靠着所述导电结构的导电材料，所述导电结构将所述底部电容器电极直接电耦合在一起；
在所述开口中所述底部电容器电极横向内侧形成电容器绝缘体；以及
在所述开口中的个别者中所述电容器绝缘体横向内侧形成顶部电容器电极，所述顶部电容器电极不直接电耦合在一起。
2.根据权利要求1所述的方法，其中所述导电结构的所述导电材料具有0.001至1.0欧姆·厘米的固有电阻。
3.根据权利要求1所述的方法，其中所述导电结构包括在其中接收所述电容器的阵列区域内水平地全局延伸的板。
4.根据权利要求1所述的方法，其中所述导电结构包括多个直接电耦合且水平间隔开的导线。
5.根据权利要求1所述的方法，其包括在所述底部电容器电极的顶部表面正上方形成所述电容器绝缘体。
6.根据权利要求6所述的方法，其包括直接抵靠着所述底部电容器电极的所述顶部表面形成所述电容器绝缘体。
7.根据权利要求1所述的方法，在形成所述顶部电容器电极之前，横向薄化所述底部电容器电极的顶部表面上方的所述电容器绝缘体。
8.根据权利要求1所述的方法，其包括直接抵靠着所述导电结构的所述导电材料的至少一个横向侧表面形成所述底部电容器电极中的个别者。
9.根据权利要求8所述的方法，其包括直接抵靠着所述导电结构的所述导电材料的多个所述横向侧表面形成所述个别底部电容器电极。
10.根据权利要求1所述的方法，其包括直接抵靠着所述导电结构的所述导电材料的顶部表面形成所述底部电容器电极中的个别者。
11.根据权利要求1所述的方法，其中所述底部电容器电极的顶部表面高于与其横向紧邻的所述导电结构的部分的所述导电材料的顶部表面。
12.根据权利要求11所述的方法，其中所述底部电容器电极的所述顶部表面不是水平平面的。
13.根据权利要求1所述的方法，其包括将所述开口形成为竖直地延伸穿过所述导电结构的所述导电材料。
14.根据权利要求13所述的方法，其包括将所述开口形成为延伸到所述导电结构下方的绝缘材料中。
15.根据权利要求14所述的方法，其包括将所述开口形成为在所述导电结构下方比在所述导电结构上方更高。
16.根据权利要求1所述的方法，其中所述开口未形成为竖直地延伸穿过所述导电结构的所述导电材料。
17.根据权利要求16所述的方法，其中形成所述开口包括相对于所述导电结构的所述导电材料选择性地蚀刻所述绝缘体材料，且最后在所述导电结构的所述导电材料上终止。
18.根据权利要求1所述的方法，其包括将所述导电结构形成为接近所述底部电容器电极的顶部。
19.根据权利要求1所述的方法，其包括将所述导电结构形成为接近所述底部电容器电极的底部。
20.一种形成存储器单元阵列的方法，其包括：
在衬底上方形成竖直堆叠，所述堆叠包括水平伸长的导电结构和在所述导电结构正上方的绝缘体材料；
形成多个电容器，其包括：
在所述绝缘体材料中形成通向所述导电结构的水平间隔开的开口；
在所述开口中的个别者中形成向上开放的容器形底部电容器电极，所述底部电容器电极直接抵靠着所述导电结构的导电材料，所述导电结构将所述底部电容器电极直接电耦合在一起；
在所述开口中所述底部电容器电极横向内侧形成电容器绝缘体；以及
在所述开口中的个别者中所述电容器绝缘体横向内侧形成顶部电容器电极，所述顶部电容器电极不直接电耦合在一起；以及
在所述多个电容器上方形成多个竖直晶体管；所述竖直晶体管个别地包括晶体管材料，所述晶体管材料包括顶部源极/漏极区、底部源极/漏极区和竖直地处于其间的沟道区；所述底部源极/漏极区中的个别者直接电耦合到所述顶部电容器电极中的个别者。
21.根据权利要求20所述的方法，其包括将所述存储器单元形成为包括DRAM。
22.根据权利要求20所述的方法，其中形成所述多个竖直晶体管包括：
形成将个别行中的多个所述竖直晶体管互连的导电栅极线；
将所述顶部源极/漏极区、所述底部源极/漏极区和所述沟道区形成为包括竖直伸长柱；以及
在完成所述柱的形成之后形成所述导电栅极线。
23.根据权利要求20所述的方法，其中形成所述多个竖直晶体管包括：
形成将个别行中的多个所述竖直晶体管互连的导电栅极线；
将所述顶部源极/漏极区、所述底部源极/漏极区和所述沟道区形成为包括竖直伸长柱；以及
在完成所述柱的形成之前形成所述导电栅极线。
24.根据权利要求23所述的方法，其中依序形成所述柱包括：
蚀刻穿过所述顶部源极/漏极区、所述沟道区和所述底部源极/漏极区的材料以形成第一壁和横向地处于其间的第一沟槽；所述第一壁和第一沟槽在第一方向上水平伸长；
在所述第一壁之间的所述第一沟槽中形成绝缘材料；
穿过所述顶部源极/漏极区的材料蚀刻进入所述第一壁中，进入所述沟道区的材料中，且进入所述绝缘材料中，以形成第二壁和横向地处于其间的第二沟槽；所述第二壁和第二沟槽在与所述第一方向成角度的第二方向上水平伸长；
可操作地邻近所述沟道区的所述材料在所述第二沟槽中形成所述导电栅极线；以及
蚀刻穿过更多的所述晶体管材料。
25.一种电容器阵列，其包括：
多个电容器，其个别地包括底部电容器电极、在所述底部电容器电极横向内侧和上方的顶部电容器电极，以及在所述顶部电容器电极与所述底部电容器电极之间的电容器绝缘体；以及
导电结构，其将所述底部电容器电极直接电耦合在一起，所述导电结构包括导电材料，所述导电材料直接抵靠着所述底部电容器电极且具有0.001至1.0欧姆·厘米的固有电阻。
26.根据权利要求25所述的阵列，其中所述导电结构包括利用其中接收所述电容器的阵列区域水平地全局延伸的板。
27.根据权利要求25所述的阵列，其中所述导电结构包括多个直接电耦合且水平间隔开的导线。
28.根据权利要求25所述的阵列，其中所述底部电容器电极中的个别者直接抵靠着所述导电结构的所述导电材料的至少一个横向侧表面。
29.根据权利要求25所述的阵列，其中所述底部电容器电极中的个别者直接抵靠着所述导电结构的所述导电材料的顶部表面。
30.根据权利要求25所述的阵列，其中所述底部电容器电极的顶部表面高于与其紧邻的所述导电结构的部分的所述导电材料的顶部表面。
31.根据权利要求25所述的阵列，其包括，其中所述导电结构接近所述底部电容器电极的顶部。
32.根据权利要求25所述的阵列，其中所述导电结构接近所述底部电容器电极的底部。
33.一种存储器单元阵列，其并入有根据权利要求25所述的电容器阵列。
34.一种存储器单元阵列，其包括，其包括：
多个电容器，其个别地包括底部电容器电极、在所述底部电容器电极横向内侧和上方的顶部电容器电极，以及在所述顶部电容器电极与所述底部电容器电极之间的电容器绝缘体；
导电结构，其将所述底部电容器电极直接电耦合在一起，所述导电结构包括直接抵靠着所述底部电容器电极的导电材料；以及
多个竖直晶体管，其在所述多个电容器上方；所述竖直晶体管个别地包括顶部源极/漏极区、底部源极/漏极区和竖直地处于其间的沟道区；所述底部源极/漏极区中的个别者直接电耦合到所述顶部电容器电极中的个别者。
35.根据权利要求34所述的阵列，其中所述导电结构的所述导电材料具有0.001至1.0欧姆·厘米的固有电阻。
36.根据权利要求34所述的阵列，其中所述存储器单元包括DRAM。
37.根据权利要求34所述的阵列，其中所述晶体管包括将个别行中的多个所述竖直晶体管互连的导电栅极线。
38.根据权利要求34所述的阵列，其中所述顶部源极/漏极区、所述底部源极/漏极区和所述沟道区包括竖直伸长柱。
CN202080059988.2A 2019-08-26 2020-08-12 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 Pending CN114342065A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/550,917 US11177266B2 (en) 2019-08-26 2019-08-26 Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US16/550,917 2019-08-26
PCT/US2020/045842 WO2021041027A1 (en) 2019-08-26 2020-08-12 An array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells

Publications (1)

Publication Number Publication Date
CN114342065A true CN114342065A (zh) 2022-04-12

Family

ID=74680181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080059988.2A Pending CN114342065A (zh) 2019-08-26 2020-08-12 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法

Country Status (3)

Country Link
US (2) US11177266B2 (zh)
CN (1) CN114342065A (zh)
WO (1) WO2021041027A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245697A1 (zh) * 2022-06-21 2023-12-28 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177266B2 (en) * 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11342335B2 (en) 2019-11-05 2022-05-24 Nanya Technology Corporation Semiconductor structure having a gate structure portion in a word line
KR20220136444A (ko) * 2022-06-21 2022-10-07 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 그 제조 방법, 메모리
CN117337031A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 一种半导体结构及其制备方法、存储器及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145414A (ja) * 1997-09-04 1999-05-28 Toshiba Corp 半導体装置
TW469599B (en) 1998-12-02 2001-12-21 Infineon Technologies Ag DRAM-cells arrangement and its production method
DE10111760B4 (de) 2001-03-12 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von mindestens zwei Speicherzellen eines Halbleiterspeichers
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
US7045844B2 (en) 2002-06-21 2006-05-16 Micron Technology, Inc. Memory cell and method for forming the same
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
TWI368315B (en) 2008-08-27 2012-07-11 Nanya Technology Corp Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
KR101661305B1 (ko) * 2010-08-13 2016-09-30 삼성전자 주식회사 커패시터를 포함하는 반도체 메모리 소자 및 그 제조방법
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
TWI520273B (zh) * 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP2013168570A (ja) 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置及びその製造方法
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9754945B2 (en) * 2014-08-06 2017-09-05 Globalfoundries Inc. Non-volatile memory device employing a deep trench capacitor
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
KR20180011652A (ko) 2016-07-25 2018-02-02 (주) 유창스틸산업 비탈면 설치형 차량방호울타리용 지지장치
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10177152B1 (en) * 2017-07-21 2019-01-08 Micron Technology, Inc. Integrated assemblies comprising stud-type capacitors
US10290422B1 (en) * 2017-11-16 2019-05-14 Micron Technology, Inc. Capacitors and integrated assemblies which include capacitors
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
US11037940B2 (en) * 2018-03-22 2021-06-15 Micron Technology, Inc. Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US11329047B2 (en) * 2018-04-18 2022-05-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory with shallow bitline
US10629601B2 (en) * 2018-07-11 2020-04-21 International Business Machines Corporation Transistor and capacitor structures for analog memory neural network
KR102390002B1 (ko) 2018-08-31 2022-04-22 주식회사 엘지에너지솔루션 불량 모드 감지를 통한 퓨즈 제어 시스템 및 방법
US11244952B2 (en) 2018-12-19 2022-02-08 Micron Technology, Inc. Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US10833092B2 (en) * 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11177266B2 (en) * 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245697A1 (zh) * 2022-06-21 2023-12-28 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Also Published As

Publication number Publication date
WO2021041027A1 (en) 2021-03-04
US20210066306A1 (en) 2021-03-04
US11744061B2 (en) 2023-08-29
US20210151440A1 (en) 2021-05-20
US11177266B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
US10676722B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN113169172A (zh) 存储器阵列
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
US11877438B2 (en) Array of memory cells
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
CN111863813A (zh) 用于形成集成电路的方法
US20220301941A1 (en) Array Of Vertical Transistors
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination