CN113544849A - 集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法 - Google Patents

集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法 Download PDF

Info

Publication number
CN113544849A
CN113544849A CN202080019662.7A CN202080019662A CN113544849A CN 113544849 A CN113544849 A CN 113544849A CN 202080019662 A CN202080019662 A CN 202080019662A CN 113544849 A CN113544849 A CN 113544849A
Authority
CN
China
Prior art keywords
conductive
discontinuous
vias
circuit system
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019662.7A
Other languages
English (en)
Inventor
G·S·桑胡
J·A·斯迈思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113544849A publication Critical patent/CN113544849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于形成集成电路系统的方法包括形成包括导电材料的多个导电通路。所述导电通路通过中间材料相对于彼此间隔。在所述通路的所述导电材料顶部上及在介于所述通路之间的所述中间材料顶部上形成不连续材料。在所述不连续材料顶部上、直接抵靠所述不连续材料及在所述不连续材料之间并且在所述通路的所述导电材料顶部上及直接抵靠所述通路的所述导电材料形成金属材料。所述金属材料具有与所述不连续材料的成分不同的成分并且在介于所述通路之间的所述中间材料之上。形成在其之下具有不连续材料的所述金属材料以包括在介于所述通路之间并且直接抵靠所述通路中的个别者的所述中间材料顶部上的导电线。揭示独立于方法的结构。

Description

集成电路系统、DRAM电路系统、用于形成集成电路系统的方法 及用于形成DRAM电路系统的方法
技术领域
本文揭示的实施例涉及集成电路系统、DRAM电路系统、用于形成集成电路系统的方法及用于形成DRAM电路系统的方法。
背景技术
存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(也可称为位线、数据线或感测线)及存取线(也可称为字线)来写入或读取存储器单元。数字线可沿着阵列的列导电地互连存储器单元，并且存取线可沿着阵列的行导电地互连存储器单元。可通过数字线及存取线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。常规地将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，因此经刷新/重写以维持数据存储。易失性存储器可具有几毫秒或更少的保持时间。无论如何，存储器单元经配置以将存储器保留或存储在至少两个不同的可选状态中。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个信息电平或状态。
电容器是可用在存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量可作为电场静电地存储在此材料内。取决于绝缘体材料的成分，所述存储场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，其具有作为绝缘材料的至少部分的铁电材料。铁电材料的特征在于具有两个稳定极化状态，且因此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适编程电压来改变，并且在去除编程电压之后保持(至少在一段时间内保持)。每一极化状态具有彼此不同的电荷存储电容，并且理想地，其可用以写入(即，存储)及读取存储器状态，而无需反转极化状态，直到期望此反转为止。不太合意的是，在具有铁电电容器的一些存储器中，读取存储器状态的动作可使极化反转。因此，在确定极化状态时，在其确定之后立即进行存储器单元的重写以将存储器单元置于读取前状态中。无论如何，由于形成铁电电容器的一部分的铁电材料的双稳态特性，理想地，并入所述电容器的存储器单元是非易失性的。其它可编程材料可用作电容器绝缘体，以使电容器为非易失性的。
场效应晶体管是可用在存储器单元中的另一类型的电子组件。这些晶体管包括一对导电源极/漏极区，其间具有半导体沟道区。导电栅极邻近沟道区并通过薄栅极绝缘体与其分离。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一者流到另一者。当从栅极去除电压时，在很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如可逆可编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。无论如何，栅极绝缘体可为可编程的，例如是铁电的。
闪存是一种类型的存储器，并且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在闪存芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍地在固态驱动器中利用闪存来代替常规硬盘驱动器。作为又一实例，闪存在无线电子装置中很流行，因为其使制造商能够在新的通信协议变得标准化时支持所述通信协议，并且提供远程升级装置以增强特征的能力。
NAND可为集成闪存的基础架构。NAND单元单位包括至少一个选择装置，其串联耦合到存储器单元的串联组合(串联组合通常被称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述存储器单元个别地包括可逆编程竖直晶体管。控制电路系统或其它电路系统可形成在竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
电容器及晶体管当然可用于除存储器电路系统之外的电路系统中。无论如何，导电互连线用于连接集成电路系统的各种组件。
附图说明
图1是根据本发明的一些实施例的DRAM构造的一部分的示意性横截面视图并且是沿着图2到8中的线1-1截取。
图2是沿着图1、7及8中的线2-2截取的视图。
图3是沿着图1、7及8中的线3-3截取的视图。
图4是沿着图1、7及8中的线4-4截取的视图。
图5是沿着图1、7及8中的线5-5截取的视图。
图6是沿着图1、7及8中的线6-6截取的视图。
图7是沿着图1到6中的线7-7截取的视图。
图8是沿着图2到6中的线8-8截取的视图。
图9到29是根据本发明的一些实施例的在进行中的图1到8的前身构造的示意性循序截面图。
图30到32是根据本发明的一些实施例的在进行中的作为图9到28展示的前身构造的替代前身构造的示意性循序截面图。
具体实施方式
本发明的实施例涵盖例如DRAM构造的集成电路系统构造，以及用于形成例如DRAM电路系统构造的集成电路系统构造的方法。参考图1到8描述包括DRAM构造的第一实例实施例，图1到8展示包括已相对于基底衬底11制造的阵列或阵列区域10的衬底构造8的实例片段。衬底构造11可包括导电/导体/导电的、半导电/半导体/半导电的、及绝缘/绝缘体/绝缘的(即，本文中电性地)材料中的任一或多者。各种材料在基底衬底11之上。材料可在图1到8描绘的材料的旁边、竖向内部或竖向外部。举例来说，可在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造组件。用于操作存储器阵列内的组件的控制电路系统及/或其它外围电路系统也可被制造及可或不可全部或部分在存储器阵列或子阵列内。此外，还可独立地、串联地或以其它方式相对于彼此制造及操作多个子阵列。如在此文献中使用，“子阵列”也可被视为阵列。
基底衬底11包括半导电材料12(例如适当及不同地掺杂的单晶硅及/或多晶硅、Ge、SiGe、GaAs及/或其它既有或未来开发的半导电材料)、沟槽隔离区14(例如氮化硅及/或二氧化硅)及作用面积区16(其包括适当及不同掺杂的半导电材料12)。在一个实施例中，构造8包括存储器单元75(图4、5及8，为在此类图式中清楚起见，在图4及5中仅展示四个轮廓75且在图8中仅展示两个轮廓75)，例如个别地包括场效应晶体管装置25(图3)及存储元件(例如，电容器85；图1及8)的DRAM存储器单元。然而，本发明的实施例涵盖其它存储器单元及其它集成电路系统构造，这与是否含有存储器单元无关。
实例晶体管装置25个别地包括一对源极/漏极区、所述对源极/漏极区之间的沟道区、可操作地靠近沟道区的导电栅极及在导电栅极与沟道区之间的栅极绝缘体。装置25展示为凹陷存取装置，其中实例构造8展示分组在此类装置的个别对中的此类凹陷存取装置。个别凹陷存取装置25包含掩埋存取线构造18，例如其在半导电材料12中的沟槽19内。构造18包括充当个别装置25的导电栅极的导电栅极材料22(例如，导电掺杂的半导体材料及/或金属材料，其包含例如元件W、Ru及/或Mo)。栅极绝缘体20(例如，二氧化硅及/或氮化硅)沿着导电栅极材料22与半导电材料12之间的个别沟槽19的侧壁21及基底23。绝缘体材料37(例如，二氧化硅及/或氮化硅)在沟槽19内位于材料20及22之上。个别装置25包括在个别沟槽19的相对侧上的半导电材料12的上部分中的一对源极/漏极区24、26(例如，区24、26在存取线构造18的横向外部且高于存取线构造18)。源极/漏极区24、26中的每一者的至少一部分在其中具有导电性增加掺杂剂，所述导电性增加掺杂剂在相应源极/漏极区24、26内具有此掺杂剂的最大浓度，例如以使此部分变为导电的(例如，具有至少1019原子/cm3的最大掺杂剂浓度)。因此，每一源极/漏极区24、26的全部或仅一部分可具有此导电性增加掺杂剂的最大浓度。源极/漏极区24及/或26可包含其它掺杂区(未展示)，例如晕圈区域、LDD区等。
若干对凹陷存取装置25中的个别者中的所述对源极/漏极区的源极/漏极区(例如，区26)中的一者横向介于导电栅极材料22之间并由所述对装置25共享。所述对源极/漏极区中的源极/漏极区(例如，区24)中的其它者未由所述对装置25共享。因此，在实例实施例中，每一作用区域区16包括两个装置25(例如，一对装置25)，其中每一者共享中央源极/漏极区26。
实例沟道区27(图1、3、7及8)在半导电材料12中位于一对源极/漏极区24、26下方且沿着沟槽侧壁21(图7及8)且围绕沟槽基底23。沟道区27可未经掺杂或可经合适地掺杂有可能具有与源极/漏极区24、26中的掺杂剂相反的导电性类型的导电性增加掺杂剂，且例如其沟道中的最大浓度不大于1×1017原子/cm3。当合适电压被施加到存取线构造18的栅极材料22时，导电沟道在沟道区27内靠近栅极绝缘体20形成(例如，沿着沟道电流流动线/路径28[图8])，使得电流能够在位于个别作用区域区16内的存取线构造18下方的一对源极/漏极区24及26之间流动。示意性地展示点画以指示主要导电性修改掺杂剂浓度(与类型无关)，其中较密集点画指示较高掺杂剂浓度，且较轻点画指示较低掺杂剂浓度。导电性修改掺杂剂可以并且可能在材料12的其它部分中，如所展示。为方便起见，在材料12中仅展示两种不同点画密度，并且可使用额外掺杂剂浓度，并且在任何区中都不需要恒定掺杂剂浓度。
第一导电/导体通路36个别地直接电耦合到所述对源极/漏极区中的源极/漏极区(例如，24)中的一者。存储元件(例如，电容器85)直接电耦合到个别第一导电/导体通路36。
第二导电通路33个别地直接电耦合到所述对源极/漏极区中的源极/漏极区(例如，26)中的另一者。第二通路33通过中间材料(例如，当存在时是材料32、37、14、38、48及/或46中的一或多者，其中在下文描述材料32、38、48及46)相对于彼此间隔(例如，纵向上相对于其之上的数字线39，如下文描述)并且包括导电材料(例如，34及35)。在一个实施例中，第二通路33的导电材料34/35包括在具有与导电掺杂半导电材料34的成分不同的成分的上导电材料35(例如，金属材料)之下的下导电掺杂半导电材料34(例如，导电掺杂多晶硅)。用于材料34及35且仅作为实例的额外实例导电材料包括金属氮化物(例如，TiN、TaN、WN、MoN)、金属碳氮化物(例如，TiCN、TaCN、WCN、MoCN)及元素形式金属(例如，Ti、Ta、W、Mo、Co、Cu、Ru、Be)，其包含其组合、化合物及合金。
数字线39在介于第二通路33之间并且直接电耦合到多个晶体管25的个别第二通路33的中间材料32、37、14、38、48、46顶部上。数字线39包括直接抵靠第二通路33的导电材料34/35的金属材料42(例如，元素W、Ru及/或Mo)。实例数字线39包括数字线结构30的部分，其包括相对纵向绝缘侧38(例如，二氧化硅及/或氮化硅)及绝缘盖50(例如，氮化硅及/或二氧化硅)。实例材料46在介于纵向紧邻第二通路33之间的数字线39之下。下绝缘材料48(例如，二氧化硅、氮化硅、二氧化铝、氧化铪等中的一或多者；例如，50到200埃的厚度)在纵向紧邻第二通路33之间的材料46之下。材料46可为绝缘的、半导电的(即，未充分掺杂为导电的材料)，或导电的或可被消除，其中金属材料42向内延伸到下绝缘材料48(未展示)。
在一个实施例中，中间材料的最上面部分(例如，材料32及46中的一者或两者的最上面部分)包括绝缘材料，在一个实施例中包括导电材料，并且在一个实施例中包括半导电材料(即，未充分掺杂为导电的)。在一个实施例中，如果导电，那么中间材料的最上面部分包括导电掺杂半导电材料。在一个实施例中，中间材料的最上面部分包括绝缘材料及导电材料。仅作为实例，实例绝缘材料包含二氧化硅、氮化硅、氧化铝、高k材料、低k材料、氧化铪、氧化锆及包括两种或更多种元素金属的组合的绝缘金属氧化物。实例导电材料包含作为实例导电掺杂半导电材料的导电掺杂多晶硅以及金属材料。实例半导电材料为未掺杂或轻掺杂多晶硅。
不连续材料55竖直地在数字线39与第二通路33的导电材料34/35之间，并且竖直地在数字线39与第二通路33之间的中间材料32、46之间。不连续材料55具有与数字线39的金属材料42的成分不同的成分。在一个实施例中并且如展示，不连续材料55包括贯穿其的空隙空间(即，横向地在材料55的间隔部分之间及当中的空隙空间)，其中空隙空间具有大于不连续材料55的材料的总水平面积的总水平面积。在一个实施例中，不连续材料是绝缘的，在一个实施例中是导电的，在一个实施例中是半导电的，并且在一个实施例中包括元素形式硅。在一个实施例中，不连续材料55包括元素形式金属(例如，Ti、Ta、W、Mo、Co、Cu、Ru、Be)，并且在一个实施例中具有与导电材料34/35的成分不同的成分。
可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
本发明的实施例涵盖与是否包括DRAM或其它存储器电路系统无关的集成电路系统构造(例如，8)。此构造包括多个导电通路(例如，33)，其通过中间材料(当存在时是材料32、37、14、38、48及/或46中的一或多者)相对于彼此间隔。导电线(例如，39)在介于通路之间并且直接电耦合到通路中的个别者的中间材料顶部上。导电线包括直接抵靠通路的导电材料(例如，34/35)的金属材料(例如，42)。不连续材料(例如，55)竖直地在导电线与通路的导电材料之间并且竖直地在导电线与位于通路之间的中间材料之间。不连续材料具有与金属材料的成分不同的成分。在一个实施例中，导电线是包括NAND架构的存储器电路系统的部分(例如，数字线)。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
本发明的实施例涵盖一种用于形成集成电路系统构造(例如包括DRAM、其它存储器及/或非存储器电路系统)的方法。无论如何，本发明的方法方面可使用或具有本文在结构及/或装置实施例中描述的属性中的任一者。同样地，上文描述的结构实施例可并入关于方法实施例方面描述的属性中的任一者。
最初参考图9到29描述用于产生图1到8的构造8的实例方法实施例及实例此实施例。参考图9及10，此展示图1及7的构造的前身构造，其中结构8已经制造到包括阵列10内的材料46及48的点。图11到13将开口56展示为贯穿其形成到源极/漏极区26，并且在一个实施例中如展示到在材料48的底部之下的高度。
参考图14到16，开口56已用绝缘材料32加衬垫，随后对其进行实例各向异性蚀刻，以将材料32从源极/漏极区26上方居中地去除。导电材料34/35随后经形成及平坦化回到至少材料46及32的竖向最外表面。此仅包括形成导电通路33的一个实例，导电通路33个别地直接电耦合到所述对源极/漏极区中的源极/漏极区(例如，26)中的一者。导电通路33通过中间材料(例如，当存在时是材料32、37、14、48及/或46中的一或多者)相对于彼此间隔并且包括导电材料34/35。在一个此实施例中，所述方法循序地包括在中间材料中的开口56内形成下导电掺杂半导体材料(例如，34)。举例来说，此可经形成以完全填充开口56的剩余体积，且接着将其至少平坦化回到材料32及46的竖向最外表面。然后，使导电掺杂半导体材料34在开口56内竖直凹陷(例如，通过蚀刻)。此后，在开口56内在竖直凹陷导电掺杂半导电材料34顶部上形成导体材料35，例如以过填充开口56的剩余体积，且接着将其至少平面化回到材料32及46的竖向最外表面。
参考图17到19，不连续材料55已形成在导电通路33的导电材料34/35顶部上以及导电通路33之间的中间材料32及46顶部上。
参考图20到22，已在不连续材料55顶部上、直接抵靠不连续材料55及在不连续材料55之间并且在导电通路33的导电材料34/35顶部上及直接抵靠导电通路33的导电材料34/35并且在介于导电通路33之间的中间材料32及46之上形成金属材料42。不连续材料55可用作晶体生长晶种材料以促进金属材料42的生长，使得金属材料42以所需晶体定向/晶相形成。实例绝缘材料50已在其顶部形成。
参考图23到25，已形成(例如，通过减成蚀刻)在其之下具有不连续材料55的金属材料42以包括在介于导电通路33之间及直接抵靠多个晶体管25的个别导电通路33的中间材料32及46顶部上的数字线39。举例来说，并且在一个实施例中，已通过减成图案化及蚀刻形成多个数字线39，其中在一个实例中，蚀刻从横向地在线39之间去除不连续材料55。
参考图26到28，已经形成导致数字线结构30的形成的绝缘间隔件38，并在其之间沉积电介质材料40。图29展示贯穿其到源极/漏极区24形成开口41。随后将发生处理以产生如图1到8中展示的构造。举例来说，导体通路36将形成在开口41中，以个别地直接电耦合到源极漏极区对中的另一源极/漏极区24。存储元件(例如，电容器85)将经形成以直接电耦合到导体通路36中的个别者。
可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
上文描述的实例处理及所描绘构造展示相对于彼此横向地间隔的多个数字线39的形成，其中不连续材料并非横向地在此类多个数字线39之间。举例来说，图23到25展示从数字线39之间去除不连续材料55。替代地，不连续材料可横向地在多个数字线之间，例如如相对于图30到32中关于构造8a的替代实施例方法及替代实施例结构实施例所展示及描述。在适当情况下使用来自上文描述的实施例的类似数字，其中用后缀“a”指示一些结构差异。
参考图30及31，图案化金属材料42以形成数字线39已横向地在其之间留下不连续材料55。图32展示后续处理，借此不连续材料55如此保持在导电/导体通路36的水平外部。在一个实施例中，不连续材料55是不绝缘的(例如，元素硅)，并且所述方法进一步包括(例如，通过在含氧环境中退火)将不绝缘的不连续材料55转变为在所述多个导电线之间横向绝缘。举例来说，且仅作为实例，作为材料55的元素硅可在含氧环境中退火以形成二氧化硅材料55，或导电材料55可用非导电材料涂覆。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
本发明的实施例涵盖一种用于形成集成电路系统的方法，而不管此电路系统是DRAM还是其它存储器电路系统。此方法包括形成包括导电材料(例如，34/35)的多个导电通路(例如33)。导电通路通过中间材料(例如，当存在时是材料32、37、14、38、48及/或46中的一或多者)相对于彼此间隔。在通路的导电材料顶部上及在通路之间的中间材料顶部上形成不连续材料(例如，55)。在不连续材料顶部上、直接抵靠不连续材料及在不连续材料之间并且在通路的导电材料顶部上及直接抵靠通路的导电材料形成金属材料(例如，42)。金属材料具有与不连续材料的成分不同的成分并且在介于通路之间的中间材料之上。形成在其之下具有不连续材料的金属材料以包括在介于通路之间并且直接抵靠通路中的个别者的中间材料顶部上的导电线(例如，39)。可使用如本文关于其它实施例展示及/或描述的任何其它属性或方面。
以上处理或构造可被认为是相对于组件阵列，所述组件阵列在下伏基础衬底的部分之上或作为在下伏基础衬底的部分形成为此类组件的单个堆叠或单个层面或形成在此类组件的单个堆叠或单个层面内(尽管如此，单个堆叠/层面可具有多个层)。用于操作或存取阵列中的此类组件的控制电路及/或其它外围电路也可在任何地方形成为完成构造的部分，并且在一些实施例中，可在阵列下方(例如，阵列下方的CMOS)。无论如何，可在图式中所展示或上文描述的堆叠/层面之上及/或之下提供或制造一或多个额外此类堆叠/层面。此外，组件阵列在不同堆叠/层面中可相对于彼此相同或不同。可在紧密竖直邻近堆叠/层面之间提供中间结构(例如，额外电路及/或电介质层)。此外，不同堆叠/层面可相对于彼此电耦合。可单独地并循序地(例如，一者在另一者之上)制造多个堆叠/层面，或者可基本上同时制造两个或更多个堆叠/层面。
上文论述的组合件及结构可用于集成电路中并且可并入电子系统中。此类电子系统可用在例如存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，并且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如(举例来说)照相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
在此文献中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“在...顶部”、“底部”、“之上”、“之下”、“下方”、“下面”、“向上”及“向下”通常是参照竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)，并且可相对于制造期间处理衬底的方向，且竖直是大体上正交于水平的方向。所谓“完全水平”是指沿着主衬底表面的方向(即，与主衬底表面不成角度)，并且可相对于制造期处理衬底的方向。此外，本文所使用的“竖直”及“水平”通常是相对于彼此垂直的方向，并且独立于衬底在三维空间中的定向。另外，“竖向延伸”及“竖向地延伸”是指与完全水平在角度上至少相隔45°的方向。此外，关于场效应晶体管的“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考电流在源极/漏极区之间的操作中沿着其流动的晶体管的沟道长度的定向。针对双极结型晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸及水平延伸及类似者是参考电流在操作中在发射极与集电极之间沿着其流动的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征及/或区竖直延伸或在竖直的10°内延伸。
此外，“正上方”、“正下”及“正下方”需要两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，使用前面未加“正”的“之上”仅要求所陈述区/材料/组件的在另一所陈述区/材料/组件之上的某一部分在竖向上位于另一所陈述区/材料/组件外部(即，独立于是否存在两个所陈述区/材料/组件的任何横向重叠)。类似地，使用前面未加“正”的“之下”及“下方”仅仅要求所陈述区/材料/组件的在另一所陈述区/材料/组件之下/下方的某个部分在竖向上位于另一所陈述区/材料/组件内部(即，独立于是否存在两个所陈述区/材料/组件的任何横向重叠)。
本文所描述的材料、区及结构中的任一者可为均质的或非均质的，并且无论如何在所述材料、区及结构中的任一者覆叠的任何材料上方可为连续或不连续的。在一或多种实例成分经提供用于任何材料的情况下，所述材料可包括此一或多种成分、基本上由此一或多种成分组成或由此一或多种成分组成。此外，除非另有说明，否则每一材料可使用任何合适的现有或未来开发的技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(没有前置方向形容词)经定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直地穿过给定材料或区的平均直线距离。另外，本文所描述的各种材料或区可具有大体上恒定厚度或具有可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，并且由于厚度可变，此材料或区将具有某个最小厚度及某个最大厚度。如本文所使用，“不同成分”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学及/或物理上是不同的，例如前提条件是此类材料或区不是均质的。如果两个所陈述材料或区不是彼此直接抵靠，那么“不同成分”仅要求两个所陈述材料或区中彼此最接近的那些部分在化学及/或物理上是不同的，前提条件是此材料或区不是均质的。在此文献中，当材料、区或结构相对于彼此至少存在某种物理触摸接触时，所陈述材料、区或结构彼此“直接抵靠”。相反，前面未加“直接”的“上方”、“上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中间材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触摸接触的构造。
在本文中，如果在正常操作中电流能够从一个区-材料-组件到另一区-材料-组件连续地流动，那么区-材料-组件相对于彼此“电耦合”，并且当产生足够亚原子正及/或负电荷时，主要通过亚原子正及/或负电荷的移动来实现所述流动。另一电子组件可在区-材料-组件之间并且电耦合到区-材料-组件。相反，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间无中间电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、保险丝等)。
本文中的导电/导体/导电的材料中的任一者的成分可为金属材料及/或导电掺杂的半导电/半导体/半导电的材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、去除(removing/removal)、沉积、形成(forming/formation)的“选择性”是一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率如此作用的动作。此外，选择性地沉积、选择性地生长或选择性地形成是指针对沉积、生长或形成的至少前75埃，相对于另一种所陈述材料以按体积计至少2:1的比率沉积、生长或形成一种材料。
除非另外指出，否则本文中“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种用于形成集成电路系统的方法包括形成包括导电材料的多个导电通路。所述导电通路通过中间材料相对于彼此间隔。在所述通路的所述导电材料顶部上及介于在所述通路之间的所述中间材料顶部上形成不连续材料。在所述不连续材料顶部上、直接抵靠所述不连续材料及在所述不连续材料之间并且在所述通路的所述导电材料顶部上及直接抵靠所述通路的所述导电材料形成金属材料。所述金属材料具有与所述不连续材料的成分不同的成分并且在介于所述通路之间的所述中间材料之上。形成在其之下具有不连续材料的所述金属材料以包括在介于所述通路之间并且直接抵靠所述通路中的个别者的所述中间材料顶部上的导电线。
在一些实施例中，一种用于形成DRAM电路系统的方法包括形成晶体管，所述晶体管个别地包括：一对源极/漏极区；沟道区，其在所述对源极/漏极区之间；导电栅极，其可操作地靠近所述沟道区；及栅极绝缘体，其在所述导电栅极与所述沟道区之间。形成个别地直接电耦合到所述对的所述源极/漏极区中的一者的导电通路。所述导电通路通过中间材料相对于彼此间隔并且包括导电材料。在所述导电通路的所述导电材料顶部上及在介于所述导电通路之间的所述中间材料顶部上形成不连续材料。在所述不连续材料顶部上、直接抵靠所述不连续材料及在所述不连续材料之间并且在所述通路的所述导电材料顶部上及直接抵靠所述导电通路的所述导电材料形成金属材料。所述金属材料具有与所述不连续材料的成分不同的成分并且在介于所述导电通路之间的所述中间材料之上。形成在其之下具有不连续材料的所述金属材料以包括在介于所述导电通路之间并且直接抵靠多个所述晶体管的所述导电通路中的个别者的所述中间材料顶部上的数字线。形成个别地直接电耦合到所述对的另一源极/漏极区的导体通路。形成直接电耦合到所述导体通路中的个别者的存储元件。
在一些实施例中，一种集成电路系统包括包括导电材料的多个导电通路。所述导电通路通过中间材料相对于彼此间隔。导电线在介于所述通路之间并且直接电耦合到所述通路中的个别者的所述中间材料顶部上。所述导电线包括直接抵靠所述通路的所述导电材料的金属材料。不连续材料竖直地在所述导电线与所述通路的所述导电材料之间并且竖直地在所述导电线与介于所述通路之间的所述中间材料之间。所述不连续材料具有与所述金属材料的成分不同的成分。
在一些实施例中，一种DRAM电路系统包括晶体管，所述晶体管个别地包括：一对源极/漏极区；沟道区，其在所述对源极/漏极区之间；导电栅极，其可操作地靠近所述沟道区；及栅极绝缘体，其在所述导电栅极与所述沟道区之间。第一导电通路个别地直接电耦合到所述对的所述源极/漏极区中的一者。存储元件直接电耦合到所述第一导电通路中的个别者，且第二导电通路个别地直接电耦合到所述对的所述源极/漏极区中的另一者。所述第二导电通路通过中间材料相对于彼此间隔并且包括导电材料。数字线在介于所述第二通路之间并且直接电耦合到多个所述晶体管的所述第二通路中的个别者的所述中间材料顶部上。所述数字线包括直接抵靠所述第二通路的所述导电材料的金属材料。不连续材料竖直地在所述数字线与所述第二通路的所述导电材料之间并且竖直地在所述数字线与介于所述第二通路之间的所述中间材料之间。所述不连续材料具有与所述金属材料的成分不同的成分。

Claims (37)

1.一种用于形成集成电路系统的方法，其包括：
形成包括导电材料的多个导电通路，所述导电通路通过中间材料相对于彼此间隔；
在所述通路的所述导电材料顶部上及在介于所述通路之间的所述中间材料顶部上形成不连续材料；
在所述不连续材料顶部上、直接抵靠所述不连续材料及在所述不连续材料之间并且在所述通路的所述导电材料顶部上及直接抵靠所述通路的所述导电材料形成金属材料，所述金属材料具有与所述不连续材料的成分不同的成分并且在介于所述通路之间的所述中间材料之上；及
形成在其之下具有不连续材料的所述金属材料以包括在介于所述通路之间并且直接抵靠所述通路中的个别者的所述中间材料顶部上的导电线。
2.根据权利要求1所述的方法，其包括形成所述通路的所述导电材料以包括在上导体材料之下的下导电掺杂半导电材料，所述上导体材料具有与所述下导电掺杂半导电材料的成分不同的成分。
3.根据权利要求2所述的方法，其循序地包括：
在所述中间材料的开口内形成所述下导电掺杂半导电材料；
使所述导电掺杂半导电材料在开口内竖直凹陷；及
在所述开口内在所述竖直凹陷导电掺杂半导电材料顶部上形成所述导体材料。
4.根据权利要求1所述的方法，其中所述不连续材料是绝缘的。
5.根据权利要求1所述的方法，其中所述不连续材料是导电的。
6.根据权利要求1所述的方法，其中所述不连续材料包括元素形式硅。
7.根据权利要求1所述的方法，其中所述不连续材料包括贯穿其的空隙空间，所述空隙空间具有大于所述不连续材料的所述材料的总水平面积的总水平面积。
8.根据权利要求1所述的方法，其包括形成相对于彼此横向间隔的多个所述导电线，所述不连续材料横向地在所述多个导电线之间。
9.根据权利要求8所述的方法，其中所述不连续材料是不绝缘的，并且所述方法进一步包括将不绝缘的所述不连续材料转变为在所述多个导电线之间横向绝缘。
10.根据权利要求8所述的方法，其中所述多个导电线通过减成图案化及蚀刻形成，所述蚀刻从横向地在所述多个导电线之间去除所述不连续材料。
11.根据权利要求1所述的方法，其包括形成相对于彼此横向间隔的多个所述导电线，所述不连续材料不横向地在所述多个导电线之间。
12.根据权利要求1所述的方法，其中所述中间材料的最上部分包括绝缘材料。
13.根据权利要求1所述的方法，其中所述中间材料的最上部分包括导电材料。
14.根据权利要求13所述的方法，其中所述导电材料包括导电掺杂半导电材料。
15.根据权利要求1所述的方法，其中所述中间材料的最上部分包括半导电材料。
16.根据权利要求1所述的方法，其中所述中间材料的最上部分包括绝缘材料及导电材料。
17.一种用于形成DRAM电路系统的方法，其包括：
形成晶体管，其个别地包括：
一对源极/漏极区；
沟道区，其在所述对源极/漏极区之间；
导电栅极，其可操作地靠近所述沟道区；及
栅极绝缘体，其在所述导电栅极与所述沟道区之间；
形成个别地直接电耦合到所述对的所述源极/漏极区中的一者的导电通路，所述导电通路通过中间材料相对于彼此间隔并且包括导电材料；
在所述导电通路的所述导电材料顶部上及在介于所述导电通路之间的所述中间材料顶部上形成不连续材料；
在所述不连续材料顶部上、直接抵靠所述不连续材料及在所述不连续材料之间并且在所述导电通路的所述导电材料顶部上及直接抵靠所述通路的所述导电材料形成金属材料，所述金属材料具有与所述不连续材料的成分不同的成分并且在介于所述导电通路之间的所述中间材料之上；
形成在其之下具有不连续材料的所述金属材料以包括在介于所述导电通路之间并且直接抵靠多个所述晶体管的所述导电通路中的个别者的所述中间材料顶部上的数字线；
形成个别地直接电耦合到所述对的另一源极/漏极区的导体通路；及
形成直接电耦合到所述导电通路中的个别者的存储元件。
18.一种集成电路系统，其包括：
多个导电通路，其包括导电材料，所述导电通路通过中间材料相对于彼此间隔；导电线，其在介于所述通路之间并且直接电耦合到所述通路中的个别者的所述中间材料顶部上，所述导电线包括直接抵靠所述通路的所述导电材料的金属材料；及
不连续材料，其竖直地在所述导电线与所述通路的所述导电材料之间并且竖直地在所述导电线与介于所述通路之间的所述中间材料之间，所述不连续材料具有与所述金属材料的成分不同的成分。
19.根据权利要求18所述的集成电路系统，其中所述通路的所述导电材料包括在上导体材料之下的下导电掺杂半导电材料，所述上导体材料具有与所述下导电掺杂半导电材料的成分不同的成分。
20.根据权利要求19所述的集成电路系统，其中所述导电掺杂半导电材料包括导电掺杂多晶硅。
21.根据权利要求18所述的集成电路系统，其中所述导电材料包括金属氮化物。
22.根据权利要求18所述的集成电路系统，其中所述导电材料包括金属碳氮化物。
23.根据权利要求18所述的集成电路系统，其中所述导电材料包括元素形式金属。
24.根据权利要求18所述的集成电路系统，其中所述金属材料包括元素形式Ru及元素形式Mo中的至少一者。
25.根据权利要求18所述的集成电路系统，其中所述不连续材料包括贯穿其的空隙空间，所述空隙空间具有大于所述不连续材料的所述材料的总水平面积的总水平面积。
26.根据权利要求18所述的集成电路系统，其中所述不连续材料是绝缘的。
27.根据权利要求18所述的集成电路系统，其中所述不连续材料是导电的。
28.根据权利要求27所述的集成电路系统，其中所述不连续材料具有与所述导电材料的成分相同的成分。
29.根据权利要求27所述的集成电路系统，其中所述不连续材料包括元素形式金属。
30.根据权利要求18所述的集成电路系统，其中所述不连续材料具有与所述导电材料的成分不同的成分。
31.根据权利要求18所述的集成电路系统，其中所述不连续材料包括元素形式硅。
32.根据权利要求18所述的集成电路系统，其包括相对于彼此横向间隔的多个所述导电线，所述不连续材料不横向地在所述多个导电线之间。
33.根据权利要求18所述的集成电路系统，其包括相对于彼此横向间隔的多个所述导电线，所述不连续材料横向地在所述多个导电线之间。
34.根据权利要求18所述的集成电路系统，其包括NAND，所述导电线是数字线。
35.一种DRAM电路系统，其包括：
晶体管，其个别地包括：
一对源极/漏极区；
沟道区，其在所述对源极/漏极区之间；
导电栅极，其可操作地靠近所述沟道区；及
栅极绝缘体，其在所述导电栅极与所述沟道区之间；
第一导电通路，其个别地直接电耦合到所述对的所述源极/漏极区中的一者；
存储元件，其直接电耦合到所述第一导电通路中的个别者；
第二导电通路，其个别地直接电耦合到所述对的所述源极/漏极区中的另一者的，所述第二导电通路通过中间材料相对于彼此间隔并且包括导电材料；
数字线，其在介于所述第二通路之间并且直接电耦合到多个所述晶体管的所述第二通路中的个别者的所述中间材料顶部上，所述数字线包括直接抵靠所述第二通路的所述导电材料的金属材料；及
不连续材料，其竖直地在所述数字线与所述第二通路的所述导电材料之间并且竖直地在所述数字线与介于所述第二通路之间的所述中间材料之间，所述不连续材料具有与所述金属材料的成分不同的成分。
36.根据权利要求35所述的DRAM电路系统，其中所述晶体管成对，所述对晶体管中的个别者中的所述对源极/漏极区的所述源极/漏极区中的一者在所述个别对晶体管中的所述导电栅极之间并且由所述个别对晶体管共享，所述对源极/漏极区中的所述源极/漏极区中的其它者不在所述个别对晶体管中共享。
37.根据权利要求36所述的DRAM电路系统，其中所述对晶体管包括凹陷存取装置对，所述凹陷存取装置对个别地包括：
所述导电栅极，其在半导电材料中的沟槽中；
所述栅极绝缘体，其沿着在所述导电栅极与所述半导电材料之间的所述沟槽的侧壁及基底；
所述对源极/漏极区，其在所述沟槽的相对侧上的所述半导电材料的上部分中；及
所述沟道区，其在所述半导电材料中在所述对源极/漏极区之下且沿着所述沟槽侧壁及围绕所述沟槽基底。
CN202080019662.7A 2019-03-14 2020-02-21 集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法 Pending CN113544849A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/353,343 2019-03-14
US16/353,343 US10777562B1 (en) 2019-03-14 2019-03-14 Integrated circuity, DRAM circuitry, methods used in forming integrated circuitry, and methods used in forming DRAM circuitry
PCT/US2020/019216 WO2020185370A1 (en) 2019-03-14 2020-02-21 Integrated circuity, dram circuitry, methods used in forming integrated circuitry, and methods used in forming dram circuitry

Publications (1)

Publication Number Publication Date
CN113544849A true CN113544849A (zh) 2021-10-22

Family

ID=72423427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019662.7A Pending CN113544849A (zh) 2019-03-14 2020-02-21 集成电路系统、dram电路系统、用于形成集成电路系统的方法及用于形成dram电路系统的方法

Country Status (3)

Country Link
US (2) US10777562B1 (zh)
CN (1) CN113544849A (zh)
WO (1) WO2020185370A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785762B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Memory circuitry and method used in forming memory circuitry

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166729A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 薄膜形成方法
US6475911B1 (en) 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US6455370B1 (en) 2000-08-16 2002-09-24 Micron Technology, Inc. Method of patterning noble metals for semiconductor devices by electropolishing
US6583460B1 (en) 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6753618B2 (en) 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
KR100505456B1 (ko) 2002-11-27 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 형성방법
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7445996B2 (en) 2005-03-08 2008-11-04 Micron Technology, Inc. Low resistance peripheral contacts while maintaining DRAM array integrity
US7465650B2 (en) 2005-04-14 2008-12-16 Micron Technology, Inc. Methods of forming polysilicon-comprising plugs and methods of forming FLASH memory circuitry
JP5650402B2 (ja) 2006-07-25 2015-01-07 エルジー・ケム・リミテッド 有機発光素子の製造方法およびこれによって製造された有機発光素子
US20080247214A1 (en) * 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
KR20120090417A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN103378224B (zh) * 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
KR20140086647A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 금속패드를 구비한 반도체장치 및 그 제조 방법
KR20160050431A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 Ｍｉｓ 접합을 가지는 메모리 소자와 그 제조방법
US9881924B2 (en) 2016-05-11 2018-01-30 Micron Technology, Inc. Semiconductor memory device having coplanar digit line contacts and storage node contacts in memory array and method for fabricating the same
KR102531609B1 (ko) * 2016-05-27 2023-05-12 삼성전자주식회사 반도체 장치의 제조 방법
US10297749B1 (en) * 2017-12-12 2019-05-21 International Business Machines Corporation High density resistive random access memory integrated on complementary metal oxide semiconductor

Also Published As

Publication number Publication date
US10777562B1 (en) 2020-09-15
WO2020185370A1 (en) 2020-09-17
US20200373307A1 (en) 2020-11-26
US11411008B2 (en) 2022-08-09
US20200295011A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US11233059B2 (en) Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
US20220301941A1 (en) Array Of Vertical Transistors
US10770465B1 (en) Method used in forming integrated circuitry
US11469232B2 (en) Epitaxial silicon within horizontal access devices in vertical three dimensional (3D) memory
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
US10607998B1 (en) Integrated circuitry, DRAM circuitry, method of forming a plurality of conductive vias, and method of forming DRAM circuitry
US10886285B2 (en) Memory circuitry and methods of forming memory circuitry
US11411008B2 (en) Integrated circuity, dram circuitry, methods used in forming integrated circuitry, and methods used in forming DRAM circuitry
US20220246622A1 (en) Integrated Circuitry, Memory Circuitry, Method Used In Forming Integrated Circuitry, And Method Used In Forming Memory Circuitry
US20220059536A1 (en) Arrays Of Capacitors, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming An Array Of Capacitors
US20210408007A1 (en) Integrated Circuitry, DRAM Circuitry, Method Used in Forming Integrated Circuitry, and Method Used in Forming Memory Circuitry
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry
US11785762B2 (en) Memory circuitry and method used in forming memory circuitry
US20240172412A1 (en) Memory Circuitry And Methods Used In Forming Memory Circuitry
CN114256335A (zh) 垂直晶体管，集成电路，以及形成垂直晶体管及集成电路的方法
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination