CN112053951A - 用于集成电路制造的方法 - Google Patents

用于集成电路制造的方法 Download PDF

Info

Publication number
CN112053951A
CN112053951A CN202010166851.9A CN202010166851A CN112053951A CN 112053951 A CN112053951 A CN 112053951A CN 202010166851 A CN202010166851 A CN 202010166851A CN 112053951 A CN112053951 A CN 112053951A
Authority
CN
China
Prior art keywords
refractory metal
integrated circuit
ruthenium
mask material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010166851.9A
Other languages
English (en)
Inventor
瑞英
刘彤
李宜芳
D·科隆博
S·博尔萨里
A·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112053951A publication Critical patent/CN112053951A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于集成电路制造的方法包括在衬底的外部形成金属材料。至少大部分(即高达并且包括100％)的所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在所述含钌金属材料的外部形成掩模材料。所述掩模材料包括九种具体列举的材料或材料类别中的至少一种。当蚀刻穿过所述含钌金属材料的暴露部分以形成包括所述含钌金属材料的集成电路的特征件时，将所述掩模材料用作掩模。

Description

用于集成电路制造的方法
技术领域
本文公开的实施例涉及用于集成电路制造的方法。
背景技术
存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。可以以单个存储器单元的一或多个阵列制造存储器。可以使用数字线(也可以称为位线、数据线或感测线)和访问线(也可以称为字线)写入或读取存储单元。数字线可以沿阵列的列将存储单元导电互连，并且访问线可以沿阵列的行将存储单元导电互连。可以通过数字线和访问线的组合来唯一地寻址每个存储单元。
存储单元可以是易失性、半易失性或非易失性的。非易失性存储单元可以在没有电源的情况下长期地存储数据。传统上将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性内存消散，并且因此需要刷新/重写以维护数据存储。易失性存储器的保留时间为几毫秒或更短。无论如何，存储单元被配置成以至少两个不同的可选状态来保持或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些单独的存储单元可以被配置成存储两个以上级别或状态的信息。
电容器是可以在存储单元中使用的一种电子部件。电容器具有由电绝缘材料隔开的两个电导体。作为电场的能量可以静电地存储在此类材料内。取决于绝缘体材料的成分，该存储场将是易失性的或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，其具有作为绝缘材料的至少一部分的铁电材料。铁电材料的特征在于具有两个稳定的极化态，并且因此可以包括电容器和/或存储单元的可编程材料。可以通过施加适当的编程电压来改变铁电材料的极化状态，并且在去除编程电压之后(至少一段时间)保持该状态。每个极化状态具有彼此不同的电荷存储电容，并且理想地，该电荷存储电容可用于写入(即存储)和读取存储状态而无需反转极化状态，直到期望将其反转为止。不太期望的是，在一些具有铁电电容器的存储器中，读取存储器状态的动作可能反转极化。因此，在确定偏振状态时，立即进行存储单元的重写以在确定后将存储单元确定为预读取状态。无论如何，由于形成电容器的一部分的铁电材料的双稳态特性，因此结合有铁电电容器的存储单元理想地是非易失性的。其它可编程材料可以用作电容器绝缘体以使电容器为非易失性。
已经提出了钌用作在电子部件内使用及作为其部分的导电材料。通过在其上形成图案化的掩模材料，并且然后各向异性地蚀刻掉钌的未掩模部分，可以将钌形成为所需的形状。在这种情况下，普通的掩模材料包括碳，而蚀刻化学物质包括氧气。不幸的是，除钌之外，含氧的蚀刻化学物质还蚀刻碳。因此，在蚀刻钌时需要替代的或附加的掩模材料。
发明内容
本公开涉及一种用于集成电路制造的方法，包括：在衬底的外部形成金属材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；在含钌金属材料的外部形成掩模材料，所述掩模材料包括以下的至少一种：除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；除RuN以外的难熔金属氮化物；除RuO2和RuO4以外的难熔金属氧化物；除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；除RuC以外的难熔金属碳化物；元素形式或合金形式中的至少一种形式的铝；AlNx；AlOx；或AlCx；在蚀刻穿过所述含钌金属材料的暴露部分以形成包括所述含钌金属材料的集成电路的特征件时，使用所述掩模材料作为掩模。
本公开还涉及一种用于集成电路制造的方法，包括：在衬底的外部形成金属材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；在含钌金属材料的外部形成掩模材料，所述掩模材料包括TiN；并且在蚀刻穿过所述含钌金属材料的暴露部分以形成包括所述含钌金属材料的集成电路的特征件时，使用所述含TiN的掩模材料作为掩模。
本公开还涉及一种形成集成电路的导线结构的方法，包括：形成垂直堆叠，所述垂直堆叠包括除RuN以外的第一难熔金属氮化物，位于第一所述难熔金属氮化物的垂直外部的金属材料以及位于所述金属材料的垂直外部的绝缘体材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；在所述绝缘体材料的垂直外部形成掩模材料，所述掩模材料包括以下至少一种：除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；除RuN以外的第二难熔金属氮化物；除RuO2和RuO4以外的难熔金属氧化物；除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；除RuC以外的难熔金属碳化物；元素形式或合金形式中的至少一种形式的铝；AlNx；AlOx；或AlCx；并且在蚀刻穿过所述绝缘体材料、所述含钌金属材料和所述第一难熔金属氮化物的暴露部分以形成包括所述绝缘体材料、所述含钌金属材料和所述第一难熔金属氮化物的导线结构时，使用所述掩模材料作为掩模。
附图说明
图1是根据本发明的一些实施例的在制过程中的结构的一部分的示意性剖视图。
图2-4是根据本发明的一些实施例的在制过程中的图1的结构的示意性顺序截面图。
图5是根据本发明的一些实施例的在制过程中的结构的一部分的示意性剖视图。
图6是根据本发明的一些实施例的在制过程中的结构的一部分的示意性剖视图。
图7是根据本发明的一些实施例的在制过程中的结构的一部分的示意性剖视图。
图8是根据本发明的一些实施例的在制过程中的结构的一部分的示意性剖视图。
图9是图8所示之后的处理步骤的、图8结构的视图，是沿图10中线9-9截取的。
图10是沿图9中的线10-10的剖视图。
图11是根据本发明的实施例制造的存储器集成电路的示意图。
具体实施方式
本文公开的实施例包括用于集成电路制造的方法，包括例如形成集成电路的导线结构的方法。参照图1-4示出和描述了第一示例实施例。
参考图1，其示出了结构10的一部分，包括具有导电的/导体/导电、半导电的/半导体/半导体或绝缘的/绝缘体/绝缘(例如电绝缘)材料13中的任何一或多种的基础衬底12。已经在基础衬底12上方高程地形成了各种材料。材料可以在图1所示的材料的旁边、图1所示的材料高程向内或图1所示的材料高程向外。例如，可以在基础衬底12上方、附近或内部的某处提供集成电路的其它部分或全部制造的部件。
已经在基础衬底12的外部形成金属材料14。至少大部分金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在一个实施例中，金属材料14可以基本上由或由元素形式、金属化合物形式或合金形式中的至少一种形式的钌组成。
已经在含钌金属材料14的外部形成掩模材料16。掩模材料16包括以下至少之一：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
在本文中，“难熔金属”是钛、钒、铬、锰、锆、铌、钼、锝、钌、铑、铪、钽、钨、铼、锇或铱中的任何一种。
在一实施例中，掩模材料包括除元素形式或合金形式中的至少一种形式的钌以外的难熔金属。在一实施例中，掩模材料包括除RuN以外的难熔金属氮化物。在一实施例中，掩模材料包括除RuO2和RuO4以外的难熔金属氧化物。在一实施例中，掩模材料包括除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物。在一实施例中，掩模材料包括除RuC以外的难熔金属碳化物。在一实施例中，掩模材料包括元素形式或合金形式中的至少一种形式的铝。在一实施例中，掩模材料包括AlNx。在一实施例中，掩模材料包括AlOx。在一实施例中，掩模处包括AlCx。在一实施例中，掩模材料包括上述九种材料或材料类别中的一种以上。在一实施例中，掩模材料包括铪、钛、钽或钨中的一种。在一实施例中，掩模材料包括TiN。
参考图2，并且在一实施例中，已经对掩模材料16进行了图案化(例如，使用光刻和/或节距乘法)以形成掩模18，示例掩模18最终具有覆盖的含钌金属材料14的一些部分并使其一些向外(例如向上)暴露。掩模18的掩模材料16可以具有用于形成包括含钌金属材料14的特征件的任何合适的形状，这将从继续的讨论中显而易见。
参考图3，在蚀刻穿过含钌金属材料14的暴露部分以形成包括含钌金属材料14的集成电路的特征件20时，已将掩模18的掩模材料16用作掩模。可以使用任何现有的或将来开发的蚀刻化学，例如诸如O2和/或Cl2的进料气体结合诸如Ar或He的惰性气体，并且使用或不使用等离子体。可以制造集成电路的任何现有的或将来开发的特征件、部件或部件的一部分，例如导电通孔、导电线、电阻器、二极管、晶体管、放大器、存储单元等的全部或部分。在一实施例中，特征件20包括水平延伸的导线(例如，延伸进出图3所位于的页)。在一实施例中，特征件20包括存储电路的数字线，例如包括DRAM的存储电路，并且如以下在一示例实施例中所述。
可以并且通常将掩模材料16从结构10中去除，由此其不构成完成的集成电路结构的一部分，其中图4以示例的方式示出了掩模材料16的去除(未示出)。替代性地，某些或全部掩模材料可以保留为完成的集成电路结构的一部分。无论如何，可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
在一实施例中，并且如图所示，在图3所示的蚀刻期间，掩模材料16基本上由或由以下至少一种组成：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
在此类实施例中，掩模材料16的最小厚度为至少100埃。
接下来参考图5描述根据本发明的替代示例方法实施例。这在处理顺序上对应于首先描述的实施例的图3的处理顺序，并且已经导致结构10a的制造。在适当的情况下，使用来自上述实施例的相似数字，其中一些结构差异用后缀“a”或不同数字指示。这示出了示例实施例，其中在含钌金属材料14和衬底12之间提供了除含钌金属材料14以外的成分的导电材料22。在一实施例中，导电材料22包括除RuN以外的难熔金属氮化物。在一些此类实施例中，导电材料22可以被认为是第一难熔金属氮化物。在一实施例中，掩模材料16包括除RuN以外的难熔金属氮化物，并且在一些实施例中，其可以被视为第二难熔金属氮化物。在掩模材料16包括除RuN以外的难熔金属氮化物的实施例中，掩模材料16包括与导电材料22相同的难熔金属氮化物。在掩模材料16包括除RuN以外的难熔金属氮化物的实施例中，掩模材料16包括与导电材料22不同的难熔金属氮化物。无论如何，在一实施例中，掩模材料16的难熔金属氮化物的最小厚度至少是导电材料22的难熔金属氮化物的最小厚度的两倍(如图所示约六倍)。与掩模材料16相比，提供此类难熔金属氮化物22薄层允许在消耗掩模材料16的同时通过蚀刻穿过导电材料22来形成特征件20a，并且假设蚀刻以产生图5的结构10a的选择性不是100％选择的，以在此蚀刻期间不去除任何掩模材料16。无论如何，并且在一实施例中，材料16和22的难熔金属氮化物包括TiN。可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
接下来参考图6描述根据本发明的替代示例方法实施例。这样的处理顺序对应于上文描述的图3和图5的处理顺序，并且导致制造了包括特征件20b的结构10b。在适当的地方使用来自上文描述的实施例的相似的数字，其中一些结构差异用后缀“b”或不同的数字表示。结构10b类似于图5的结构10a，并且另外在掩模材料16和含钌金属材料14之间垂直地提供了导电材料24(除了RuN)。在一实施例中，导电材料24包括除RuN以外的导电金属氮化物。图6还示出了一个实施例，其中使用掩模材料16作为掩模的蚀刻已经包括蚀刻穿过导电材料24。在材料22和24各自是难熔金属氮化物的实施例中，其相对于彼此具有相同的组成，并且在另一实施例中相对于彼此具有不同的组成。在导电材料24包括难熔金属氮化物的实施例中，如图所示，其具有小于示例金属氮化物材料22的最大厚度(例如50埃)的最大厚度(例如10埃)。在一实施例中，掩模材料16、导电材料24和导电材料22中的每一个包括难熔金属氮化物。在此类实施例中，材料16、24和22中的每一种的难熔金属氮化物相对于彼此具有相同的组成。在另一实施例中，材料16、24和22的至少两种难熔金属氮化物相对于彼此具有不同的组成，并且在此类实施例中，材料16、24和22的每一种的全部三种难熔金属氮化物相对于彼此具有不同的组成。
在一实施例中，蚀刻期间的掩模材料16主要由除RuN以外的难熔金属氮化物组成，掩模材料16的最小厚度为至少100埃，导电材料22包括除RuN以外的难熔金属氮化物并且最大厚度不大于约80埃，并且导电材料24包括具有最大厚度的难熔金属氮化物，使得材料22的难熔金属氮化物最大厚度与材料24的难熔金属氮化物最大厚度之和不大于100埃，并且在一实施例中，总和不大于60埃。
可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
接下来参考图7描述根据本发明的替代示例方法实施例。这样的处理顺序对应于上文描述的实施例的图3、图5和图6的处理顺序，并且已经导致结构10c的制造。在适当的地方使用来自上文描述的实施例的相似的数字，其中一些结构差异用后缀“c”或不同的数字指示。图7示出了一个实例，其中在掩模材料16的顶部已经提供了例如碳的掩模材料28，从而形成掩模18c的掩模材料16c。图7示出了使用掩模18c的掩模材料16c作为掩模，同时蚀刻含钌金属材料14以形成包括含钌金属材料14的特征件20。可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
接下来参考图8-11描述根据本发明的替代示例方法实施例，例如，形成集成电路的导线结构的方法。这样的处理顺序对应于首先描述的实施例的图2和图3的处理顺序。在适当的地方使用来自上述实施例的相似的数字，其中一些结构差异用后缀“d”或不同的数字表示。
参照图8，已经在结构10d中形成垂直堆叠35，并且包括除RuN以外的第一难熔金属氮化物22、位于第一难熔金属氮化物22的垂直外部的金属材料14以及位于金属材料14的垂直外部的绝缘体材料32(例如氮化硅和/或二氧化硅)。在一示例实施例中并且如图所示，第三难熔金属氮化物24也形成为垂直堆叠35的一部分。至少大部分金属材料14含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌。
已经在绝缘体材料32的垂直外部形成掩模材料16。掩模材料16包括以下至少之一：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的第二难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
在一实施例中，掩模材料16包括第二难熔金属氮化物，并且第一难熔金属氮化物22和第二难熔金属氮化物相对于彼此具有相同的组成，并且在另一实施例中，相对于彼此具有不同的组成。
参照图9和图10，当蚀刻穿过绝缘体材料32、含钌金属材料14(以及第三难熔金属氮化物24，如果存在的话)和第一难熔金属氮化物22的暴露部分以形成包含绝缘体材料32、第三难熔金属氮化物24(如果存在)、含钌金属材料14和第一难熔金属氮化物22的导线结构20d时，将掩模18的掩模材料16用作掩模。可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
在一实施例中，导线结构20d包括存储电路的数字线，例如DRAM电路。例如，举例而言，图11示出了包括存储单元MC的DRAM电路的一部分，所述存储单元MC包括具有一对源极/漏极区116和118、沟道区120和直接电耦合到字线WL并由此包括字线WL的栅极119的存取晶体管AT。栅极绝缘体(未示出)将位于字线WL/栅极119与沟道区120之间。存储单元MC包括电容器C，所述电容器C的电极之一(例如，E1)直接电耦合至源极/漏极区116、118之一(如示出的116)。与一电容器电极相对的另一电容器电极(例如，E2)可以是存储器阵列中的所有电容器中的公共电容器电极，并且可以如图所示直接电耦合至地或耦合至一些其它合适的电势。源极/漏极区域116、118中的另一个(118如所示出的)直接电耦合至数字线DL(例如，导电线结构20d的导电材料，或特征件20a、20b或20d中的任何一个，当其包括导电线时)。可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
在一实施例中，一种用于集成电路制造的方法包括在衬底的外部形成金属材料。至少大部分金属材料包含元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在含钌金属材料的外部形成掩模材料，其包含TiN。当蚀刻穿过含钌金属材料的暴露部分以形成包括含钌金属材料的集成电路的特征件时，含TiN的掩模材料用作掩模。可以使用本文针对其它实施例示出和/或描述的任何其它属性或方面。
可以将上述处理或结构视为相对于形成为上述此类单个堆叠或在单个堆层或在上述此类单个堆叠或在单个堆层中形成的部件的阵列或视为底层基础衬底(尽管是单个堆叠/堆层可能有多个层)之上或作为其一部分。用于操作或访问阵列中的此类部件的控制和/或其它外围电路也可以在任何地方形成作为完成的结构的一部分，并且在一些实施例中，可以位于阵列下方(例如，CMOS下阵列)。无论如何，可以在附图所示或以上所述的上方和/或下方提供或制造一或多个另外的这样的堆叠/堆层。进一步地，部件的阵列在不同的堆叠/堆层中可以相对于彼此相同或不同。可以在直接垂直相邻的堆叠/堆层之间提供中间结构(例如，附加电路和/或介电层)。而且，不同的堆叠/堆层可以相对于彼此电耦合。可以分别并顺序地(例如，一个在另一个之上)制造多个堆叠/堆层，或者可以基本上同时制造两个或更多个堆叠/堆层。
上面讨论的组件和构件可以用于集成电路/电路中，并且可以被并入电子系统中。此类电子系统可以用在例如存储器模块、设备驱动器、电源模块、通信调制解调器、处理器模块以及专用模块中，并且可以包括多层、多芯片模块。电子系统可以是多种系统中的任何一种，诸如例如照相机、无线设备、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
在本文中，除非另有说明，否则“高程”、“较高”、“上部”、“下部”、“顶”、“顶部”、“底部”、“上方”、“下方(“below”、“under”)”、“下面”、“上”和“下”通常是指垂直方向。“水平”是指沿主衬底表面的大致方向(即，在10度内)并且可以是相对于制造期间衬底被处理的方向，而垂直是大致正交于其的方向。参考“完全水平”是指沿主衬底表面的方向(即，与主衬底表面无角度)，并且可以相对于衬底在制造期间衬底被处理的方向。进一步地，本文所用的“垂直”和“水平”通常是相对于彼此竖直的方向，并且独立于衬底在三维空间中的朝向。另外，“高程延伸(“elevationally-extending”、“extend(ing)elevationally”)”是指与精确水平方向成至少45°角的方向。进一步，相对于场效应晶体管的“高程延伸”、“水平延伸(“extend(ing)horizontally”、“horizontally-extending”)”等参照晶体管的沟道长度方向，操作电流沿所述方向在源极/漏极区之间流动。对于双极结型晶体管，“基本延伸”、“水平延伸”等参考基极长度的方向，电流在操作中在发射器和收集器之间沿其流动。在一些实施例中，任何高程延伸的部件、特征件和/或区域垂直地或在垂直的10°内延伸。
进一步，“直接在上”、“直接在下”和“直接在下方”要求两个所述区域/材料/部件相对于彼此至少有一些横向重叠(即，水平方向)。同样，在“上”之前不使用“直接”仅要求所述区域/材料/部件中位于另一个之上的某些部分在高度上在另一个的高程向外(即，与两个指定的区域/材料/部件是否横向重叠无关)。类似地，在“以下”之前不使用“直接”仅要求所述区域/材料/组件中位于另一个之下的某些部分位于另一个的高程向内(即，与两个所述区域/材料/部件是否横向重叠无关)。
本文所述的任何材料、区域和构件都可以是均质的或不均质的，并且在其覆盖的任何材料上可以是连续或不连续的。在为任何材料提供一或多种示例性组成的情况下，该材料可以包括此类一或多种组成、该材料基本上由或由此类一或多种组成构成。进一步，除非另有说明，否则可以使用任何合适的现有或将来开发的技术来形成每种材料，以原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入为例。
另外，“厚度”本身(前面没有方向形容词)定义为穿过垂直于不同组成的紧邻材料或紧邻区域的最接近表面的给定材料或区域的平均直线距离。另外，本文所述的各种材料或区域可以具有基本恒定的厚度或可变的厚度。如果厚度可变，除非另有说明，否则厚度是指平均厚度，并且由于厚度可变，此类材料或区域将具有一些最小厚度和一些最大厚度。如本文所用，“不同的组成”仅要求两种所述材料或区域的可能彼此直接相对的那些部分在化学和/或物理上是不同的，例如，如果此类材料或区域不是均质的。如果两种所述的材料或区域不是彼此直接相对的，则“不同组成”仅要求两种所述的材料或区域中彼此最接近的那些部分在化学和/或物理上是不同的，如果此类材料或区域不同质。在本文件中，当所述材料、区域或构造相对于彼此至少存在某种物理接触时，材料、区域或构造彼此“直接相对”。相反，之前没有“直接”修饰的“之上”、“上”、“相邻”、“沿”和“相对”包括“直接相对”以及在其中插入材料、区域、一或多种构造导致所述材料、区域或构造彼此之间没有物理接触的结构。
在此，如果在正常操作中电流能够连续地从一方流向另一方，并且当充分生成时主要通过亚原子正电荷和/或负电荷的运动来这样做，则区域-材料-部件彼此相对“电耦合”。另一电子部件可以位于区域-材料-部件之间并且电耦合到区域-材料-部件。相反，当区域-材料-部件被称为“直接电耦合”时，在直接电耦合的区域材料-部件之间不存在中间的电子部件(例如，没有二极管、晶体管、电阻器、换能器、开关、保险丝等)。
本文中任何导电的/导体/导电材料的组成可以是金属材料和/或导电掺杂的半导电的/半导体/半导体材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物的任何一种或组合。
在此，“选择的”蚀刻、去除、沉积、形成是一种所述材料相对于另一种的行为，其作用速率至少为2:1体积。进一步，选择地沉积、选择地生长或选择地形成是指至少在沉积、生长或形成的前75埃内，以至少2:1的体积比率沉积、生长或形成相对于另一种所述材料或多种材料的一种材料。
除非另有说明，否则本文中“或”的使用涵盖其中一个或两个。
总结
在一些实施例中，用于集成电路制造的方法包括在衬底的外部形成金属材料。至少大部分(即，最多并包括100％)金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在含钌金属材料的外部形成掩模材料。掩模材料包括以下至少之一：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
当蚀刻通过含钌金属材料的暴露部分以形成包括含钌金属材料的集成电路的特征件时，将掩模材料用作掩模。
在一些实施例中，用于集成电路制造的方法包括在衬底的外部形成金属材料。至少大部分金属材料包含元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在含钌金属材料的外部形成掩模材料。掩模材料包括TiN，并且在蚀刻穿过含钌金属材料的暴露部分以形成包括含钌金属材料的集成电路的特征件时，将含TiN的掩模材料用作掩模。
在一些实施例中，一种形成集成电路的导线结构的方法包括形成包括除RuN以外的第一难熔金属氮化物的垂直堆叠。金属材料首先位于难熔金属氮化物的垂直外部，并且绝缘体材料位于金属材料的垂直外部。至少大部分金属材料包含元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在绝缘体材料的垂直外部形成掩模材料。掩模材料包括以下至少之一：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的第二难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
当蚀刻穿过绝缘体材料、含钌金属材料和第一难熔金属氮化物的暴露部分以形成包括绝缘体材料、含钌金属材料和第一难熔金属氮化物的导线结构时，将掩模材料用作掩模。
根据法规，已经以关于结构和方法特征或多或少特定的语言描述了本文公开的主题。然而应当理解，权利要求书不限于所示出和描述的特定特征，因为本文公开的方法包括示例实施例。因此，权利要求书应按字面意义提供全部范围，并应根据等同原则适当解释。

Claims (44)

1.一种用于集成电路制造的方法，包括：
在衬底的外部形成金属材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；
在所述含钌金属材料的外部形成掩模材料，所述掩模材料包括以下至少一种：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx；以及
当蚀刻穿过所述含钌金属材料的暴露部分以形成包括所述含钌金属材料的集成电路的特征件时，使用所述掩模材料作为掩模。
2.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括除元素形式或合金形式中的至少一种形式的钌以外的所述难熔金属。
3.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括除RuN以外的所述难熔金属氮化物。
4.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括除RuO2和RuO4以外的所述难熔金属氧化物。
5.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的所述难熔金属硅化物。
6.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括除RuC以外的所述难熔金属碳化物。
7.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括元素形式或合金形式中的至少一种形式的所述铝。
8.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括所述AlNx。
9.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括所述AlOx。
10.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括所述AlCx。
11.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括铪、钛、钽或钨中的一种。
12.根据权利要求1所述的用于集成电路制造的方法，其中所述掩模材料包括TiN。
13.根据权利要求1所述的用于集成电路制造的方法，包括在所述蚀刻之后去除所有剩余的所述掩模材料。
14.根据权利要求1所述的用于集成电路制造的方法，包括在所述含钌金属材料和所述衬底之间提供除RuN以外的难熔金属氮化物，所述掩模材料的所述难熔金属氮化物的最小厚度是位于所述含钌金属材料和所述衬底之间的所述难熔金属氮化物的最小厚度的至少两倍。
15.根据权利要求14所述的用于集成电路制造的方法，其中所述掩模材料包括与所述含钌金属材料和所述衬底之间的所述难熔金属氮化物相同的难熔金属氮化物。
16.根据权利要求15所述的用于集成电路制造的方法，其中所述难熔金属氮化物包括TiN。
17.根据权利要求14所述的用于集成电路制造的方法，其中所述掩模材料包括与所述含钌金属材料和所述衬底之间的所述难熔金属氮化物不同的难熔金属氮化物。
18.根据权利要求1所述的用于集成电路制造的方法，其中所述蚀刻期间的所述掩模材料基本上由以下所述至少之一组成：
除元素形式或合金形式中的至少一种形式的钌以外的所述难熔金属；
除RuN以外的所述难熔金属氮化物；
除RuO2和RuO4以外的所述难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的所述难熔金属硅化物；
除RuC以外的所述难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
19.根据权利要求18所述的用于集成电路制造的方法，其中所述掩模材料的最小厚度为至少100埃。
20.根据权利要求1所述的用于集成电路制造的方法，其中所述蚀刻期间的所述掩模材料包括位于所述以下至少之一外部的碳：
除元素形式或合金形式中的至少一种形式的钌以外的所述难熔金属；
除RuN以外的所述难熔金属氮化物；
除RuO2和RuO4以外的所述难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的所述难熔金属硅化物；
除RuC以外的所述难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx。
21.根据权利要求1所述的用于集成电路制造的方法，其中所述特征件包括水平延伸的导线。
22.根据权利要求1所述的用于集成电路制造的方法，其中所述金属材料基本上由元素形式、金属化合物形式或合金形式中的至少一种形式的钌组成。
23.根据权利要求1所述的用于集成电路制造的方法，其中所述金属材料由元素形式、金属化合物形式或合金形式中的至少一种形式的钌组成。
24.一种用于集成电路制造的方法，包括：
在衬底的外部形成金属材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；
在所述含钌金属材料的外部形成掩模材料，所述掩模材料包括TiN：以及
当蚀刻穿过所述含钌金属材料的暴露部分以形成包含所述含钌金属材料的集成电路的特征件时，使用所述含TiN的掩模材料作为掩模。
25.根据权利要求24所述的用于集成电路制造的方法，其中所述特征件包括存储电路的数字线。
26.根据权利要求24所述的用于集成电路制造的方法，其中所述蚀刻期间的所述掩模材料基本上由TiN组成。
27.根据权利要求24所述的用于集成电路制造的方法，其中所述蚀刻期间的所述掩模材料包括所述TiN外部的碳。
28.根据权利要求24所述的用于集成电路制造的方法，包括在所述含钌金属材料和所述衬底之间提供TiN，所述掩模材料的所述TiN的最小厚度是位于所述含钌金属材料和所述衬底之间的所述TiN的最小厚度的至少两倍，所述蚀刻包括蚀刻穿过位于所述含钌金属材料和所述衬底之间的TiN。
29.一种形成集成电路的导线结构的方法，包括：
形成垂直堆叠，其包括除RuN以外的第一难熔金属氮化物，位于所述第一难熔金属氮化物的垂直外部的金属材料，以及位于所述金属材料垂直外部的绝缘体材料；至少大部分所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌；
在所述绝缘体材料的垂直外部形成掩模材料，所述掩模材料包括以下至少之一：
除元素形式或合金形式中的至少一种形式的钌以外的难熔金属；
除RuN以外的第二难熔金属氮化物；
除RuO2和RuO4以外的难熔金属氧化物；
除Ru2Si、Ru4Si3、RuSi和Ru2Si3以外的难熔金属硅化物；
除RuC以外的难熔金属碳化物；
元素形式或合金形式中的至少一种形式的铝；
AlNx；
AlOx；或
AlCx；以及
当蚀刻穿过所述绝缘体材料、所述含钌金属材料和所述第一难熔金属氮化物的暴露部分以形成包括所述绝缘体材料、所述含钌金属材料和所述第一难熔金属氮化物的导线结构时，使用所述掩模材料作为掩模。
30.根据权利要求29所述的形成集成电路的导线结构的方法，其中所述导线构造包括存储电路的数字线。
31.根据权利要求30所述的形成集成电路的导线结构的方法，其中所述存储电路包括DRAM。
32.根据权利要求29所述的形成集成电路的导线结构的方法，其中所述掩模材料包括所述第二难熔金属氮化物，所述第一和第二难熔金属氮化物相对于彼此具有相同的组成。
33.根据权利要求29所述的形成集成电路的导线结构的方法，其中所述掩模材料包括所述第二难熔金属氮化物，所述第一和第二难熔金属氮化物相对于彼此具有不同的组成。
34.根据权利要求29所述的形成集成电路的导线结构的方法，其中所述垂直堆叠包括除RuN以外的垂直位于所述绝缘体材料与所述含钌金属材料之间的第三难熔金属氮化物，所述蚀刻包括蚀刻通过所述第三难熔金属氮化物。
35.根据权利要求34所述的形成集成电路的导线结构的方法，其中所述第一和第三难熔金属氮化物相对于彼此具有相同的组成。
36.根据权利要求34所述的形成集成电路的导线结构的方法，其中所述第一和第三难熔金属氮化物相对于彼此具有不同的组成。
37.根据权利要求34所述的形成集成电路的导线结构的方法，其中所述第三难熔金属氮化物的最大厚度小于所述第一金属氮化物的最大厚度。
38.根据权利要求34所述的形成集成电路的导线结构的方法，其中所述掩模材料包括所述第二难熔金属氮化物。
39.根据权利要求38所述的形成集成电路的导线结构的方法，其中所述第一、第二和第三难熔金属氮化物相对于彼此具有所述相同的组成。
40.根据权利要求38所述的形成集成电路的导线结构的方法，其中所述第一、第二和第三难熔金属氮化物中的至少两个相对于彼此具有不同的组成。
41.根据权利要求40所述的形成集成电路的导线结构的方法，其中所述第一、第二和第三难熔金属氮化物的全部三个相对于彼此具有不同的组成。
42.根据权利要求38所述的形成集成电路的导线结构的方法，其中，
所述蚀刻期间的所述掩模材料主要由除RuN以外的所述难熔金属氮化物组成；
所述掩模材料的最小厚度至少为100埃；
所述第一难熔金属氮化物的最大厚度不大于80埃：并且
所述第三难熔金属氮化物具有最大厚度，使得所述第一难熔金属氮化物最大厚度和所述第三难熔金属氮化物最大厚度之和不大于100埃。
43.根据权利要求42所述的形成集成电路的导线结构的方法，其中所述总和不大于60埃。
44.根据权利要求29所述的形成集成电路的导线结构的方法，其中所述垂直堆叠包括位于所述第一难熔金属氮化物的垂直内侧的多晶硅，所述蚀刻包括蚀刻穿过所述多晶硅。
CN202010166851.9A 2019-06-06 2020-03-11 用于集成电路制造的方法 Pending CN112053951A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/433,966 US10971500B2 (en) 2019-06-06 2019-06-06 Methods used in the fabrication of integrated circuitry
US16/433,966 2019-06-06

Publications (1)

Publication Number Publication Date
CN112053951A true CN112053951A (zh) 2020-12-08

Family

ID=73609582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010166851.9A Pending CN112053951A (zh) 2019-06-06 2020-03-11 用于集成电路制造的方法

Country Status (2)

Country Link
US (1) US10971500B2 (zh)
CN (1) CN112053951A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
CN1961429A (zh) * 2004-06-02 2007-05-09 德州仪器公司 用于金属栅极集成的栅极堆叠及栅极堆叠蚀刻顺序
US20110250745A1 (en) * 2010-04-07 2011-10-13 Dan Millward Methods of forming patterns, and methods of forming integrated circuits
US20140273437A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Subtractive plasma etching of a blanket layer of metal or metal alloy
CN104520985A (zh) * 2012-07-06 2015-04-15 美光科技公司 使用至少两个掩模的阶梯形成
US20150280113A1 (en) * 2014-03-27 2015-10-01 Lam Research Corporation Method to etch non-volatile metal materials
CN105826246A (zh) * 2015-01-28 2016-08-03 英飞凌科技股份有限公司 用于铜结构化的中间层及其形成方法
US20170032541A1 (en) * 2015-07-31 2017-02-02 Facebook, Inc. Systems and methods for color-based dynamic modification of shadows and highlights within media content
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
US20180211873A1 (en) * 2017-01-24 2018-07-26 Globalfoundries Inc. Recessing of liner and conductor for via formation
CN108369956A (zh) * 2015-12-03 2018-08-03 美光科技公司 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
CN1961429A (zh) * 2004-06-02 2007-05-09 德州仪器公司 用于金属栅极集成的栅极堆叠及栅极堆叠蚀刻顺序
US20110250745A1 (en) * 2010-04-07 2011-10-13 Dan Millward Methods of forming patterns, and methods of forming integrated circuits
CN104520985A (zh) * 2012-07-06 2015-04-15 美光科技公司 使用至少两个掩模的阶梯形成
US20140273437A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Subtractive plasma etching of a blanket layer of metal or metal alloy
US20150280113A1 (en) * 2014-03-27 2015-10-01 Lam Research Corporation Method to etch non-volatile metal materials
CN105826246A (zh) * 2015-01-28 2016-08-03 英飞凌科技股份有限公司 用于铜结构化的中间层及其形成方法
US20170032541A1 (en) * 2015-07-31 2017-02-02 Facebook, Inc. Systems and methods for color-based dynamic modification of shadows and highlights within media content
CN108369956A (zh) * 2015-12-03 2018-08-03 美光科技公司 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
US20180211873A1 (en) * 2017-01-24 2018-07-26 Globalfoundries Inc. Recessing of liner and conductor for via formation

Also Published As

Publication number Publication date
US10971500B2 (en) 2021-04-06
US20200388622A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
US10676722B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US11935574B2 (en) Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
CN113169172A (zh) 存储器阵列
US10930658B2 (en) Memory arrays and methods used in forming a memory array
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US11825662B2 (en) Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor
US9881923B1 (en) Floating body transistors and memory arrays comprising floating body transistors
US20230014320A1 (en) Array Of Vertical Transistors And Method Used In Forming An Array Of Vertical Transistors
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
US11476255B2 (en) Method used in forming an array of vertical transistors and method used in forming an array of memory cells individually comprising a vertical transistor and a storage device above the vertical transistor
CN112053951A (zh) 用于集成电路制造的方法
CN111987102A (zh) 电容器的阵列、用于形成集成电路的方法，以及用于形成电容器的阵列的方法
US20240206190A1 (en) An Array Of Capacitors, An Array Of Memory Cells, Method Used In Forming An Array Of Memory Cells, And Method Used In Forming An Array Of Capacitors
US20230207699A1 (en) Transistors, Array Of Transistors, And Array Of Memory Cells Individually Comprising A Transistor
CN114256335A (zh) 垂直晶体管，集成电路，以及形成垂直晶体管及集成电路的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination