CN112106196A - 晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法 - Google Patents

晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法 Download PDF

Info

Publication number
CN112106196A
CN112106196A CN201980030481.1A CN201980030481A CN112106196A CN 112106196 A CN112106196 A CN 112106196A CN 201980030481 A CN201980030481 A CN 201980030481A CN 112106196 A CN112106196 A CN 112106196A
Authority
CN
China
Prior art keywords
laterally
array
individual
lines
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980030481.1A
Other languages
English (en)
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112106196A publication Critical patent/CN112106196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭示一种晶体管，其包括在至少一个直线垂直横截面中是大体上L形或大体上镜像L形借此具有在竖向上延伸的杆及在所述杆的底部上方从所述杆的横向侧水平延伸的基底的半导体材料。所述杆的所述半导体材料包括上源极/漏极区域及在其下方的沟道区域。所述晶体管包括(a)及(b)中的至少一者，其中(a)：所述杆的所述半导体材料包括在所述沟道区域下方的下源极/漏极区域，及(b)：所述基底的所述半导体材料包括下源极/漏极区域。栅极可操作地横向邻近所述杆的所述沟道区域。揭示其它实施例，其包含个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列。揭示方法。

Description

晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体 管的存储器单元阵列及形成晶体管阵列的方法
技术领域
本文中揭示的实施例涉及晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列。
背景技术
存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。存储器单元可使用数字线(其也可被称为位线、数据线、感测线或数据/感测线)及字线(其也可被称为存取线)来被写入或读取。数字线可使沿阵列的列的存储器单元导电地互连，且字线可使沿阵列的行的存储器单元导电地互连。可通过数字线及字线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性或非易失性的。非易失性存储器单元可长时间(包含在关闭计算机时)存储数据。易失性存储器消耗且因此需要被刷新/重写，在许多例子中，每秒多次刷新/重写。无论如何，存储器单元经配置以将存储器保存或存储成至少两种不同可选择状态。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的多于两个电平或状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。作为电场的能量可静电存储于此材料内。取决于绝缘体材料的成分，所述存储电场将为易失性或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将为易失性的。一个类型的非易失性电容器是具有铁电材料作为绝缘材料的至少部分的铁电电容器。铁电材料的特征在于具有两种稳定极化状态且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过施加适合编程电压而改变且在移除编程电压之后保持(至少一段时间)。每一极化状态具有彼此不同的电荷存储电容且理想地可用于写入(即，存储)及读取存储器状态而不使极化状态反转，直到期望使此极化状态反转。在具有铁电电容器的一些存储器中，较不期望读取存储器状态的动作可使极化反转。因此，在确定极化状态之后，进行存储器单元的重写以在其确定之后立即将存储器单元置于预读取状态中。无论如何，并入铁电电容器的存储器单元归因于形成电容器的一部分的铁电材料的双稳态特性而理想地为非易失性的。其它可编程材料可用作电容器绝缘体以使电容器呈非易失性。
场效应晶体管是可用于存储器单元中的另一类型的电子组件。这些晶体管包括在其间具有半导体沟道区域的一对导电源极/漏极区域。导电栅极邻近沟道区域且通过薄栅极绝缘体与其分离。将适合电压施加到栅极允许电流通过沟道区域从源极/漏极区域中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流动通过沟道区域。场效应晶体管还可包含额外结构(例如，可逆地可编程电荷存储区域)作为栅极绝缘体与导电栅极之间的栅极构造的部分。无论如何，栅极绝缘体可为可编程的，例如，铁电的。
附图说明
图1是根据本发明的实施例的包括存储器单元阵列的衬底构造的图解透视图。
图2是图1构造的图解前视图且通过图1中的线2-2获取。
图3是图1构造的部分的横截面视图且通过图1中的线3-3获取。
图4是根据本发明的实施例的包括存储器单元阵列的衬底构造的图解前视图。
图5是根据本发明的实施例的包括存储器单元阵列的衬底构造的图解前视图。
图6是根据本发明的实施例的在处理中在图2的衬底构造之前的衬底构造的一部分的图解前视图。
图7是图6构造的透视图。
图8是在继图6所展示之后的处理步骤处的图6构造的视图。
图9是在继图8所展示之后的处理步骤处的图8构造的视图。
图10是在继图9所展示之后的处理步骤处的图9构造的视图。
图11是在继图10所展示之后的处理步骤处的图10构造的视图。
图12是图11构造的透视图。
图13是在继图12所展示之后的处理步骤处的图12构造的视图。
图14是根据本发明的实施例的在处理中在图2的衬底构造之前的衬底构造的一部分的图解前视图。
图15是在继图14所展示之后的处理步骤处的图14构造的视图。
图16是在继图15所展示之后的处理步骤处的图15构造的视图。
图17是在继图16所展示之后的处理步骤处的图16构造的视图。
图18是在继图17所展示之后的处理步骤处的图17构造的视图。
图19是在继图18所展示之后的处理步骤处的图18构造的视图。
具体实施方式
本发明的实施例涵盖晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法。首先，最初参考图1到3描述实例实施例，图1到3展示包括已相对于基底衬底11制造的阵列或阵列区域10的衬底构造8的实例片段。衬底11可包括导电/导体/传导(即，本文中电传导)、半导电/半导体/半传导及绝缘性/绝缘体/绝缘(即，本文中电绝缘)材料中的任一者或多者。各种材料在基底衬底11上方。材料可在图1到3所描绘的材料的旁边、在竖向上向内或在竖向上向外。例如，集成电路的其它部分或完全制造组件可提供于基底衬底11上方、周围或内之某处。用于操作存储器阵列内的组件的控制及/或其它外围电路也可经制造，且可完全或部分或可不完全或部分在存储器阵列或子阵列内。此外，多个子阵列还可独立地、协同或以其它方式相对于彼此制造及操作。如本文档中使用，“子阵列”也可被视为阵列。为了某些可操作组件的更简洁起见，图1不展示基底衬底11且图1及3不展示周围电介质隔离材料。阵列10包括存储器单元85，所述存储器单元85个别包括电容器75及在竖向上延伸的晶体管25。在一个实施例中，晶体管25垂直或在垂直的10°内。
在一个实施例中且如展示，晶体管25个别包括在至少一个直线垂直横截面(例如，图2中展示的横截面)中为大体上L形或大体上镜像L形的半导体材料12(例如，各种掺杂硅)。在一个此实施例中且如展示，晶体管25可被视为布置为横向紧邻晶体管的个别对，例如，在图2中，左侧两个晶体管25是一对且右侧两个晶体管25是另一对。在横向紧邻晶体管的每一对内的半导体材料12中的一个个别者(例如，其块体)(例如，在每一对中的左侧所说明晶体管25)在至少一个直线垂直横截面中为大体上L形。在横向紧邻晶体管25的每一对内的另一个别半导体材料12(例如，在每一对中的右侧所说明晶体管25中的每一者)在至少一个直线垂直横截面中通常是镜像L形。在一个实施例中且如展示，横向紧邻晶体管25的对彼此横向分开比横向紧邻晶体管的每一对内的个别晶体管25彼此横向分开更远。例如且仅通过实例，此类晶体管的每一对内的晶体管25被展示为横向分开14U且晶体管25的左侧对被展示为与晶体管25的右侧对横向分开达18U。为了方便起见使用“U”以指定长度的单个“单元”，其中在其之前的数字前缀指示在所描绘实例垂直及水平方向上的此类单元的数量。图式依据“U”按比例绘制。实例单元“U”是1纳米。因此，在一些实施例中，14U可为14纳米且18U可为18纳米。
大体上L形或大体上镜像L形半导体材料12具有具备横向侧15及底部16的在竖向上延伸的杆14。半导体材料12还具有在杆底部16上方从杆横向侧15水平延伸的基底17。杆14的半导体材料12包括上源极/漏极区域18及在其下方的沟道区域20。晶体管25包括(a)及(b)中的至少一者，其中(a)：杆的半导体材料包括在沟道区域下方的下源极/漏极区域，及(b)：基底的半导体材料包括下源极/漏极区域。图1及2展示实例实施例，所述实例实施例包括(a)，且在一个此实施例中，如展示，仅包括(a)及(b)的(a)，具体来说，其中杆14的半导体材料12包括在沟道区域20下方的下源极/漏极区域22。
在图4中展示包括晶体管25a的替代实例实施例构造8a。已视需要使用来自上述实施例的相同数字，其中使用后缀“a”指示一些构造差异。晶体管25a包括(b)，且在一个此实施例中，如展示，仅包括(a)及(b)的(b)，具体来说，其中基底17的半导体材料12包括下源极/漏极区域22a及沟道区域20a。图5展示晶体管25b的另一替代实例构造8b。已视需要使用来自上述实施例的相同数字，其中使用后缀“b”指示一些构造差异。图5展示实例实施例，其中下源极/漏极区域22b包括(a)及(b)两者，具体来说，其中杆14及基底17的半导体材料12包括下源极/漏极区域22b。
栅极24(例如，金属材料及/或导电掺杂半导体材料)可操作地横向邻近杆14的沟道区域20，例如，在沟道区域20/20a与栅极24之间具有栅极绝缘体26(例如，包括二氧化硅、氮化硅及/或铁电材料，基本上由或由二氧化硅、氮化硅及/或铁电材料组成)。
为了简洁起见，在图中使用点刻法展示上及下源极/漏极区域。源极/漏极区域18/22/22a/22b的每一者包括其至少一部分中具有导电性增大掺杂剂，所述部分在相应源极/漏极区域内具有此导电性增大掺杂剂的最大浓度(例如，具有至少1019原子/cm3的最大掺杂剂浓度)(例如)以使此部分呈现为导电。因此，每一源极/漏极区域的全部或仅部分可具有导电性增大掺杂剂的此最大浓度。源极/漏极区域18及/或22/22a/22b可包含其它掺杂区域(未展示)，例如，环状区域(halo region)、LDD区域等。沟道区域20/20a可使用可能与源极/漏极区域中的掺杂剂的导电性类型相反且例如，处于不大于1016原子/cm3的沟道区域中的最大浓度的导电性增大掺杂剂适当地掺杂。当将适合电压施加到栅极24时，导电沟道可在沟道区域20/20a内形成，使得电流可在上及下源极/漏极区域之间流动。
阵列10包括字线30(例如，金属材料及/或导电掺杂半导体材料)的行28及数字线34(例如，金属材料及/或导电掺杂半导体材料)的列32。本文中使用的“行”及“列”分别是相对于一系列字线及一系列数字线，且个别存储器单元85沿着其纵向接纳于阵列10内。行可为笔直及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列按90°或按一或多个其它角度相对于彼此相交。个别栅极24是个别字线30的个别部分。在一个实施例中，横向紧邻字线的对(例如，两个左侧所说明字线30是一个对且两个右侧所说明字线30是另一对)彼此横向分开比横向紧邻字线30的每一对内的个别字线30彼此横向分开(例如，14U)更远(例如，30U)。
个别列32的数字线34在阵列10内的个别存储器单元85的晶体管25/25a/25b的沟道区域20/20a下方(在一个实施例中，正下方)且将所述列32中的晶体管25/25a/25b互连。沟道区域20/20a可被视为个别具有一对相对横向侧36。在个别行28中，字线30在数位线34上方。字线30跨晶体管沟道区域20/20a的所述对横向相对侧36中的一者横向延伸且可操作地横向邻近晶体管沟道区域20/20a的所述对横向相对侧36中的所述者且将所述行中的晶体管25/25a/25b互连。在一个实施例中且如展示，所述行28中的晶体管沟道区域20/20a的所述对横向相对侧36中的另一者未可操作地横向邻近所述行28中的字线30且未可操作地横向邻近字线30中的任何其它者。
阵列10内的个别存储器单元85的电容器75个别包括电耦合到(在一个实施例中，直接电耦合到)晶体管25/25a/25b中的一者的上源极/漏极区域18且在竖向上从所述上源极/漏极区域18向上延伸的第一电容器电极40(例如，金属材料及/或导电掺杂半导体材料)。第一电容器电极40具有横向相对侧35。在一个实施例中且如展示，第一电容器电极40直接抵靠上源极/漏极区域18的最上表面42，且在一个此实施例中直接抵靠上源极/漏极区域最上表面42的少于全部，且在一个实施例中，如展示，直接抵靠上源极/漏极区域最上表面42的全部的少于一半。在一个实施例中，第一电容器电极40的最下表面43的多于一半直接抵靠上源极/漏极区域最上表面42。
电容器75个别包括在竖向上延伸的电容器绝缘体46(例如，包括二氧化硅、氮化硅及/或铁电材料，基本上由或由二氧化硅、氮化硅及/或铁电材料组成)，所述在竖向上延伸的电容器绝缘体46包括一对横向相对侧47、49。横向相对侧47、49中的一者可操作地邻近(在一个实施例中，直接抵靠)第一电容器电极40的横向侧35。在一个此实例中，电容器绝缘体的一个横向相对侧及第一电容器电极40的横向侧35的至少大部分(在一个实施例中，全部)在其直接抵靠彼此之处从顶部到底部在水平横截面中是各自线性笔直的(例如，且垂直的)(例如，如图1中显而易见)。
电容器75个别包括在竖向上延伸的第二电容器电极50，所述在竖向上延伸的第二电容器电极50包括一对横向相对侧51、53。第二电容器电极50的横向相对侧51、53中的一者可操作地邻近(在一个实施例中，直接抵靠)电容器绝缘体46的另一横向相对侧47或49。在一个实施例中且如展示，阵列10内的第二电容器电极50是沿着电容器75的线55水平延伸的纵向间隔的伸长线52，其中第二电容器电极线52中的个别者由纵向沿着电容器75的所述线55的电容器75共享。实例电介质材料77(图2；例如，二氧化硅及/或氮化硅)包围其它组件，例如如展示。为了其它材料及组件的更清楚起见，在图1及3中未展示电介质材料77。
在一个实施例中，第二电容器电极线52比个别字线30个别更宽，且在一个此实施例中，比个别字线30个别宽多于两倍，在一个此实施例中，宽至少五倍，且在一个此实施例中，宽不多于五倍(例如，五倍，展示为20U对4U)。在一个实施例中，第二电容器电极线52比个别数位线34个别更宽，且在一个此实施例中，比个别数字线34个别宽少于两倍(例如，20U对12U)。
在一个实施例中，字线30相对于彼此平行，且第二电容器电极线52相对于彼此且相对于字线30平行。在一个实施例中，数字线34相对于彼此平行，且第二电容器电极线52相对于彼此平行且不相对于数字线34平行。在一个实施例中，第一电容器电极40沿着其相应第二电容器电极线52个别纵向延伸大于纵向紧邻第一电容器电极40之间沿着电容器75的所述线55的空间的水平距离(例如，8U)的水平距离(例如，24U)。在一个实施例中，横向紧邻字线30的个别对具有在个别第二电容器电极线52正下方的其至少部分。
在一个实施例中且如展示，存储器单元的层内的存储器单元85具有平移对称性，其中存储器单元85中的个别者是1T-1C(即，仅具有一个晶体管及仅一个电容器及无其它/额外可操作电子组件[例如，无其它选择装置等]的存储器单元)且占用约1.0667F2的水平区域，其中“F”是通过个别第二电容器电极线52、电容器绝缘体46及第一电容器电极40水平、横向及正交获取的存储器单元间距。在一个此实施例中，水平区域由1F×1.0667F矩形95(图2)定界。例如且仅通过实例，此矩形可为32U×30U，如展示。此外且仅通过实例，在图2、4及5中展示半导体材料12、栅极绝缘体26、字线30、字线30之间的空间及此类字线及晶体管25/25a/25b的对之间的空间的实例垂直及水平尺寸。此外，仅通过实例且在一个实施例中，在图1中展示实例数字线宽度(例如，12U)及其之间的空间(例如，20U)。在一个理想实施例中，(若干)替代尺寸及间距当然可搭配占用约1.0667F2的水平区域的个别存储器单元使用。
本发明的实施例包含形成晶体管阵列的方法，且接着参考图6到13描述所述方法，图6到13展示相对于如在图1到3中展示之前的构造的处理。已将相同数字用于先前构造及材料。
参考图6及7，已在衬底11上方形成横向间隔、在竖向上突出且纵向伸长的模板线60。模板线60可为部分或完全牺牲的，或可为非牺牲的。如果非牺牲的，那么模板线60理想地包括绝缘体材料(例如，二氧化硅)。构造8可被视为包括横向介于横向紧邻模板线60之间的空隙61。
参考图8，半导体材料12已沿着模板线60的侧壁且在衬底11上方形成，所述半导体材料12横向介于模板线60之间以不完全填充空隙61。可在沉积半导体材料12之后对其进行回蚀或抛光以相较于垂直表面减小其在水平表面上方的厚度。无论如何，在形成半导体材料12之后，已沿着半导体材料12的侧壁且在半导体材料12上方形成绝缘体材料26，所述绝缘体材料26横向介于模板线60之间以不完全填充横向介于横向紧邻模板线60之间的空隙61的剩余体积。
参考图9，在形成绝缘体材料26之后，已沿着绝缘体材料26的侧壁且在衬底11上方形成导电材料87，所述导电材料87横向介于模板线60之间的空隙61中。在一个实施例中且如展示，在形成绝缘体材料26之后，形成导电材料87以不完全填充横向介于模板线60之间的空隙61的剩余体积。
参考图9及10，已移除如图9中展示的导电材料87的横向中间部分65以从其形成介于横向紧邻模板线60之间的两个字线30。在一个理想实施例中，通过无掩模各向异性蚀刻(即，至少在阵列10内无掩模)移除导电材料87的横向中间部分65。用于上源极/漏极区域18、沟道区域20及下源极/漏极区域22的实例掺杂可如展示那样在处理中的此点处、在其之前及/或之后发生。
借此，图11及12展示后续处理，例如，在一个实施例中，字线30已在各向异性蚀刻通过绝缘体材料26及半导体材料12时被用作掩模。
参考图13，已(例如，通过光刻图案化及蚀刻)图案化半导体材料12以形成沿着个别字线30纵向间隔的半导体材料块体12。实例块体12在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆14(图2)及在杆14的底部16上方从杆14的横向侧15水平延伸的基底17。杆14的半导体材料12最终包括个别晶体管25额上源极/漏极区域18及在其下方的沟道区域20。此类晶体管25包括(a)及(b)中的至少一者，其中(a)：杆的半导体材料包括在个别晶体管的沟道区域下方的下源极/漏极区域，及(b)：基底的半导体材料包括个别晶体管的下源极/漏极区域(图13中未展示，但在图4及5中通过实例展示)。个别字线30可操作地横向邻近个别晶体管25的沟道区域20且将沿着所述个别字线30的晶体管25互连。
参考图14到19展示且描述可通过其形成电容器75的实例方法。同样，已将与上述实施例中相同的数字用于先前构造及材料。
参考图14，已在衬底11(图14中未展示)上方形成材料66。已在材料66中形成对应于第二电容器电极线52的纵向轮廓及形状的沟槽67，且如展示那样已使用适合导电材料填充沟槽67以如此形成线52。此可(例如)通过沉积此导电材料且至少使此导电材料平坦化回到材料66的在竖向上最外表面而发生。材料66可为完全牺牲的，且因此，可包括导电、半导电及绝缘体材料中的任何者。一个实例是二氧化硅。第二电容器电极线52的导电材料及材料66下方的衬底材料未展示，但可(例如)如图13中展示那样呈现。
参考图15，已相对于第二电容器电极线52的所描绘导电材料选择性地移除材料66(未展示)。
参考图16，已沉积且(例如，通过至少在阵列区域10内无掩模的各向异性蚀刻)回蚀电容器绝缘体46。
参考图17，已沿着电容器绝缘体46的侧壁沉积导电材料89。随后已(例如)通过阵列区域10内的材料46的各向异性间隔件式蚀刻(例如，通过至少在阵列区域10内无掩模的各向异性蚀刻)回蚀此导电材料以大体上将其从水平表面上方移除。
参考图18，已沉积遮蔽材料71且将其图案化成线72。
参考图19，线72(未展示)已在各向异性蚀刻导电材料89以如展示那样形成第一电容器电极40时被用作掩模(例如)以产生如图1中展示的结构的上部分。在图19中已移除线72(未展示)。
本文中关于结构实施例展示及/或描述的(若干)任何属性或方面可用于方法实施例中且反之亦然。可在本发明的方法方面中使用间距乘法原理(例如，特征可沿着另一特征的侧壁形成以具有小于另一特征的横向厚度的横向厚度而无关于如何形成此另一特征)。
在本文档中，除非另有指示，否则“竖向上”、“较高”、“上”、“较低”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“下面”、“向上”及“向下”一般相对于垂直方向。“水平”是指沿着主衬底表面的大致方向(即，在10度以内)且可相对于在制造期间处理衬底的方向，且垂直是大致正交于其的方向。对“完全水平”的引用是沿着主衬底表面的方向(即，未与其成角度)，且可相对于在制造期间处理衬底的方向。此外，如本文中所使用的“垂直”及“水平”一般为相对于彼此垂直的方向且与衬底在三维空间中的定向无关。另外，“在竖向上延伸(elevationally-extending/extend(ing)elevationally)”是指从完全水平倾斜达至少45°的方向。此外，关于场效应晶体管“在竖向上延伸(extend(ing)elevationally/elevationally-extending)”及水平延伸(extend(ing)horizontally/horizontally-extending)涉及晶体管的沟道长度的定向，电流在操作中沿所述沟道长度在源极/漏极区域之间流动。对于双极结型晶体管，“在竖向上延伸(extend(ing)elevationally/elevationally-extending)”及水平延伸(extend(ing)horizontally/horizontally-extending)涉及基极长度的定向，电流在操作中沿所述基极长度在射极与集极之间流动。
此外，“正上方”及“正下方”要求两个所述区域/材料/组件相对于彼此的至少一些横向重叠(即，水平)。此外，使用前面未加“正”的“上方”仅要求所述区域/材料/组件在另一区域/材料/组件上方的某一部分在竖向上从所述另一区域/材料/组件向外(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“正”的“下方”仅要求所述区域/材料/组件在另一区域/材料/组件下方的某一部分在竖向上从所述另一区域/材料/组件向内(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区域及结构中的任何者可为均质的或非均质的，且无论如何可在其上覆的任何材料上方连续或不连续。此外，除非另有陈述，否则每一材料可使用任何适合或尚待开发的技术形成，例如，原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(之前无方向形容词)被定义为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且归因于厚度可变，此材料或区域将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求两个所述材料或区域的可彼此直接抵靠的所述部分在化学及/或物理上不同，例如前提是此类材料或区域是非均质的。如果两个所述材料或区域彼此未直接抵靠，那么“不同组合物”仅要求两个所述材料或区域的彼此最接近的所述部分在化学及/或物理上不同，前提是此类材料或区域是非均质的。在本文档中，当所述材料、区域或结构相对于彼此存在至少一些物理触碰接触时，材料、区域或结构彼此“直接抵靠”。相比之下，前面未加“直接”的“上方”、“在…上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、(若干)区域或(若干)结构未导致所述材料、区域或结构相对于彼此的物理触碰接触的构造。
在本文中，如果在正常操作中电流能够从区域、材料、组件中的一者连续地流动到另一者且主要通过亚原子正电荷及/或负电荷(当充分产生亚原子正电荷及/或负电荷时)的移动而流动，那么区域-材料-组件相对彼此“电耦合”。另一电子组件可在区域-材料-组件之间且电耦合到区域-材料-组件。相比之下，当区域-材料-组件被称为“直接电耦合”时，直接电耦合的区域-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金及任何导电金属化合物中的任一者或组合。
结论
在一些实施例中，一种存储器单元阵列个别包括电容器及在竖向上延伸的晶体管，其中阵列包括字线的行及数字线的列，包括列中的个别者，所述个别者包括在阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述列中的晶体管互连。沟道区域个别包括一对相对横向侧。行中的个别者包括在数字线上方的字线。字线跨晶体管沟道区域的横向相对侧的对中的一者横向延伸且可操作地横向邻近晶体管沟道区域的横向相对侧的对中的所述者且将所述行中的晶体管互连。所述行中的晶体管沟道区域的横向相对侧的对中的另一者未可操作地横向邻近所述行中的字线且未可操作地横向邻近字线中的任何其它者。阵列内的个别存储器单元的电容器个别包括第一电容器电极，所述第一电容器电极电耦合到晶体管中的一者的上源极/漏极区域且在竖向上从所述上源极/漏极区域向上延伸。在竖向上延伸的电容器绝缘体包括一对横向相对侧，所述对横向相对侧中的一者可操作地邻近第一电容器电极的横向侧。在竖向上延伸的第二电容器电极包括一对横向相对侧，所述对横向相对侧中的一者可操作地邻近电容器绝缘体的另一横向相对侧。阵列内的第二电容器电极是沿着电容器的线水平延伸的纵向间隔的伸长线。第二电容器电极线中的个别者由纵向沿着电容器的所述线的电容器共享。
在一些实施例中，一种存储器单元阵列个别包括电容器及在竖向上延伸的晶体管，其中阵列包括字线的行及数字线的列，包括列中的个别者，所述个别者包括在阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述行中的晶体管互连。沟道区域个别包括一对相对横向侧。行中的个别者包括在数字线上方的字线。字线跨晶体管沟道区域的横向相对侧的对中的一者横向延伸且可操作地横向邻近晶体管沟道区域的横向相对侧的对中的所述者且将所述行中的晶体管互连。所述行中的晶体管沟道区域的横向相对侧的对中的另一者未可操作地横向邻近所述行中的字线且未可操作地横向邻近字线中的任何其它者。阵列内的个别存储器单元的电容器个别包括第一电容器电极，所述第一电容器电极直接抵靠晶体管中的一者的上源极/漏极区域的最上表面且在竖向上从所述最上表面向上延伸。第一电容器电极直接抵靠上源极/漏极区域的最上表面的少于全部。在竖向上延伸的电容器绝缘体包括一对横向相对侧，所述对横向相对侧中的一者可操作地邻近所述第一电容器电极的横向侧。在竖向上延伸的第二电容器电极包括一对横向相对侧，所述对横向相对侧中的一者可操作地邻近电容器绝缘体的另一横向相对侧。
在一些实施例中，一种存储器单元阵列个别包括电容器及在竖向上延伸的晶体管，其中阵列包括字线的行及数字线的列，包括列中的个别者，所述个别者包括在阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述列中的晶体管互连。行中的个别者包括在数字线上方的字线。字线跨晶体管沟道区域的横向侧横向延伸且可操作地横向邻近晶体管沟道区域的所述横向侧且将所述行中的晶体管互连。阵列内的个别存储器单元的电容器个别包括第一电容器电极，所述第一电容器电极电耦合到晶体管中的一者的上源极/漏极区域且在竖向上从所述上源极/漏极区域向上延伸。在竖向上延伸的电容器绝缘体包括一对横向相对侧，所述对横向相对侧中的一者可操作地邻近第一电容器电极的横向侧。在竖向上延伸的第二电容器电极包括一对横向相对侧。第二电容器电极的横向相对侧中的一者可操作地邻近电容器绝缘体的另一横向相对侧。阵列内的第二电容器电极是沿着电容器的线水平延伸的纵向间隔的伸长线。第二电容器电极线中的个别者由纵向沿着电容器的所述线的电容器共享。横向紧邻字线的个别对具有在个别第二电容器电极线正下方的其至少部分。
在一些实施例中，一种晶体管包括在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆及在杆的底部上方从杆的横向侧水平延伸的基底的半导体材料。杆的半导体材料包括上源极/漏极区域及在其下方的沟道区域。晶体管包括(a)及(b)中的至少一者，其中(a)：杆的半导体材料包括在沟道区域下方的下源极/漏极区域，及(b)：基底的半导体材料包括下源极/漏极区域。栅极可操作地横向邻近杆的沟道区域。
在一些实施例中，一种形成晶体管阵列的方法包括：在衬底上方形成横向间隔、在竖向上突出且纵向伸长的模板线。沿着模板线的侧壁且在衬底上方形成半导体材料，所述半导体材料横向介于模板线之间以不完全填充横向介于横向紧邻模板线之间的空隙。在形成半导体材料之后，沿着半导体材料的侧壁且在半导体材料上方形成绝缘体材料，所述绝缘体材料横向介于模板线之间以不完全填充横向介于横向紧邻模板线之间的空隙的剩余体积。在形成绝缘体材料之后，沿着绝缘体材料的侧壁且在绝缘体材料上方形成导电材料，所述导电材料横向介于模板线之间的横向介于横向紧邻模板线之间的空隙中。移除导电材料的横向中间部分以从其形成介于横向紧邻模板线之间的两个字线。图案化半导体材料以形成沿着字线中的个别者纵向间隔的半导体材料块体。块体在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆及在杆的底部上方自杆的横向侧水平延伸的基底。杆的半导体材料最终包括个别晶体管的上源极/漏极区域及在其下方的沟道区域。晶体管包括(a)及(b)中的至少一者，其中(a)：杆的半导体材料包括在个别晶体管的沟道区域下方的下源极/漏极区域，及(b)：基底的半导体材料包括个别晶体管的下源极/漏极区域。个别字线可操作地横向邻近个别晶体管的沟道区域且将沿着个别字线的晶体管互连。

Claims (40)

1.一种存储器单元阵列，其个别包括电容器及在竖向上延伸的晶体管，所述阵列包括字线的行及数字线的列，其包括：
所述列中的个别者包括在所述阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述列中的所述晶体管互连，所述沟道区域个别包括一对相对横向侧；
所述行中的个别者包括所述数字线上方的字线，所述字线跨所述晶体管沟道区域的所述对横向相对侧中的一者横向延伸且可操作地横向邻近所述晶体管沟道区域的所述对横向相对侧中的所述者且将所述行中的所述晶体管互连，所述行中的所述晶体管沟道区域的所述对横向相对侧中的另一者未可操作地横向邻近所述行中的所述字线且未可操作地横向邻近所述字线中的任何其它者；且
所述阵列内的所述个别存储器单元的电容器个别包括：
第一电容器电极，其电耦合到所述晶体管中的一者的上源极/漏极区域且在竖向上从所述上源极/漏极区域向上延伸；
在竖向上延伸的电容器绝缘体，其包括一对横向相对侧，所述电容器绝缘体的所述横向相对侧中的一者可操作地邻近所述第一电容器电极的横向侧；及
在竖向上延伸的第二电容器电极，其包括一对横向相对侧，所述第二电容器电极的所述横向相对侧中的一者可操作地邻近所述电容器绝缘体的所述另一横向相对侧，所述阵列内的所述第二电容器电极是沿着所述电容器的线水平延伸的纵向间隔的伸长线，所述第二电容器电极线中的个别者由纵向沿着电容器的所述线的电容器共享。
2.根据权利要求1所述的阵列，其中所述电容器绝缘体的所述一个横向相对侧直接抵靠所述第一电容器电极的所述横向侧，所述电容器绝缘体的所述一个横向相对侧及所述第一电容器电极的所述横向侧的至少大部分在其中其直接抵靠彼此之处从顶部到底部在水平横截面中是各自线性笔直的。
3.根据权利要求2所述的阵列，其中所述电容器绝缘体的所述一个横向相对侧及所述第一电容器电极的所述横向侧的全部在其中其直接抵靠彼此之处从顶部到底部在水平横截面中是各自线性笔直形式并排。
4.根据权利要求1所述的阵列，其中所述第一电容器电极直接抵靠所述上源极/漏极区域的最上表面，所述第一电容器电极直接抵靠所述上源极/漏极区域最上表面的少于全部。
5.根据权利要求1所述的阵列，其中所述第一电容器电极沿着其相应第二电容器电极线个别纵向延伸大于所述纵向紧邻第一电容器电极之间沿着电容器的所述线的空间的水平距离的水平距离。
6.根据权利要求1所述的阵列，其中所述字线相对于彼此平行，所述第二电容器电极线相对于彼此且相对于所述字线平行。
7.根据权利要求1所述的阵列，其中所述数字线相对于彼此平行，所述第二电容器电极线相对于彼此平行且不相对于所述数字线平行。
8.根据权利要求1所述的阵列，其中所述存储器单元的层内的所述存储器单元具有平移对称性，其中所述存储器单元中的个别者是1T-1C且占用约1.0667F2的水平区域，其中“F”是通过个别的所述第二电容器电极线、所述电容器绝缘体及所述第一电容器电极水平、横向及正交获取的存储器单元间距。
9.根据权利要求8所述的阵列，其中所述水平区域由1F×1.0667F矩形水平定界。
10.根据权利要求1所述的阵列，其中所述横向紧邻字线的个别对具有在所述个别第二电容器电极线正下方的其至少部分。
11.根据权利要求10所述的阵列，其中所述横向紧邻字线的所述对彼此横向分开比所述横向紧邻字线的每一对内的所述字线中的个别者彼此横向分开更远。
12.根据权利要求1所述的阵列，其中所述第二电容器电极线比所述个别字线个别更宽。
13.根据权利要求12所述的阵列，其中所述第二电容器电极线比所述个别字线个别宽多于两倍。
14.根据权利要求13所述的阵列，其中所述第二电容器电极线比所述个别字线个别宽至少五倍。
15.根据权利要求13所述的阵列，其中所述第二电容器电极比所述个别字线个别宽不多于五倍。
16.根据权利要求1所述的阵列，其中所述第二电容器电极线比所述个别数位线个别更宽。
17.根据权利要求16所述的阵列，其中所述第二电容器电极线比所述个别数位线个别宽少于两倍。
18.根据权利要求1所述的阵列，其中所述电容器绝缘体是铁电的。
19.根据权利要求1所述的阵列，其中所述晶体管个别包括：
半导体材料，其在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆及在所述杆的底部上方从所述杆的横向侧水平延伸的基底，所述杆的所述半导体材料包括所述上源极/漏极区域中的个别者及在所述个别上源极/漏极区域下方的所述沟道区域中的个别者；
(a)及(b)中的至少一者，其中
(a)：所述杆的所述半导体材料包括在所述沟道区域下方的下源极/漏极区域；及
(b)：所述基底的所述半导体材料包括下源极/漏极区域；及
栅极，其可操作地横向邻近所述杆的所述沟道区域，所述栅极中的个别者是所述字线中的个别者的个别部分。
20.根据权利要求19所述的阵列，其包括横向紧邻晶体管的个别对，所述横向紧邻晶体管的每一对内的所述半导体材料中的一个个别者在所述至少一个直线垂直横截面中是大体上L形，所述横向紧邻晶体管的每一对内的所述另一个别半导体材料在所述至少一个直线垂直横截面中是大体上镜像L形。
21.根据权利要求20所述的阵列，其中所述横向紧邻晶体管的所述对彼此横向分开比所述横向紧邻晶体管的每一对内的所述晶体管中的个别者彼此横向分开更远。
22.一种存储器单元阵列，其个别包括电容器及在竖向上延伸的晶体管，所述阵列包括字线的行及数字线的列，其包括：
所述列中的个别者包括在所述阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述列中的所述晶体管互连，所述沟道区域个别包括一对相对横向侧；
所述行中的个别者包括所述数字线上方的字线，所述字线跨所述晶体管沟道区域的所述对横向相对侧中的一者横向延伸且可操作地横向邻近所述晶体管沟道区域的所述对横向相对侧中的所述者且将所述行中的所述晶体管互连，所述行中的所述晶体管沟道区域的所述对横向相对侧中的另一者未可操作地横向邻近所述行中的字线且未可操作地横向邻近所述字线中的任何其它者；及
所述阵列内的所述个别存储器单元的电容器个别包括：
第一电容器电极，其直接抵靠所述晶体管中的一者的上源极/漏极区域的最上表面且在竖向上从所述最上表面向上延伸，所述第一电容器电极直接抵靠所述上源极/漏极区域的所述最上表面的少于全部；
在竖向上延伸的电容器绝缘体，其包括一对横向相对侧，所述电容器绝缘体的所述横向相对侧中的一者可操作地邻近所述第一电容器电极的横向侧；及
在竖向上延伸的第二电容器电极，其包括一对横向相对侧，所述第二电容器电极的所述横向相对侧中的一者可操作地邻近所述电容器绝缘体的所述另一横向相对侧。
23.根据权利要求22所述的阵列，其中所述第一电容器电极直接抵靠所述上源极/漏极区域最上表面的少于全部的一半。
24.根据权利要求22所述的阵列，其中所述第一电容器电极的最小表面的多于一半直接抵靠所述上源极/漏极区域最上表面。
25.根据权利要求22所述的阵列，其中所述存储器单元的层内的所述存储器单元具有平移对称性，其中所述存储器单元中的个别者是1T-1C且占用约1.0667F2的水平区域，其中“F”是通过个别的所述第二电容器电极线、所述电容器绝缘体及所述第一电容器电极水平、横向及正交获取的存储器单元间距。
26.根据权利要求25所述的阵列，其中所述水平区域由1F×1.0667F矩形水平定界。
27.一种存储器单元阵列，其个别包括电容器及在竖向上延伸的晶体管，所述阵列包括字线的行及数字线的列，其包括：
所述列中的个别者包括在所述阵列内的个别存储器单元的在竖向上延伸的晶体管的沟道区域下方的数字线且将所述列中的所述晶体管互连；
所述行中的个别者包括所述数字线上方的字线，所述字线跨所述晶体管沟道区域的横向侧横向延伸且可操作地横向邻近所述晶体管沟道区域的所述横向侧且将所述行中的所述晶体管互连；
所述阵列内的所述个别存储器单元的电容器个别包括：
第一电容器电极，其电耦合到所述晶体管中的一者的上源极/漏极区域且在竖向上从所述上源极/漏极区域向上延伸；
在竖向上延伸的电容器绝缘体，其包括一对横向相对侧，所述电容器绝缘体的所述横向相对侧中的一者可操作地邻近所述第一电容器电极的横向侧；及
在竖向上延伸的第二电容器电极，其包括一对横向相对侧，所述第二电容器电极的所述横向相对侧中的一者可操作地邻近所述电容器绝缘体的所述另一横向相对侧，所述阵列内的所述第二电容器电极是沿着所述电容器的线水平延伸的纵向间隔的伸长线，所述第二电容器电极线中的个别者由纵向沿着电容器的所述线的电容器共享；及
所述横向紧邻字线的个别对具有在所述个别第二电容器电极线正下方的其至少部分。
28.根据权利要求27所述的阵列，其中所述横向紧邻字线的所述对彼此横向分开比所述横向紧邻字线的每一对内的所述字线中的个别者彼此横向分开更远。
29.根据权利要求27所述的阵列，其中所述存储器单元的层内的所述存储器单元具有平移对称性，其中所述存储器单元中的个别者是1T-1C且占用约1.0667F2的水平区域，其中“F”是通过个别的所述第二电容器电极线、所述电容器绝缘体及所述第一电容器电极水平、横向及正交获取的存储器单元间距。
30.根据权利要求29所述的阵列，其中所述水平区域由1F×1.0667F矩形水平定界。
31.一种晶体管，其包括：
半导体材料，其在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆及在所述杆的底部上方从所述杆的横向侧水平延伸的基底，所述杆的所述半导体材料包括上源极/漏极区域及在其下方的沟道区域；
(a)及(b)中的至少一者，其中
(a)：所述杆的所述半导体材料包括在所述沟道区域下方的下源极/漏极区域；及
(b)：所述基底的所述半导体材料包括下源极/漏极区域；及
栅极，其可操作地横向邻近所述杆的所述沟道区域。
32.根据权利要求31所述的晶体管，其包括(a)。
33.根据权利要求32所述的晶体管，其仅包括(a)及(b)中的(a)。
34.根据权利要求31所述的晶体管，其包括(b)。
35.根据权利要求34所述的晶体管，其仅包括(a)及(b)中的(b)。
36.根据权利要求31所述的晶体管，其包括(a)及(b)。
37.根据权利要求31所述的晶体管阵列，其中所述栅极中的个别者是互连沿着所述个别字线的个别所述晶体管的个别字线的个别部分。
38.根据权利要求37所述的阵列，其包括横向紧邻晶体管的个别对，所述横向紧邻晶体管的每一对内的所述半导体材料中的一个个别者在所述至少一个直线垂直横截面中是大体上L形，所述横向紧邻晶体管的每一对内的所述另一个别半导体材料在所述至少一个直线垂直横截面中是大体上镜像L形。
39.根据权利要求38所述的阵列，其中所述横向紧邻晶体管的所述对彼此横向分开比所述横向紧邻晶体管的每一对内的所述晶体管中的个别者彼此横向分开更远。
40.一种形成晶体管阵列的方法，其包括：
在衬底上方形成横向间隔、在竖向上突出且纵向伸长的模板线；
沿着所述模板线的侧壁且在所述衬底上方形成半导体材料，所述半导体材料横向介于所述模板线之间以不完全填充横向介于所述横向紧邻模板线之间的空隙；
在形成所述半导体材料之后，沿着所述半导体材料的侧壁且在所述半导体材料上方形成绝缘体材料，所述绝缘体材料横向介于所述模板线之间以不完全填充横向介于所述横向紧邻模板线之间的所述空隙的剩余体积；
在形成所述绝缘体材料之后，沿着所述绝缘体材料的侧壁且在所述绝缘体材料上方形成导电材料，所述导电材料横向介于所述模板线之间的横向介于所述横向紧邻模板线之间的所述空隙中；
移除所述导电材料的横向中间部分以从其形成介于所述横向紧邻模板线之间的两个字线；及
图案化所述半导体材料以形成沿着所述字线中的个别者纵向间隔的半导体材料块体，所述块体在至少一个直线垂直横截面中是大体上L形或大体上镜像L形，借此具有在竖向上延伸的杆及在所述杆的底部上方从所述杆的横向侧水平延伸的基底，所述杆的所述半导体材料最终包括个别晶体管的上源极/漏极区域及在其下方的沟道区域；
(a)及(b)中的至少一者，其中
(a)：所述杆的所述半导体材料包括在所述个别晶体管的所述沟道区域下方的下源极/漏极区域；及
(b)：所述基底的所述半导体材料包括所述个别晶体管的下源极/漏极区域；及
所述个别字线可操作地横向邻近所述个别晶体管的所述沟道区域且将沿着所述个别字线的所述晶体管互连。
CN201980030481.1A 2018-04-27 2019-03-25 晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法 Pending CN112106196A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/965,632 2018-04-27
US15/965,632 US10388658B1 (en) 2018-04-27 2018-04-27 Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
PCT/US2019/023886 WO2019209440A1 (en) 2018-04-27 2019-03-25 Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors

Publications (1)

Publication Number Publication Date
CN112106196A true CN112106196A (zh) 2020-12-18

Family

ID=67620568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030481.1A Pending CN112106196A (zh) 2018-04-27 2019-03-25 晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法

Country Status (7)

Country Link
US (3) US10388658B1 (zh)
EP (1) EP3776656A4 (zh)
JP (1) JP7035221B2 (zh)
KR (1) KR102424126B1 (zh)
CN (1) CN112106196A (zh)
TW (2) TWI748457B (zh)
WO (1) WO2019209440A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506738A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 T型双沟道晶体管及制造方法、半导体器件及制造方法
CN113506736A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 L型晶体管及其制造方法、半导体器件及其制造方法
CN113506737A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 柱形晶体管及其制造方法、半导体器件及其制造方法
WO2022222310A1 (zh) * 2021-04-20 2022-10-27 芯盟科技有限公司 晶体管及其制造方法、半导体器件及其制造方法
WO2023197753A1 (zh) * 2022-04-15 2023-10-19 华为技术有限公司 存储阵列及存储阵列的制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
CN111863814A (zh) * 2019-04-24 2020-10-30 王振志 动态随机存取存储器元件及其制造方法
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
KR20220043981A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 반도체 메모리 장치
KR20220111772A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 반도체 메모리 장치
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
CN117397386A (zh) * 2021-04-21 2024-01-12 无锡舜铭存储科技有限公司 铁电存储器及其制造方法
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US20230014289A1 (en) * 2021-07-19 2023-01-19 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
KR20230026602A (ko) * 2021-08-17 2023-02-27 삼성전자주식회사 반도체 메모리 장치
KR20230154692A (ko) * 2022-05-02 2023-11-09 삼성전자주식회사 반도체 장치
EP4373234A1 (en) * 2022-11-18 2024-05-22 Samsung Electronics Co., Ltd. Semiconductor memory device

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266512A (en) 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
JP3405553B2 (ja) * 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US5208172A (en) 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5256588A (en) 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
JPH06125058A (ja) * 1992-10-12 1994-05-06 Olympus Optical Co Ltd 強誘電体膜を有する半導体メモリ装置
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6297989B1 (en) * 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
US6503796B1 (en) * 2001-07-16 2003-01-07 Taiwan Semiconductor Manufacturing Company Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin
JP2003030999A (ja) 2001-07-18 2003-01-31 Mitsubishi Electric Corp 半導体記憶装置
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
KR100818267B1 (ko) 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
DE102004043856A1 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
US7442609B2 (en) 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7763513B2 (en) 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP2008182083A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7851356B2 (en) * 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
WO2009096001A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8059471B2 (en) 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
US20100090263A1 (en) * 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US9246093B2 (en) * 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US9202921B2 (en) * 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
KR101154006B1 (ko) 2010-11-08 2012-06-07 에스케이하이닉스 주식회사 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
KR20120069258A (ko) 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 소자의 수직형 메모리 셀
US9431400B2 (en) 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130103942A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
TWI479608B (zh) * 2012-03-14 2015-04-01 Rexchip Electronics Corp Semiconductor element and method for manufacturing semiconductor element
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI443779B (zh) * 2012-05-14 2014-07-01 Rexchip Electronics Corp 半導體元件及其製造方法
US9240548B2 (en) * 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9023723B2 (en) 2012-05-31 2015-05-05 Applied Materials, Inc. Method of fabricating a gate-all-around word line for a vertical channel DRAM
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
TW201546804A (zh) 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9397094B2 (en) * 2014-09-25 2016-07-19 International Business Machines Corporation Semiconductor structure with an L-shaped bottom plate
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR102160178B1 (ko) 2016-08-31 2020-09-28 마이크론 테크놀로지, 인크 메모리 어레이
KR20180036879A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) * 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506738A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 T型双沟道晶体管及制造方法、半导体器件及制造方法
CN113506736A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 L型晶体管及其制造方法、半导体器件及其制造方法
CN113506737A (zh) * 2021-04-20 2021-10-15 芯盟科技有限公司 柱形晶体管及其制造方法、半导体器件及其制造方法
WO2022222310A1 (zh) * 2021-04-20 2022-10-27 芯盟科技有限公司 晶体管及其制造方法、半导体器件及其制造方法
CN113506736B (zh) * 2021-04-20 2024-03-19 芯盟科技有限公司 L型晶体管及其制造方法、半导体器件及其制造方法
WO2023197753A1 (zh) * 2022-04-15 2023-10-19 华为技术有限公司 存储阵列及存储阵列的制备方法

Also Published As

Publication number Publication date
US11545492B2 (en) 2023-01-03
JP2021523555A (ja) 2021-09-02
KR20200138412A (ko) 2020-12-09
TWI748457B (zh) 2021-12-01
TW202044547A (zh) 2020-12-01
WO2019209440A1 (en) 2019-10-31
US20190333917A1 (en) 2019-10-31
TW202005055A (zh) 2020-01-16
KR102424126B1 (ko) 2022-07-22
EP3776656A4 (en) 2021-09-01
US10388658B1 (en) 2019-08-20
TWI715007B (zh) 2021-01-01
EP3776656A1 (en) 2021-02-17
US20210183864A1 (en) 2021-06-17
JP7035221B2 (ja) 2022-03-14
US11145656B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
JP7035221B2 (ja) トランジスタ、トランジスタのアレイ、コンデンサと高さ方向に延伸するトランジスタと個別に含むメモリセルのアレイ、及びトランジスタのアレイを形成する方法
CN111052377B (zh) 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
CN110214374B (zh) 存储器单元阵列及形成存储器单元阵列的层的方法
CN110192278B (zh) 电容器阵列和存储器单元阵列及其形成方法
US11244952B2 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US11877438B2 (en) Array of memory cells
CN112385039B (zh) 集成电路系统构造
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
CN111183519A (zh) 集成电路的构造及dram的构造
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN111292785A (zh) 存储器电路和形成存储器电路的方法
US20220102348A1 (en) Integrated Circuitry, Memory Circuitry, Method Used In Forming Integrated Circuitry, And Method Used In Forming Memory Circuitry
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN115547379A (zh) 存储器电路系统和用于形成存储器电路系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination