CN111052377B - 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法 - Google Patents

包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法 Download PDF

Info

Publication number
CN111052377B
CN111052377B CN201880057380.9A CN201880057380A CN111052377B CN 111052377 B CN111052377 B CN 111052377B CN 201880057380 A CN201880057380 A CN 201880057380A CN 111052377 B CN111052377 B CN 111052377B
Authority
CN
China
Prior art keywords
capacitor
electrode
transistors
memory array
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880057380.9A
Other languages
English (en)
Other versions
CN111052377A (zh
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111052377A publication Critical patent/CN111052377A/zh
Application granted granted Critical
Publication of CN111052377B publication Critical patent/CN111052377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器阵列包括绝缘材料和存储器单元的垂直交替层。所述存储器单元个别地包括晶体管和电容器。所述电容器包括第一电极，其电耦合到所述晶体管的源极/漏极区。所述第一电极包括直线水平横截面中的环形，以及从所述第一电极环形径向朝内的电容器绝缘体。第二电极从所述电容器绝缘体径向朝内。电容器‑电极结构竖向延伸穿过所述垂直交替层。所述电容器中的个别电容器的所述第二电极中的个别第二电极电耦合到所述竖向延伸的电容器‑电极结构。感测线电耦合到在不同存储器‑单元层中的多个所述晶体管的另一源极/漏极区。本文公开包含方法的额外实施例和方面。

Description

包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及 形成存储器阵列的方法
技术领域
本文所公开的实施例涉及包括绝缘材料和存储器单元的垂直交替层的存储器阵列，且涉及形成存储器阵列的方法。
背景技术
存储器是一种类型的集成电路，且用于计算机系统中以存储数据。存储器可被制造在个别存储器单元的一或多个阵列中。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)对存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器是耗散的且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个层级或状态的信息。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。能量如电场可以静电方式储存在此类材料内。取决于绝缘体材料的组成，所储存的场将是易失性的或非易失性的。举例来说，仅包含SiO2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两个稳定极化状态且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后保持(至少持续一定时间)。每一极化状态具有彼此不同的电荷储存电容，所述电荷储存电容理想地可用于写入(即，存储)和读取存储器状态，而不逆转极化状态直到期望进行此逆转为止。不太期望地，在具有铁电电容器的某一存储器中，读取存储器状态的行为可逆转极化。因此，在确定极化状态之后，对存储器单元进行重新写入以紧接在极化状态的确定之后，将存储器单元置于预读取状态中。无论如何，由于形成电容器的部分的铁电材料的双稳态特性，因此并入有铁电电容器的存储器单元理想上是非易失性的。除铁电材料外的可编程材料可用作电容器绝缘体来使电容器呈现为非易失性的。
场效晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区，且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷储存/诱捕区。
一种类型的晶体管是铁电场效应晶体管(FeFET)，其中栅极构造(例如栅极绝缘体)的至少某一部分包括铁电材料。场效应晶体管中的铁电材料的两个不同的极化状态的特征可在于针对所述晶体管的不同阈值电压(Vt)，或针对选定操作电压的不同沟道导电性。并且，可通过施加合适的编程电压来改变铁电材料的极化状态，且这产生高沟道传导率或低沟道传导率中的一者。由铁电极化状态调用的高和低传导率，在去除栅极编程电压之后保持(至少持续一段时间)。可通过施加不干扰铁电极化的小漏极电压来读取信道的状态。除铁电材料外的可编程材料可用作栅极绝缘体来使晶体管呈现为非易失性的。
附图说明
图1是根据本发明的一实施例的包括存储器阵列的衬底片段的图解截面图。
图2是穿过图1中的线2-2截取的截面图。
图3是穿过图1中的线3-3截取的截面图。
图4是在图1到3所示的衬底前方的衬底的图解透视图。
图5是在图4所示的处理步骤之后的处理步骤的图4衬底的截面图。
图6是穿过图5中的线6-6截取的截面图。
图7是穿过图5中的线7-7截取的截面图。
图8是在图5所示的处理步骤之后的处理步骤的图5衬底的截面图。
图9是穿过图8中的线9-9截取的截面图。
图10是穿过图8中的线10-10截取的截面图。
图11是在图8所示的处理步骤之后的处理步骤的图8衬底的截面图。
图12是穿过图11中的线12-12截取的截面图。
图13是穿过图11中的线13-13截取的截面图。
图14是在图11所示的处理步骤之后的处理步骤的图11衬底的截面图。
图15是穿过图14中的线15-15截取的截面图。
图16是穿过图14中的线16-16截取的截面图。
图17是在图14所示的处理步骤之后的处理步骤的图14衬底的截面图。
图18是穿过图17中的线18-18截取的截面图。
图19是穿过图17中的线19-19截取的截面图。
图20是在图17所示的处理步骤之后的处理步骤的图17衬底的截面图。
图21是穿过图20中的线21-21截取的截面图。
图22是穿过图20中的线22-22截取的截面图。
图23是在图20所示的处理步骤之后的处理步骤的图20衬底的截面图。
图24是穿过图23中的线24-24截取的截面图。
图25是穿过图23中的线25-25截取的截面图。
图26是在图23所示的处理步骤之后的处理步骤的图23衬底的截面图。
图27是穿过图26中的线27-27截取的截面图。
图28是穿过图26中的线28-28截取的截面图。
具体实施方式
本发明的实施例包含存储器阵列和形成存储器阵列的方法。图1到3中示出并参考图1到3描述实例存储器阵列的第一实例结构实施例。此类实施例包含衬底结构或构造8，其包括相对于基底衬底11构造的存储器阵列10。实例基底衬底11可包括导电性/导体/传导(即，本文中电气地)、半导性/半导体/半传导，和绝缘性/绝缘体/绝缘(即，本文中电气地)材料中的任何一或多者。各种材料已经竖向地形成在基底衬底11上方。材料可在图1到3所描绘的材料旁边、从图1到3所描绘的材料竖向向内或从图1到3所描绘的材料竖向向外。举例来说，集成电路的其它部分或完全制造的组件可设置在基底衬底11上方某处、围绕基底衬底11设置或设置在基底衬底11内。还可制造用于操作存储器阵列内的组件的控制和/或其它外围电路，且可或可不完全地或部分地在存储器阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。
构造8分别包含绝缘材料16(例如包括厚度为200埃到600埃的氮化硅和/或经掺杂或未掺杂二氧化硅、主要由所述氮化硅和/或经掺杂或未掺杂二氧化硅组成，或由所述氮化硅和/或经掺杂或未掺杂二氧化硅组成)的垂直交替层12和14，以及存储器单元19。在一些实施例中，层14可被认为是晶体管层14。存储器-单元层14可具有与绝缘材料层12相同或不同的厚度，示出不同且较大的厚度(例如500埃到1,500埃)。将构造8示出为具有八个垂直交替层12和14，但可为较少或可能多得多(例如数十、数百等)。因此，更多层12和14可在所描绘的层下方并在基底衬底11上方，和/或更多层12和14可在所描绘的层上方。层14分别包括有源区域(不同地经适当掺杂的半导体材料)的水平交替线7和9和绝缘材料13(例如氮化硅或二氧化硅中的另一者，其中绝缘材料16是氮化硅或二氧化硅中的一者)。
存储器单元19个别地包括晶体管25和电容器34。晶体管25包括第一源极/漏极区20和第二源极/漏极区22(对于各自来说，例如导电掺杂半导体材料，例如多晶硅，或半导电掺杂半导体材料，例如多晶硅)其间具有沟道区24(例如经掺杂半导体材料，例如多晶硅，但并非本质上导电的)。在一些实施例中(但未示出)，导电掺杂的半导体区和/或或另一半导电区(例如LDD和/或卤基区)可在沟道区24与源极/漏极区20和22中的一者或两者之间。在实例实施例中，个别有源区域线7包括第一源极/漏极区20、第二源极/漏极区22和沟道区24。
栅极26(例如元素金属、两个或更多个元素的混合或合金、导电金属化合物，以及导电掺杂的半导电材料中的一或多者)以操作方式接近沟道区24。具体地说，在所描绘的实例中，栅极绝缘体材料28(例如二氧化硅、氮化硅、二氧化铪、其它高K绝缘体材料，和/或铁电材料)在栅极26与沟道区24之间。如图所示的栅极26可包括沿存取线互连多个栅极26的水平纵向伸长的存取线27的一部分。
沟道区24的至少一部分为第一源极/漏极区20与第二源极/漏极区22之间的部分中的水平电流水平定向。在所描绘的实例实施例中，所有的沟道区24为流经的水平电流水平定向。无论如何，当将合适的电压施加到栅极26时，导电沟道可形成于接近栅极绝缘体材料28的沟道区24内，使得电流能够在源极/漏极区20和22之间流动。
电容器34包括一对电极，例如第一电极46和第二电极48(例如针对各自的导电掺杂的半导电材料和/或金属材料)，其间具有电容器绝缘体50(例如二氧化硅、氮化硅、二氧化铪、其它高k绝缘体材料和/或铁电材料)。在直接电耦合的一个实施例中，第一电极46电耦合到晶体管25的第一源极/漏极区20。另外，在一个实施例中，第一电极46包括在直线水平横截面(例如图2所示的横截面)中的环形41。电容器绝缘体50从第一电极环形41径向朝内，在一个实施例中，竖向延伸穿过垂直交替层12和14，且不管在一个实施例中包括在直线水平横截面(例如图2所示的横截面)中的环形43。第二电极48从电容器绝缘体50径向朝内，且在如图所示的一个实施例中，不是在任何直线水平横截面中的环形。
电容器-电极结构52(例如实心或中空导柱、实心或中空壁等)竖向延伸穿过垂直交替层12和14，其中在不同存储器-单元层14中的个别电容器34的个别第二电极48电耦合，在一个实施例中直接电耦合到竖向延伸的电容器-电极结构52。在一个实施例中且如所示出，个别电容器34的第二电极48包括竖向延伸的电容器-电极结构52的一部分。在一个实施例中，且如所示出，电容器-电极结构52在任何直线水平横截面中不是环形的，且在一个实施例中，垂直或在垂直的10°内延伸。电容器-电极结构52的实例材料是金属材料和导电掺杂的半导体材料。在一个实施例中且如所示出，电容器-电极结构52包括导柱55，其中电容器绝缘体50围绕结构52/导柱55沿圆周接纳。在一个实施例中，仅作为实例，这是在阵列中的不同存储器-单元层14中的多个电容器34的第二电容器电极48可如何彼此电耦合的一个实例。在一个实施例中且如所示出，电容器-电极结构52直接电耦合在垂直交替层12和14上方或下方(示出上方)的水平伸长的电容器-电极结构29(例如线或板)。在一个实施例中，构造29可将阵列内的所有第二电极48直接电耦合在一起。
感测线电耦合，在一个实施例中直接电耦合，到在不同存储器-单元层14中的晶体管中的个别晶体管的多个第二电源/漏极区。在一个实施例中且如所示出，感测线结构56(例如实心或中空导柱、实心或中空壁等)竖向延伸穿过垂直交替层12和14，其中在不同存储器-单元层14中的个别晶体管25的个别第二电源/漏极区22电耦合，在一个实施例中直接电耦合到所述感测线结构。在一个实施例中且如所示出，感测线结构56垂直或在垂直的10°内延伸。在一个实施例中且如所示出，感测线结构56包括导柱59。在一个实施例中且如所示出，感测线结构56包括外围导电掺杂半导电材料58(例如多晶硅)和中心金属材料核心60(例如TiN和/或W)。在一个实施例中，感测线结构56直接电耦合到在垂直交替层12和14上方或下方(示出上方)的水平纵向伸长感测线57。在实例实施例中，结构29和感测线57两者均在层12和14上方。这可逆转，或一者可在层12和14上方，且另一者在层12和14下方。
本发明的一些实施例包括存储器阵列(例如10)，其分别包括绝缘材料(例如16)的垂直交替层(例如12、14)以及存储器单元(例如19)。存储器单元个别地包括晶体管(例如25)和电容器(例如34)。电容器包括第一电极(例如46)，其电耦合到晶体管的源极/漏极区(例如20)。第一电极包括在直线水平横截面(例如图2所示的横截面)中的环形(例如41)。电容器绝缘体(例如50)从第一电极环形径向朝内。第二电极(例如48)从电容器绝缘体径向朝内。电容器-电极结构(例如52)竖向延伸穿过垂直交替层。电容器中的个别电容器的第二电极中的个别第二电极电耦合到竖向延伸的电容器-电极结构。感测线(例如56)电耦合到在不同存储器-单元层中的多个晶体管的另一源极/漏极区(例如22)。
以上实例结构可通过任何现有或尚未开发的技术来制造。另外，本发明的实施例包含形成存储器阵列的方法，所述存储器阵列包括个别地包括晶体管和电容器的存储器单元。此类方法可具有或使用上文相对于图1到3的大部分完成的电路构造描述和示出的结构属性中的任一者，或可不具有或不使用。另外，本发明的方面包含存储器阵列，其包括如本文独立于制造方法而公开且描述的绝缘材料和存储器单元的垂直交替层。无论如何，参考图4到28描述制造图1到3所示的实施例的一种实例技术以及本发明的方法实施例。来自上文所描述的实施例的类似编号已用于前面的构造、区以及其类似/前面的材料。
参看图4到7，实例方法包括分别形成绝缘材料(例如16)的垂直交替层(例如12、14)和晶体管(例如25)。晶体管25的层14包括水平地交替的有源区域线7和绝缘材料线9。晶体管25个别地包括第一源极/漏极区(例如20)和第二源极/漏极区(例如22)，其间具有沟道区(例如24)。栅极(例如26)以操作方式接近沟道区。所述栅极可包括沿存取线互连多个栅极的水平纵向伸长的存取线(例如27)的一部分。个别有源区域线7包括第一源极/漏极区、第二源极/漏极区和沟道区。
为了清楚起见，图4示出不存在绝缘材料16的单个晶体管层14。在一个实施例中，在形成紧接着-垂直上方的绝缘材料层12的绝缘材料16之前，使用掩蔽步骤(例如光刻和/或e束光刻，接着牺牲蚀刻)来使个别晶体管层14图案化。可使用间距相乘。无论如何，在一个实施例中，根据个别晶体管层14的制造使用的掩蔽步骤的数目对于每一晶体管层14总计为两个，且仅两个。具体地说，一个掩蔽步骤将用于形成有源区域线7和绝缘材料线9。举例来说，这可包含使用一个掩蔽步骤，其中使半导体材料减法式地图案化，以留下有源区域线7，接着在其间沉积和平面化绝缘材料13的后部，这从而以自对准方式形成绝缘材料线9。另一掩蔽步骤将接着用于形成存取线27(例如减法式地，且不管使存取线27图案化时，是否也使栅极绝缘体28图案化)。区20、22和24中的一或多者的合适掺杂可在先前已发生，可在所述方法中的此点发生，或可随后发生。
形成电容器，其个别地包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合，在一个实施例中直接电耦合到所述晶体管中的个别晶体管的第一源极/漏极区中的个别第一源极/漏极区。阵列中的多个电容器的第二电容器电极彼此电耦合，在一个实施例中彼此直接电耦合。参考图8到25描述一个实例此类实施例。
参看图8到10，已形成开口91以竖向地延伸穿过多个层12和14，如图所示。举例来说，这可使用合适的掩蔽步骤来形成，且具有或不具有间距相乘。虽然示出多个开口91，但论述大部分相对于与单个开口91相关联的制造来进行。无论如何，在一个实施例中且如所示出，在形成存取线27之后形成开口91。
参看图11到13，且在一个实施例中，在开口91内，已相对于绝缘层12的绝缘材料16选择性地蚀刻绝缘材料13和晶体管层14的区20的材料，以使开口91变宽和/或径向扩大，且在晶体管层14中形成环形空隙空间92。个别环形空隙空间92径向延伸到个别第一源极/漏极区20。这可在单个或多于一个蚀刻步骤中进行。在绝缘材料13是二氧化硅的情况下可使用的实例蚀刻化学物质是稀HF，且在区20的材料包括元素形式硅的情况下，可使用的实例蚀刻化学物质是四甲基-铵氢氧化物。
参看图14到16，已在开口91中沿此开口的侧壁且在环形空隙空间92中形成导电材料46(例如金属材料，例如TiN)，例如填充且基本上过填充此类空隙空间，如图所示。
参看图17到19，已从开口91的侧壁去除导电材料46，以在环形空隙空间92中留下导电材料46，以形成个别环形第一电极46(例如个别地包括环形41)。这可例如通过相对于其它暴露材料，选择性地对导电材料46进行合适的干式各向异性蚀刻或定时湿式蚀刻来进行。这包括在开口91内形成电耦合，在一个实施例中直接电耦合到个别晶体管25的第一源极/漏极区20的第一电极46的一个实例，且其中第一电极46包括个别晶体管层14中的加宽的开口91内的环形41。
参看图20到22，在开口91内形成从第一电极环形41径向朝内的电容器绝缘体(例如50)。在一个实施例中且如所示出，形成电容器绝缘体以竖向地延伸穿过垂直交替层12和14。
在一个实施例中，在开口91内形成从电容器绝缘体50径向朝内的电容器-电极结构(例如图23到25中的52)，且竖向地延伸穿过多个垂直交替层12和14。竖向地延伸的电容器-电极结构52包括个别电容器34的第二电极48。在一个实施例中且如所示出，电容器-电极结构52直接电耦合到水平延长的电容器-电极结构(例如29，作为线或板)，其形成于垂直交替层12和14上方或下方(示出上方)。
形成感测线，其电耦合，在一个实施例中直接电耦合到在不同存储器-单元层中的个别晶体管的多个第二源极/漏极区。在一个实施例中，形成感测线结构(例如56)，以竖向地延伸穿过垂直交替层。在不同存储器-单元层中的个别晶体管的第二源极/漏极区中的个别第二源极/漏极区电耦合，在一个实施例中直接电耦合到竖向地延伸的感测线结构。举例来说，图26到28示出较多绝缘材料16的沉积，以及穿过交替层12和14，包含穿过第二源极/漏极区22的开口93的形成。可进行后续处理以例如产生图1的结构，以包含感测线结构56和水平地纵向伸长的感测线57，其在垂直交替层12和14上方以及水平伸长的电容器-电极构造29上方。
可使用如图所示和/或本文中相对于其它实施例所描述的任何其它属性或方面。
在本文中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下方”、“在...之下”、“向上”和“向下”大体上参照垂直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且垂直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可相对的方向。此外，如本文中所使用的“垂直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸的”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管的“竖向地延伸”和“竖向延伸的”是参照晶体管沟道长度的定向，在源极/漏极区之间操作时电流沿着所述晶体管沟道长度流动。对于双极结晶体管，“竖向地延伸”和“竖向延伸的”是参照基极长度的定向，在发射极与集极之间操作时电流沿着基极长度流动。
此外，“正上方”和“正下方”要求两个所陈述区/材料/组件相对于彼此存在至少一些橫向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可以是连续的或不连续的。另外，除非另行说明，否则可使用任何合适的或尚待研发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均质的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“上方”、“在上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
在本文中，如果在正常操作中，电流能够从一个区域-材料-组件连续流动到另一区域-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
在此文中，选择性蚀刻或去除是其中以至少2.0:1的比率相对于另一所陈述材料或若干材料去除一种材料。另外，选择性地生长或选择性地形成是针对至少最初100埃的生长或形成，以至少2.0:1的比率，相对于另一所陈述材料或若干材料生长或形成一种材料。
另外，“自对准方式”表示借此结构的至少一侧表面由材料抵靠先前经图案化的结构的侧壁沉积来界定的技术。
总结
在一些实施例中，存储器阵列包括绝缘材料和存储器单元的垂直交替层。存储器单元个别地包括晶体管和电容器。电容器包括第一电极，其电耦合到晶体管的源极/漏极区。第一电极包括直线水平横截面中的环形，以及从第一电极环形径向朝内的电容器绝缘体。第二电极从电容器绝缘体径向朝内。电容器-电极结构竖向延伸穿过垂直交替层。电容器中的个别电容器的第二电极中的个别第二电极电耦合到竖向延伸的电容器-电极结构。感测线电耦合到在不同存储器-单元层中的多个晶体管的另一源极/漏极区。
在一些实施例中，存储器阵列包括绝缘材料和存储器单元的垂直交替层。存储器单元个别地包括晶体管，其包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近沟道区的栅极。沟道区的至少一部分针对第一和第二源极/漏极区之间的部分中的水平电流水平定向。存储器单元个别地包含电容器，其包括电耦合到晶体管的第一源极/漏极区的第一电极。第一电极包括直线水平横截面中的环形。电容器绝缘体从第一电极环形径向朝内。第二电极从电容器绝缘体径向朝内。电容器-电极结构竖向延伸穿过垂直交替层。所述电容器中的个别电容器的第二电极包括竖向延伸的电容器-电极结构的一部分。感测线结构竖向延伸穿过垂直交替层。在不同存储器-单元层中的晶体管中的个别晶体管的第二源极/漏极区的个别第二源极/漏极区电耦合到竖向延伸的感测线结构。
在一些实施例中，一种形成包括个别地包含晶体管和电容器的存储器单元的存储器阵列的方法包含形成绝缘材料和晶体管的垂直交替层。晶体管的层包括有源区域和绝缘材料的水平交替线。晶体管个别地包括第一和第二源极/漏极区，其间具有沟道区，以及以操作方式接近所述沟道区的栅极。所述栅极包括沿存取线互连多个栅极的水平纵向伸长的存取线的一部分。所述有源区域线中的个别有源区域线包括第一源极/漏极区、第二源极/漏极区和沟道区。形成电容器，其个别地包括其间具有电容器绝缘体的第一和第二电极。第一电极电耦合到所述晶体管中的个别晶体管的第一源极/漏极区中的个别第一源极/漏极区。阵列中的多个电容器的第二电容器电极彼此电耦合。形成感测线结构，其竖向延伸穿过垂直交替层。在不同晶体管层中的个别晶体管的第二源极/漏极区的个别第二源极/漏极区电耦合到竖向延伸的感测线结构。
在一些实施例中，一种形成包括个别地包含晶体管和电容器的存储器单元的存储器阵列的方法包含形成绝缘材料和晶体管的垂直交替层。晶体管的层包括有源区域和绝缘材料的水平交替线。晶体管个别地包括第一和第二源极/漏极区，其间具有沟道区，以及以操作方式接近所述沟道区的栅极。所述栅极包括沿存取线互连多个栅极的水平纵向伸长的存取线的一部分。所述有源区域线中的个别有源区域线包括第一源极/漏极区、第二源极/漏极区和沟道区。形成个别存储器单元的电容器，且包括形成竖向地延伸穿过多个层的开口。在所述开口内，形成第一电极，其电耦合到所述晶体管中的个别晶体管的第一源极/漏极区。第一电极包括所述开口内的环形。电容器绝缘体从第一电极环形径向朝内形成于开口内。电容器-电极结构从电容器绝缘体径向朝内形成于开口内，且竖向延伸穿过多个垂直交替层。竖向延伸的电容器-电极结构包括所述电容器中的个别电容器的第二电极。形成感测线，其电耦合到在不同晶体管层中的个别晶体管的多个第二源极/漏极区。

Claims (27)

1.一种包括绝缘材料和存储器单元的垂直交替层的存储器阵列，所述存储器单元个别地包括晶体管和电容器，所述晶体管和所述电容器在所述存储器单元的层内相对于彼此被水平地布置，所述电容器包括：
第一电极，其电耦合到所述晶体管的源极/漏极区，所述第一电极被布置在衬底上方的高度处，所述衬底上方的高度相当于所述晶体管的沟道区的所述衬底上方的高度，所述第一电极包括直线水平横截面中的环形；
电容器绝缘体，其从所述第一电极环形径向朝内；以及
第二电极，其从所述电容器绝缘体径向朝内；以及
电容器-电极结构，其竖向延伸穿过垂直交替层中的多个层，个别电容器的所述第二电极中的个别第二电极电耦合到所述竖向延伸的电容器-电极结构；以及
感测线，其电耦合到在不同存储器-单元层中的多个晶体管的第二源极/漏极区。
2.根据权利要求1所述的存储器阵列，其中所述电容器-电极结构包括导柱。
3.根据权利要求1所述的存储器阵列，其中所述电容器绝缘体竖向延伸穿过所述垂直交替层。
4.根据权利要求1所述的存储器阵列，其中所述电容器绝缘体包括直线水平横截面中的环形。
5.根据权利要求4所述的存储器阵列，其中所述电容器绝缘体竖向延伸穿过所述垂直交替层。
6.根据权利要求1所述的存储器阵列，其中所述第二电极在任何直线水平横截面中均不是环形。
7.根据权利要求1所述的存储器阵列，其中所述电容器-电极结构在任何直线水平横截面中均不是环形。
8.根据权利要求1所述的存储器阵列，其中所述电容器-电极结构垂直延伸，或在垂直的10°内。
9.根据权利要求1所述的存储器阵列，其中所述感测线包括竖向延伸穿过所述垂直交替层的感测线结构，在不同存储器-单元层中的所述晶体管中的个别晶体管的所述第二源极/漏极区中的个别第二源极/漏极区电耦合到所述竖向延伸的感测线结构。
10.根据权利要求9所述的存储器阵列，其中所述感测线结构包括导柱。
11.根据权利要求9所述的存储器阵列，其中所述感测线包括水平纵向伸长的导电线，其在所述垂直交替层上方或下方，且直接电耦合到所述感测线结构。
12.根据权利要求1所述的存储器阵列，其中所述电容器-电极结构直接电耦合到在所述垂直交替层上方或下方的水平伸长的电容器-电极构造。
13.根据权利要求1所述的存储器阵列，其中，
所述感测线包括竖向延伸穿过所述垂直交替层的感测线结构，所述晶体管中的个别晶体管的所述第二源极/漏极区中的个别第二源极/漏极区电耦合到所述竖向延伸的感测线结构；
所述感测线包括水平纵向伸长的导电线，其在所述垂直交替层上方，且直接电耦合到所述感测线结构；且
所述电容器-电极结构直接电耦合水平伸长的电容器-电极构造，其在所述垂直交替层上方，且在所述水平纵向伸长的导电线下方。
14.一种存储器阵列，其包括：
绝缘材料和存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一和第二源极/漏极区，其间具有沟道区，以及以操作方式接近所述沟道区的栅极，所述沟道区的至少一部分为所述第一和第二源极/漏极区之间的部分中的水平电流水平定向；以及
电容器，其相对于所述晶体管被水平地布置，所述电容器包括：
第一电极，其电耦合到所述晶体管的所述第一源极/漏极区，所述第一电极被布置在衬底上方的高度处并且包括直线水平横截面中的环形，所述衬底上方的高度相当于所述沟道区的所述衬底上方的高度；
电容器绝缘体，其从所述第一电极环形径向朝内；以及
第二电极，其从所述电容器绝缘体径向朝内；
电容器-电极结构，其竖向地延伸穿过所述垂直交替层，个别电容器的所述第二电极包括所述竖向延伸的电容器-电极结构的一部分；以及
感测线结构，其竖向延伸穿过所述垂直交替层，在不同存储器单元层中的所述晶体管中的个别晶体管的所述第二源极/漏极区中的个别第二源极/漏极区电耦合到所述竖向延伸的感测线结构。
15.根据权利要求14所述的存储器阵列，其中所有的所述沟道区都是为流经此处的水平电流水平定向的。
16.根据权利要求14所述的存储器阵列，其中所述第一电极直接电耦合到所述第一源极/漏极区。
17.根据权利要求14所述的存储器阵列，其中所述感测线结构直接电耦合到水平纵向伸长的感测线，其在所述垂直交替层上方或下方。
18.根据权利要求14所述的存储器阵列，其中所述电容器-电极结构直接电耦合到在所述垂直交替层上方或下方的水平伸长的电容器-电极构造。
19.一种形成存储器阵列的方法，所述存储器阵列包括个别地包含晶体管和电容器的存储器单元，所述方法包括：
形成绝缘材料和晶体管的垂直交替层，所述晶体管的层包括有源区域和绝缘材料的水平交替线，所述晶体管个别地包括：
第一源极/漏极区和第二源极/漏极区，其间具有沟道区、以及以操作方式接近所述沟道区的栅极，所述栅极包括沿水平纵向伸长的存取线的一部分，所述水平纵向伸长的存取线沿所述存取线互连多个所述栅极；所述有源区域的线中的个别线包括所述第一源极/漏极区、所述第二源极/漏极区和所述沟道区；
形成电容器，其个别地包括其间具有电容器绝缘体的第一电极和第二电极，所述第一电极只在所述晶体管的所述层中的单个层内出现、并且被布置在相当于所述晶体管的所述沟道区的高度处，所述第一电极电耦合到个别晶体管的所述第一源极/漏极区中的个别第一源极/漏极区，所述阵列中的所述电容器中的多个电容器的所述第二电极彼此电耦合；以及
形成感测线结构，其竖向延伸穿过所述垂直交替层，在不同晶体管层中的个别晶体管的所述第二源极/漏极区电耦合到竖向延伸的所述感测线结构。
20.根据权利要求19所述的形成存储器阵列的方法，其包括在形成紧接着垂直在上方的所述绝缘材料的层之前，使用掩蔽步骤来使所述晶体管的所述层中的个别层图案化，所述掩蔽步骤对于每一晶体管层总计两个且仅两个。
21.一种形成存储器阵列的方法，所述存储器阵列包括个别地包含晶体管和电容器的存储器单元，所述方法包括：
形成绝缘材料和晶体管的垂直交替层，所述晶体管的层包括有源区域和绝缘材料的水平交替线，所述晶体管个别地包括：
第一源极/漏极区和第二源极/漏极区，其间具有沟道区、以及以操作方式接近所述沟道区的栅极，所述栅极包括沿水平纵向伸长的存取线的一部分，所述水平纵向伸长的存取线沿所述存取线互连多个所述栅极；所述有源区域的线中的个别线包括所述第一源极/漏极区、所述第二源极/漏极区和所述沟道区；
形成个别存储器单元的电容器，其包括：
形成竖向地延伸穿过多个所述垂直交替层的开口；
在所述开口内，形成第一电极，其电耦合到所述晶体管中的个别晶体管的所述第一源极/漏极区，所述第一电极被竖向地布置在所述晶体管的对应个别晶体管的所述沟道区的高度处、并且被限定在所述晶体管的所述层的单个层内，所述第一电极包括所述开口内的环形；
在所述开口内形成从所述第一电极环形径向朝内的电容器绝缘体；以及
在所述开口内形成电容器-电极结构，其从所述电容器绝缘体径向朝内，且竖向延伸穿过所述多个垂直交替层，所述竖向延伸的电容器-电极结构包括所述电容器中的个别电容器的第二电极；以及
形成感测线，其电耦合到在不同晶体管层中的所述个别晶体管的多个第二源极/漏极区。
22.根据权利要求21所述的形成存储器阵列的方法，其包括在形成紧接着垂直在上方的所述绝缘材料的层之前，使用掩蔽步骤来使所述晶体管的所述层中的个别层图案化，所述掩蔽步骤对于每一晶体管层总计两个且仅两个。
23.根据权利要求21所述的形成存储器阵列的方法，其包括在形成所述存取线之后形成所述开口。
24.根据权利要求21所述的形成存储器阵列的方法，其中形成所述开口包括在形成所述第一电极之前，使至少在所述晶体管的所述层内的所述开口加宽。
25.根据权利要求21所述的形成存储器阵列的方法，其中形成所述第一电极包括：
在所述开口内，相对于所述绝缘材料的层选择性地蚀刻所述晶体管的所述层的材料，以径向扩大所述开口，且在所述晶体管的所述层中形成环形空隙空间，所述环形空隙空间中的个别环形空隙空间径向延伸到所述第一源极/漏极区中的个别第一源极/漏极区；
沿所述开口的侧壁在所述开口中且在所述环形空隙空间中形成导电材料；以及
从所述开口侧壁去除所述导电材料，且在所述环形空隙空间中留下所述导电材料，以形成所述第一电极。
26.根据权利要求21所述的形成存储器阵列的方法，其包括形成所述电容器绝缘体以竖向延伸穿过所述垂直交替层。
27.根据权利要求21所述的形成存储器阵列的方法，其中形成所述感测线包括形成竖向延伸穿过所述垂直交替层的感测线结构，所述个别晶体管的所述第二源极/漏极区中的个别第二源极/漏极区电耦合到所述竖向延伸的感测线结构。
CN201880057380.9A 2017-09-06 2018-08-31 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法 Active CN111052377B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762554972P 2017-09-06 2017-09-06
US62/554,972 2017-09-06
PCT/US2018/049215 WO2019050805A1 (en) 2017-09-06 2018-08-31 MEMORY BARRETTES COMPRISING VERTICALLY ALTERNATE STAGES OF INSULATING MATERIAL AND MEMORY CELLS AND METHODS OF FORMING A MEMORY BAR

Publications (2)

Publication Number Publication Date
CN111052377A CN111052377A (zh) 2020-04-21
CN111052377B true CN111052377B (zh) 2023-09-22

Family

ID=65518233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880057380.9A Active CN111052377B (zh) 2017-09-06 2018-08-31 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法

Country Status (5)

Country Link
US (4) US10804273B2 (zh)
EP (1) EP3679605B1 (zh)
KR (1) KR102378401B1 (zh)
CN (1) CN111052377B (zh)
WO (1) WO2019050805A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052377B (zh) * 2017-09-06 2023-09-22 美光科技公司 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
US11295786B2 (en) 2019-02-06 2022-04-05 Applied Materials, Inc. 3D dram structure with high mobility channel
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US10861862B1 (en) * 2019-06-24 2020-12-08 Wuxi Petabyte Technologies Co, Ltd. Ferroelectric memory devices
KR102521580B1 (ko) 2019-07-31 2023-04-12 삼성전자주식회사 반도체 장치
KR20210049252A (ko) * 2019-10-24 2021-05-06 삼성전자주식회사 반도체 소자
US11257822B2 (en) * 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
KR20210075269A (ko) 2019-12-12 2021-06-23 삼성전자주식회사 3차원 반도체 소자
US11088142B2 (en) 2019-12-26 2021-08-10 Micron Technology, Inc. Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
US11587930B2 (en) * 2020-02-10 2023-02-21 Applied Materials, Inc. 3-D DRAM structures and methods of manufacture
KR20210103143A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11696433B2 (en) * 2020-05-10 2023-07-04 Applied Materials, Inc. 3D pitch multiplication
KR102702990B1 (ko) 2020-08-04 2024-09-04 삼성전자주식회사 반도체 메모리 소자
KR20220050615A (ko) 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20220050602A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 메모리 장치
US11393820B2 (en) * 2020-10-26 2022-07-19 Micron Technology, Inc. Vertical digit line for semiconductor devices
WO2022093460A1 (en) * 2020-11-02 2022-05-05 Applied Materials, Inc. Three-dimensional dynamic random access memory (dram) and methods of forming the same
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
US11495283B2 (en) * 2021-01-11 2022-11-08 Micron Technology, Inc. Integrated assembly with memory array over base, sense amplifiers in base, and vertically-extending digit lines associated with the memory array
KR20220125512A (ko) 2021-03-05 2022-09-14 에스케이하이닉스 주식회사 반도체 메모리 장치
US11380387B1 (en) * 2021-03-23 2022-07-05 Micron Technology, Inc. Multiplexor for a semiconductor device
US20220335982A1 (en) * 2021-04-19 2022-10-20 Micron Technology, Inc. Shared vertical digit line for semiconductor devices
US20220344339A1 (en) * 2021-04-23 2022-10-27 Applied Materials, Inc. Three-dimensional dynamic random-access memory (3d dram) gate all-around (gaa) design using stacked si/sige
KR102628179B1 (ko) * 2021-05-21 2024-01-24 한국과학기술원 3차원 구조 메모리, 이의 동작 방법 및 이의 제조 방법
US11810901B2 (en) 2021-06-10 2023-11-07 Micron Technology, Inc. Microelectronic devices, related memory devices and electronic systems, and methods of forming microelectronic devices
US11848309B2 (en) 2021-06-10 2023-12-19 Micron Technology, Inc. Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11776925B2 (en) 2021-06-30 2023-10-03 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11785764B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Methods of forming microelectronic devices
US11837594B2 (en) 2021-06-30 2023-12-05 Micron Technology, Inc. Microelectronic devices and electronic systems
US11996377B2 (en) 2021-06-30 2024-05-28 Micron Technology, Inc. Microelectronic devices and electronic systems
US11810838B2 (en) 2021-06-30 2023-11-07 Micron Technology, Inc. Microelectronic devices, and related electronic systems and methods of forming microelectronic devices
US11842990B2 (en) 2021-06-30 2023-12-12 Micron Technology, Inc. Microelectronic devices and electronic systems
US11930634B2 (en) 2021-06-30 2024-03-12 Micron Technology, Inc. Methods of forming microelectronic devices
US11996405B2 (en) * 2021-08-27 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, semiconductor die, and method of fabricating the same
KR20230068091A (ko) * 2021-11-10 2023-05-17 한양대학교 산학협력단 3차원 메모리 어레이 및 그 제조 방법
CN117119878A (zh) * 2022-05-12 2023-11-24 长鑫存储技术有限公司 电容器堆叠结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038881A (zh) * 2009-11-23 2013-04-10 美光科技公司 集成存储器阵列及形成存储器阵列的方法
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205867A (ja) * 1990-01-08 1991-09-09 Nec Corp 半導体記憶装置
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6366489B1 (en) * 2000-08-31 2002-04-02 Micron Technology, Inc. Bi-state ferroelectric memory devices, uses and operation
US6643159B2 (en) * 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
US6974994B1 (en) * 2004-06-22 2005-12-13 Advanic Technologies Inc. Capacitor with a geometrical layout
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US7666737B2 (en) * 2006-12-18 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal-insulator-metal capacitor
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US7848131B2 (en) * 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
KR101075494B1 (ko) * 2009-12-18 2011-10-21 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
TWI415247B (zh) * 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
US8791447B2 (en) * 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
KR20130068144A (ko) * 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 적층형 메모리 장치
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US9524920B2 (en) * 2013-11-12 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
US9252205B2 (en) * 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
JP2016225613A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US9997592B2 (en) 2015-12-01 2018-06-12 Micron Technology, Inc. Capacitor, array of capacitors, and device comprising an electrode
US9754946B1 (en) * 2016-07-14 2017-09-05 Micron Technology, Inc. Methods of forming an elevationally extending conductor laterally between a pair of conductive lines
US11911003B2 (en) 2016-09-09 2024-02-27 Intuitive Surgical Operations, Inc. Simultaneous white light and hyperspectral light imaging systems
CN110520989B (zh) 2017-05-08 2023-09-29 美光科技公司 存储器阵列
EP3646379A4 (en) 2017-06-29 2020-07-01 Micron Technology, Inc. STORAGE ARRANGEMENTS WITH VERTICAL ALTERNATING LAYERS OF INSULATING MATERIAL AND STORAGE CELLS AND METHOD FOR PRODUCING A STORAGE ARRANGEMENT WITH STORAGE CELLS THAT INDIVIDUALLY INCLUDE A TRANSISTOR AND A CAPACITOR
CN111052377B (zh) * 2017-09-06 2023-09-22 美光科技公司 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038881A (zh) * 2009-11-23 2013-04-10 美光科技公司 集成存储器阵列及形成存储器阵列的方法
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device

Also Published As

Publication number Publication date
US20230403867A1 (en) 2023-12-14
EP3679605A1 (en) 2020-07-15
WO2019050805A1 (en) 2019-03-14
US11411002B2 (en) 2022-08-09
US11778838B2 (en) 2023-10-03
CN111052377A (zh) 2020-04-21
US20190074277A1 (en) 2019-03-07
US10804273B2 (en) 2020-10-13
KR102378401B1 (ko) 2022-03-24
US20200388617A1 (en) 2020-12-10
EP3679605B1 (en) 2021-04-14
KR20200039813A (ko) 2020-04-16
EP3679605A4 (en) 2020-09-23
US20220352167A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN111052377B (zh) 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
KR102401865B1 (ko) 절연 재료 및 메모리 셀의 수직 교번하는 티어를 포함하는 메모리 어레이 및 트랜지스터 및 커패시터를 개별적으로 포함하는 메모리 셀을 포함하는 메모리 어레이를 형성하는 방법
US11374007B2 (en) Memory arrays
KR20200138412A (ko) 트랜지스터, 트랜지스터의 어레이, 커패시터 및 고도방향으로 연장된 트랜지스터를 개별적으로 포함하는 메모리 셀의 어레이, 및 트랜지스터의 어레이를 형성하는 방법
WO2022115227A1 (en) An array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
CN112385039A (zh) 集成电路系统构造
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
CN111183519B (zh) 集成电路的构造及dram的构造
US10461149B1 (en) Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
CN114334835A (zh) 集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法
US10461128B2 (en) Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant