CN111183519B - 集成电路的构造及dram的构造 - Google Patents

集成电路的构造及dram的构造 Download PDF

Info

Publication number
CN111183519B
CN111183519B CN201880064116.8A CN201880064116A CN111183519B CN 111183519 B CN111183519 B CN 111183519B CN 201880064116 A CN201880064116 A CN 201880064116A CN 111183519 B CN111183519 B CN 111183519B
Authority
CN
China
Prior art keywords
insulating material
section
vertical cross
opposite sides
laterally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880064116.8A
Other languages
English (en)
Other versions
CN111183519A (zh
Inventor
幸和芳
田代隆庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111183519A publication Critical patent/CN111183519A/zh
Application granted granted Critical
Publication of CN111183519B publication Critical patent/CN111183519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路的构造包括一结构，所述结构包括其上具有绝缘材料的导电材料。所述导电材料及所述绝缘材料在垂直横截面中分别具有相对侧。第一绝缘材料在所述垂直横截面中在所述导电材料的所述相对侧的横向外部。第二绝缘材料在所述垂直横截面中在所述第一绝缘材料的横向外部。所述第二绝缘材料的成分与所述第一绝缘材料的成分不同。所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的下部分。所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的上部分。第三绝缘材料在所述垂直横截面中在所述第二绝缘材料的横向外部。所述第三绝缘材料的成分与所述第二绝缘材料的成分不同。所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述下部分及所述上部分。

Description

集成电路的构造及DRAM的构造
技术领域
本文揭示的实施例涉及集成电路的构造及DRAM构造。
背景技术
存储器是一种类型的集成电路，并且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(也可称为位线、数据线或感测线)及存取线(也可称为字线)写入或读取存储器单元。感测线可沿阵列的列导电地互连存储器单元，并且存取线可沿阵列的行导电地互连存储器单元。可通过感测线及存取线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。常规上将非易失性存储器指定为具有至少约10年的保持时间的存储器。易失性存储器耗散，因此经刷新/重写以维护数据存储。易失性存储器可具有几毫秒或更少的保持时间。无论如何，存储器单元经配置以按至少两个不同的可选状态来保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上信息电平或状态。
一种类型的存储器单元具有至少一个晶体管及至少一个电容器。在一些此类结构中，一个导电通孔从感测线向下延伸到晶体管的一个源极/漏极区(例如，电路节点)。另外，另一导电通孔可横向邻近一个导电通孔，并且从电容器的存储节点向下延伸到同一或另一晶体管的另一源极/漏极区。不幸的是，在一个导电通孔及另一个导电通孔之间横向存在寄生电容。此寄生电容可不利地影响电路性能。其它电路中导电通孔之间的横向寄生电容也可对电路性能产生不利影响。举例来说，可通过在邻近导电通孔之间横向使用氮化硅及二氧化硅的组合作为绝缘材料来减小寄生电容。然而，在蚀刻二氧化硅的其它区的情况下，如果将横向介于邻近导电通孔之间的二氧化硅暴露于蚀刻条件，那么也可能不期望地蚀刻所述二氧化硅。当随后沉积导电材料时，这可能导致横向邻近的导电通孔电短接。
尽管本发明的动机是解决及克服上述问题，但本发明不必如此受限。
附图说明
图1是根据本发明的实施例并且通过图2到5中的线1-1截取的衬底的示意性截面图。
图2是通过图1中的线2-2截取的截面图。
图3是通过图1中的线3-3截取的截面图。
图4是通过图1中的线4-4截取的截面图。
图5是通过图1中的线5-5截取的截面图。
图6是在如图1中所展示的衬底的底部之下截取的并且与图2到5的截面图平行的截面图。
图7是根据本发明的实施例的工艺中的并且通过图8中的线7-7截取的是如图3中所展示的先前衬底的示意性俯视截面图。
图8是通过图7中的线8-8截取的截面图。
图9是在由图8所展示的处理步骤之后的处理步骤处的图8衬底的视图。
图10是在由图9所展示的处理步骤之后的处理步骤处的图9衬底的视图。
图11是在由图10所展示的处理步骤之后的处理步骤处的图10衬底的视图。
图12是在由图11所展示的处理步骤之后的处理步骤处的图11衬底的视图。
图13是在由图12所展示的处理步骤之后的处理步骤处的图12衬底的视图。
图14是在由图13所展示的处理步骤之后的处理步骤处的图13衬底的视图。
图15是图14衬底的透视图。
图16是在由图14所展示的处理步骤之后的处理步骤处的图14衬底的视图。
图17是在由图16所展示的处理步骤之后的处理步骤处的图16衬底的视图。
图18是在由图17所展示的处理步骤之后的处理步骤处的图17衬底的视图。
图19是在由图18所展示的处理步骤之后的处理步骤处的图18衬底的视图。
图20是在由图19所展示的处理步骤之后的处理步骤处的图19衬底的视图。
图21是图20衬底的透视图。
图22是在由图20所展示的处理步骤之后的处理步骤处的图20衬底的视图。
图23是在由图22所展示的处理步骤之后的处理步骤处的图22衬底的视图。
图24是在由图23所展示的处理步骤之后的处理步骤处的图23衬底的视图。
具体实施方式
本发明的实施例涵盖集成电路的构造(其包含例如DRAM构造)，并且可涵盖形成集成电路的构造的方法。首先参考图1到6描述实例实施例。此展示包括阵列或阵列区域10的衬底构造8的实例片段，在一个实施例中，所述阵列或阵列区域10可包括已经相对于基础衬底11制造的存储器单元(例如，DRAM单元)。衬底11可包括导电/导体/传导(即本文中的电传导)材料、半导电/半导体/半传导材料及绝缘的/绝缘体/绝缘(即本文中的电绝缘)材料中的任何一或多者。各种材料在基础衬底11之上。材料可在图1到6描绘的材料的一侧或竖向内部或竖向向外部。举例来说，可在基础衬底11之上、周围或之内的某处提供集成电路的其它部分或完全制成组件。用于操作存储器阵列之内的组件的控制及/或其它外围电路也可制造并且可或可不全部或部分在存储器阵列或子阵列之内。此外，还可独立地、串联地或以其它方式相对彼此制造及操作多个子阵列。如在此文献中所使用，“子阵列”也可视为阵列。
基础衬底11包括半导体材料12(例如，适当地并且多样地是掺杂单晶硅)、沟槽隔离区14(例如，氮化硅及/或掺杂或未掺杂的二氧化硅)以及包括合适掺杂的半导体材料12的作用区域区16。在一个实施例中，构造8包括存储器单元，例如个别地包括场效应晶体管25(图6)及电容器85(图1)的DRAM存储器单元。然而，本发明的实施例涵盖其它存储器单元及其它集成电路构造。在所描绘实例中，场效应晶体管25被展示为呈凹陷式存取装置(RAD)的形式。此包含掩埋在基础衬底11中的存取线构造18(图6)(例如，图6是如图1中所展示在基础衬底11的底部之下截取的水平横截面并且与图2到5的水平横截面平行)，并且其包括栅极绝缘体20(例如，包括二氧化硅及/或氮化硅，基本上由二氧化硅及/或氮化硅组成或由其组成)及导电栅极材料22(例如，包括导电掺杂半导体材料及/或金属材料，基本上由导电掺杂半导体材料及/或金属材料组成或由其组成)。绝缘体材料可在存取线构造18之上(例如，包括氮化硅及/或掺杂或未掺杂的二氧化硅，基本上由氮化硅及/或掺杂或未掺杂二氧化硅组成或由其组成，未展示)。个别场效应晶体管25包括一对源极/漏极区24、26，其在存取线构造18的横向外部并高于存取线构造18。当向存取线构造18的栅极材料22施加合适电压时，导电沟道可靠近栅极绝缘体20形成在半导体材料12内，使得电流能够在个别作用区域区16内的存取线构造18下方在一对源极/漏极区24及26之间流动。因此，在实例实施例中，每一作用区域区16包括两个场效应晶体管25，其中每一者共享中央源极/漏极区26。个别存储器单元由所述场效应晶体管中的一者及一个电容器85涵盖(包含将源极/漏极区24或26中的相应一者电耦合到一个电容器85的导体64，如下文进一步描述)。
结构/构造28(图1、3及4)在基础衬底11之上。论述关于包括一对紧邻结构28的DRAM构造8进行，但本发明的实施例涵盖包括单个实例结构28或其它结构的集成电路(无论是否为DRAM)的构造。结构28对个别包括导线30(例如，数字线)及其上的绝缘材料34。导线30及绝缘材料34在垂直横截面中(例如在如图1所展示的垂直横截面中)分别具有相对侧37及35。在一个实施例中，此垂直横截面正交于导线30的纵向定向33(图3)。竖向延伸导电通孔38(图1)在垂直横截面中在结构28对的导线30中的至少一者正下方，并且在一个实例中，导线30中的仅一者(图1中左边的导线30)包括此竖向延伸导电通孔38，即实例图1垂直横截面。实例导线30被展示为包括导电材料31及32，并且竖向延伸导电通孔38被展示为包括导电材料39。可使用任何合适的导电材料，例如任何金属材料及/或导电掺杂的半导电材料。材料31、32及39中的任何两者或三者可在成分上相同及/或在成分上相对于彼此不同。实例包含用于材料31的元素W、用于材料32的TiN及用于材料39的导电掺杂多晶硅。实例绝缘材料34是氮化硅及/或二氧化硅。
竖向延伸绝缘体材料40在垂直横截面中沿导线30的相对侧37及绝缘材料34的相对侧35。绝缘体材料40包括在导线30的相对侧37的横向外部的第一绝缘材料42，并且在如所展示的一个实施例中横向覆盖导线30的所有相对侧37。在一个实施例中，第一绝缘材料42在绝缘材料34的相对侧35的横向外部，并且在如所展示的一个实施例中横向覆盖绝缘材料34的所有相对侧35。
绝缘体材料40包括第二绝缘材料44，其在垂直横截面中在第一绝缘材料42的横向外部，并且在第一实施例中直接抵靠第一绝缘材料42。第二绝缘材料44具有与第一绝缘材料42不同的成分。第二绝缘材料44在垂直横截面中横向覆盖绝缘材料34的相对侧35的下部分48(图1)，在一个实施例中为绝缘材料34的相对侧35的最下部分48。第二绝缘材料44在垂直横截面中未横向覆盖绝缘材料34的相对侧35的上部分50，并且在一个实施例中其为绝缘材料34的相对侧35的最上部分50。在一个实施例中，第二绝缘材料44在垂直横截面中横向覆盖导线30的所有相对侧37。
绝缘体材料40包括第三绝缘材料46，其在垂直横截面中在第二绝缘材料44的横向外部，并且在一个实施例中直接抵靠第二绝缘材料44。第三绝缘材料46具有与第二绝缘材料44不同的成分。第三绝缘材料46在垂直横截面中横向覆盖绝缘材料34的相对侧35的下部分48及上部分50。在一个实施例中并且如所展示，第三绝缘材料46在垂直横截面中横向覆盖导线30的所有相对侧37。
在一个实施例中，第一绝缘材料42及第三绝缘材料46具有相同的成分。作为实例，此每一者可为或包括氮化硅，并且例如在一些实施例中，第一绝缘材料42被认为是第一氮化硅，且第二绝缘材料46被认为是第二氮化硅。无论如何，在一个实施例中，绝缘材料34及第一绝缘材料42具有相同的成分(例如，氮化硅)。实例第二绝缘材料44包括二氧化硅，其中实例第二绝缘材料44被展示为包括绝缘材料41及绝缘材料43，绝缘材料41及绝缘材料43可具有相同成分或相对于彼此的不同的成分，并且在一个实施例中每一者包括二氧化硅。
在一个实施例中，第二绝缘材料44的最大厚度大于第一绝缘材料42的最大厚度，并且在一个实施例中，第二绝缘材料44的最大厚度大于第三绝缘材料46的最大厚度。在一个实施例中，第三绝缘材料46的最大厚度大于第一绝缘材料42的最大厚度。无论如何，对于材料41、42、43、44及46，可使用任何合适的横向厚度，针对每一者的实例为20埃到100埃。
在图1中展示实例额外绝缘材料56、58及60，其可具有相同的成分或具有相对于彼此不同的成分。作为特定实例，材料56及60可包括氮化硅，并且材料58可包括二氧化硅。
竖向延伸导体材料64在垂直横截面中横向介于结构28对之间并且沿绝缘体材料40。在一个实施例中并且如所展示，导体材料64包括竖向延伸导体存储节点通孔，其具有直接电耦合到其的电容器85。导体材料64可包括金属材料及/或导电掺杂多晶硅中的任何一或多者，在一个实例中并且如所展示包括不同成分的导电材料66(例如，元素钨)及68(例如，导电掺杂多晶硅)。
参考图7到22描述形成如图1到6中所展示的集成电路的构造的实例方法。来自图1到6的相似数字已用于先前构造及材料。将首先进行实例处理以产生如图6中所展示的构造。
参考图7及8，先前构造28已经形成到包括在导线30之上的第一绝缘材料42的程度。
参考图9，已经例如通过化学气相沉积及/或灰化步骤形成实例二氧化硅材料41。
参考图10，已经例如通过化学气相沉积来沉积绝缘材料60以形成绝缘材料60以包括氮化硅。
参考图11，已经对实例氮化硅材料60进行蚀刻(例如，湿式并使用H3PO4)以产生实例说明构造。
参考图12，已经沉积实例二氧化硅绝缘材料43(例如，通过CVD)以形成第二绝缘材料44。
参考图13，已经沉积牺牲材料71(例如，未掺杂多晶硅)以填充构造28之间的空隙空间。图14及15展示至少返回到构造28的竖向最外表面的牺牲材料13的平坦化。
参考图16，已经相对于实例牺牲多晶硅材料71及实例氮化硅第一绝缘材料42选择性地回蚀第二绝缘材料44。用于这样做的实例化学物质包含稀释液体HF。牺牲材料71覆盖第二绝缘材料44的侧壁，且借此保护此类侧壁使其在此蚀刻期间不直接暴露于蚀刻流体。
参考图17，已经去除牺牲材料71(未展示)(例如，通过使用氨的选择性湿式蚀刻)。如所展示，牺牲材料71的此去除可导致第二绝缘材料44的竖向最外表面的部分圆化。
参考图18，已经相对于第一绝缘材料42选择性地各向异性地回蚀第二绝缘材料44(例如，使用基于氢氟烃的化学物质，其中第二绝缘材料44是二氧化硅，且第一绝缘材料42是氮化硅)。第二绝缘材料44的竖向最外表面的进一步腐蚀或倾斜可能发生，例如如所展示。
参考图19，已经例如通过化学气相沉积来沉积第三绝缘材料46。此可用于在随后蚀刻衬底上其它地方的其它二氧化硅材料(未展示)期间覆盖包括二氧化硅的第二绝缘材料44，并且可借此防止蚀刻材料44以克服引起如上文在“背景技术”章节中描述的本发明方面的问题。
参考图20及21，已经沉积电介质材料89(例如，二氧化硅)，并且将其图案化为垂直柱，以在其间留下空隙空间88。实例技术是光刻图案化及各向异性蚀刻。
参考图22，已各向异性地蚀刻第三绝缘材料46及第一绝缘材料42，以将紧邻构造28之间的空隙空间88延伸到下伏作用区域区16。
参考图23，已将导电材料68沉积到空隙空间88(图23中未在数字上标明)中，然后如图24中所展示那样回蚀。随后处理可发生以产生如图1中所展示的构造以包含实例绝缘材料56及竖向延伸导体材料64。
上文关于结构实施例描述的任何结构属性可在方法方面中找到，反之亦然。
在此文献中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“在...顶部”、“底部”、“之上”、“之下”、“下方”、“下面”、“向上”及“向下”通常是参照垂直方向。“水平”是指沿主衬底表面的大体方向(即，在10度内)，并且可为相对于制造期间处理衬底的方向，且垂直是大体上正交于水平的方向。所谓“完全水平”是指沿主衬底表面的方向(即，与主衬底表面无角度)，并且可为相对于制造期处理衬底的方向。此外，本文所使用的“垂直”及“水平”通常是相对于彼此垂直的方向，并且独立于衬底在三维空间中的定向。另外，“竖向延伸”及“竖向地延伸”是指与完全水平在角度上至少相隔45°的方向。此外，关于场效应晶体管的“竖向地延伸”、“竖向延伸”、水平地延伸及水平延伸是参考电流在操作中在源极/漏极区之间沿其流动的晶体管的沟道长度的定向。对于双极结型晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸及水平延伸是参考电流在操作中在发射极与集电极之间沿其流动的基极长度的定向。
此外，“在正上方”及“在正下方”要求两个所陈述区/材料/组件相对于彼此至少有一些横向重叠(即，水平)。此外，使用前面不加“直接”的“之上”仅要求在所陈述区/材料/组件的另一部分在之上的所陈述区/材料/组件的某一部分在竖向上位于另一部分外部(即，独立于是否存在两个所陈述区/材料/组件的任何横向重叠)。类似地，使用前面不加“直接”的“下方”仅要求在所陈述区/材料/组件的另一部分下方的所陈述区/材料/组件的某一部分在竖向上位于另一部分内部(即，独立于是否存在两个所陈述区/材料/组件的任何横向重叠)。
本文所描述的材料、区及结构中的任何者可为均质的或非均质的，并且无论如何在所述材料、区及结构中的任何者覆叠的任何材料上方可为连续或不连续的。此外，除非另有说明，否则可使用任何合适的或尚待开发的技术来形成每一材料，以原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入为实例。
另外，“厚度”本身(没有前置方向形容词)经定义为通过垂直于具有不同成分的紧邻材料或紧邻区的最接近表面的给定材料或区的平均直线距离。另外，本文所描述的各种材料或区可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，并且由于厚度可变，此材料或区将具有某个最小厚度及某个最大厚度。如本文所使用，“不同成分”仅要求两个所陈述材料或区的可能彼此直接抵靠的那些部分在化学及/或物理上是不同的，例如如果此类材料或区不是均质的。如果两个所陈述材料或区不是彼此直接抵靠，那么“不同成分”仅要求两个所陈述材料或区中彼此最接近的那些部分在化学及/或物理上是不同的(如果此材料或区不是均质的)。在此文献中，当材料、区或结构相对于彼此至少存在某种物理触摸接触时，所陈述材料、区或结构“直接抵靠”彼此。相反，前面未加“直接”的“上方”、“上”、“邻近”、“沿”及“抵靠”涵盖“直接抵靠”以及其中中间材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触摸接触的构造。
在此，如果在正常操作中电流能够从一个区-材料-组件到另一区-材料-组件连续地流动，那么区-材料-组件相对于彼此“电耦合”，并且当产生足够亚原子正及/或负电荷时，主要通过亚原子正及/或负电荷的移动来实现所述流动。另一电子组件可在区-材料-组件之间并且电耦合到区-材料-组件。相反，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间无中间电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、保险丝等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
结论
在一些实施例中，一种集成电路的构造包括一结构，所述结构包括其上具有绝缘材料的导电材料。所述导电材料及所述绝缘材料在垂直横截面中分别具有相对侧。第一绝缘材料在所述垂直横截面中在所述导电材料的所述相对侧的横向外部。第二绝缘材料在所述垂直横截面中在所述第一绝缘材料的横向外部。所述第二绝缘材料的成分与所述第一绝缘材料的成分不同。所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的下部分。所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的上部分。第三绝缘材料在所述垂直横截面中在所述第二绝缘材料的横向外部。所述第三绝缘材料的成分与所述第二绝缘材料的成分不同。所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述下部分及所述上部分。
在一些实施例中，一种集成电路的构造包括一对结构，其个别包括导线及所述导线上的绝缘材料。所述导线及所述绝缘材料在垂直横截面中分别具有相对侧。竖向延伸绝缘体材料在所述垂直横截面中沿所述导线的所述相对侧及所述绝缘材料的所述相对侧。所述绝缘体材料包括第一绝缘材料，其在所述垂直横截面中在所述导电线及所述绝缘材料的所述相对侧的横向外部。第二绝缘材料在所述垂直横截面中在所述第一绝缘材料的横向外部。所述第二绝缘材料的成分与所述第一绝缘材料的成分不同。所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分。所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分。所述第二绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧。第三绝缘材料在所述垂直横截面中在所述第二绝缘材料的横向外部。所述第三绝缘材料的成分与所述第二绝缘材料的成分不同。所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述最下部分及所述最上部分。所述第三绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧。竖向延伸导体材料在所述垂直横截面中横向介于所述对结构之间并沿所述绝缘体材料。
在一些实施例中，一种DRAM构造包括一对结构，其个别包括数字线及其上的绝缘材料。所述数字线及所述绝缘材料在垂直横截面中分别具有相对侧。竖向延伸绝缘体材料在所述垂直横截面中沿所述导线的所述相对侧及所述绝缘材料的所述相对侧。所述绝缘体材料包括第一氮化硅，其在所述垂直横截面中在所述数字线及所述绝缘材料的所述相对侧的横向外部。二氧化硅在所述垂直横截面中在所述第一氮化硅的横向外部。所述二氧化硅在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分。所述二氧化硅在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分。所述二氧化硅在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧。第二氮化硅在所述垂直横截面中在所述二氧化硅的横向外部。所述第二氮化硅在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述最下部分及所述最上部分。所述第二氮化硅在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧。竖向延伸导体存储节点通孔在所述垂直横截面中横向介于所述对结构之间并沿所述绝缘体材料。电容器直接电耦合到所述导体存储节点通孔。

Claims (22)

1.一种集成电路的构造，其包括：
结构，其包括导电材料，所述导电材料在其上具有绝缘材料，所述导电材料及所述绝缘材料在垂直横截面中分别具有相对侧；
第一绝缘材料，其在所述垂直横截面中在所述导电材料的所述相对侧的横向外部；
第二绝缘材料，其在所述垂直横截面中在所述第一绝缘材料的横向外部，所述第二绝缘材料是固体且其成分与所述第一绝缘材料的成分不同，所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的下部分，所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的上部分，所述第二绝缘材料具有水平的顶表面，所述第二绝缘材料具有与所述顶表面相邻的与水平方向成角度的上表面；及
第三绝缘材料，其在所述垂直横截面中在所述第二绝缘材料的横向外部，所述第三绝缘材料的成分与所述第二绝缘材料的成分不同，所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述下部分及所述上部分，所述第三绝缘材料具有直接在所述第二绝缘材料的所述顶表面上方的内表面，所述内表面与水平方向成角度。
2.根据权利要求1所述的构造，其中所述第一绝缘材料在所述绝缘材料的横向外部。
3.根据权利要求2所述的构造，其中所述第一绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所有所述相对侧。
4.根据权利要求1所述的构造，其中所述第一绝缘材料在所述垂直横截面中横向覆盖所述导电材料的所有所述相对侧。
5.根据权利要求1所述的构造，其中所述绝缘材料及所述第一绝缘材料具有相同成分。
6.根据权利要求1所述的构造，其中所述第二绝缘材料的最大厚度大于所述第一绝缘材料的最大厚度。
7.根据权利要求1所述的构造，其中所述第二绝缘材料的最大厚度大于所述第三绝缘材料的最大厚度。
8.根据权利要求1所述的构造，其中所述第三绝缘材料的最大厚度大于所述第一绝缘材料的最大厚度。
9.根据权利要求1所述的构造，其中所述第二绝缘材料的最大厚度大于所述第一绝缘材料及所述第三绝缘材料中的每一者的最大厚度，所述第三绝缘材料的最大厚度大于所述第一绝缘材料的最大厚度。
10.根据权利要求1所述的构造，其中由所述第二绝缘材料及由所述第三绝缘材料横向覆盖的在所述垂直横截面中的所述绝缘材料的所述相对侧的所述下部分在所述垂直横截面中是所述绝缘材料的所述相对侧的最下部分。
11.根据权利要求1所述的构造，其中未由所述第二绝缘材料横向覆盖的在所述垂直横截面中的所述绝缘材料的所述相对侧的所述上部分在所述垂直横截面中是所述绝缘材料的所述相对侧的最上部分。
12.根据权利要求1所述的构造，其中所述第一绝缘材料及所述第三绝缘材料具有相同成分。
13.根据权利要求1所述的构造，其中所述第二绝缘材料直接抵靠所述第一绝缘材料。
14.根据权利要求1所述的构造，其中所述第三绝缘材料直接抵靠所述第二绝缘材料。
15.一种集成电路的构造，其包括：
一对结构，其个别包括导线及所述导线上的绝缘材料，所述导线及所述绝缘材料在垂直横截面中分别具有相对侧；
竖向延伸绝缘体材料，其在所述垂直横截面中沿所述导线的所述相对侧及所述绝缘材料的所述相对侧，所述竖向延伸绝缘体材料包括：
第一绝缘材料，其在所述垂直横截面中在所述导线及所述绝缘材料的所述相对侧的横向外部；
第二绝缘材料，其在所述垂直横截面中在所述第一绝缘材料的横向外部，所述
第二绝缘材料是固体且其成分与所述第一绝缘材料的成分不同，所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分，所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分，所述第二绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧，所述第二绝缘材料具有水平的顶表面，所述第二绝缘材料具有与所述顶表面相邻的与水平方向成角度的上表面；及
第三绝缘材料，其在所述垂直横截面中在所述第二绝缘材料的横向外部，所述第三绝缘材料的成分与所述第二绝缘材料的成分不同，所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述最下部分及所述最上部分，所述第三绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧，所述第三绝缘材料具有直接在所述第二绝缘材料的所述顶表面上方的内表面，所述内表面与水平方向成角度；及
竖向延伸导体材料，其在所述垂直横截面中横向介于所述对结构之间并沿所述绝缘体材料。
16.根据权利要求15所述的构造，其中所述垂直横截面正交于所述导线的纵向定向，并且在所述垂直横截面中进一步包括在所述对结构的所述导线中的至少一者的正下方的竖向延伸导电通孔。
17.根据权利要求16所述的构造，其中所述对结构中的所述导线中的仅一者在所述垂直横截面中具有在其正下方的竖向延伸导电通孔。
18.一种DRAM构造，其包括：
一对结构，其个别包括数字线及其上的绝缘材料，所述数字线及所述绝缘材料在垂直横截面中分别具有相对侧；
竖向延伸绝缘体材料，其在所述垂直横截面中沿所述数字线的所述相对侧及所述绝缘材料的所述相对侧，所述竖向延伸绝缘体材料包括：
包括氮化硅的第一材料，其在所述垂直横截面中在所述数字线及所述绝缘材料的所述相对侧的横向外部；
二氧化硅，其在所述垂直横截面中在包括氮化硅的所述第一材料的横向外部，所述二氧化硅在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分，所述二氧化硅在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分，所述二氧化硅在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧，所述二氧化硅具有水平的顶表面，所述二氧化硅具有与所述顶表面相邻的与水平方向成角度的上表面；及
包括氮化硅的第二材料，其在所述垂直横截面中在所述二氧化硅的横向外部，包括氮化硅的所述第二材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述最下部分及所述最上部分，包括氮化硅的所述第二材料在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧，包括氮化硅的所述第二材料具有直接在所述二氧化硅的所述顶表面上方的内表面，所述内表面与水平方向成角度；
竖向延伸导体存储节点通孔，其在所述垂直横截面中横向介于所述对结构之间并沿所述竖向延伸绝缘体材料；及
电容器，其直接电耦合到所述竖向延伸导体存储节点通孔。
19.一种集成电路的构造，其包括：
结构，其包括导电材料，所述导电材料在其上具有绝缘材料，所述导电材料及所述绝缘材料在垂直横截面中分别具有相对侧；
第一绝缘材料，其在所述垂直横截面中在所述导电材料和所述绝缘材料的所述相对侧的横向外部，所述第一绝缘材料在所述垂直横截面中位于所述绝缘材料的顶表面之上；
第二绝缘材料，其在所述垂直横截面中在所述第一绝缘材料的横向外部，所述第二绝缘材料是固体且其成分与所述第一绝缘材料的成分不同，所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的下部分，所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的上部分；及
第三绝缘材料，其在所述垂直横截面中在所述第二绝缘材料的横向外部，所述第三绝缘材料的成分与所述第二绝缘材料的成分不同，所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述下部分及所述上部分。
20.一种集成电路的构造，其包括：
一对结构，其个别包括导线及所述导线上的绝缘材料，所述导线及所述绝缘材料在垂直横截面中分别具有相对侧；
竖向延伸绝缘体材料，其在所述垂直横截面中沿所述导线的所述相对侧及所述绝缘材料的所述相对侧，所述竖向延伸绝缘体材料包括：
第一绝缘材料，其在所述垂直横截面中在所述导线及所述绝缘材料的所述相对侧的横向外部，所述第一绝缘材料在所述垂直横截面中位于所述绝缘材料的顶表面之上；
第二绝缘材料，其在所述垂直横截面中在所述第一绝缘材料的横向外部，所述
第二绝缘材料是固体且其成分与所述第一绝缘材料的成分不同，所述第二绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分，所述第二绝缘材料在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分，所述第二绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧；及
第三绝缘材料，其在所述垂直横截面中在所述第二绝缘材料的横向外部，所述第三绝缘材料的成分与所述第二绝缘材料的成分不同，所述第三绝缘材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所述最下部分及所述最上部分，所述第三绝缘材料在所述垂直横截面中横向覆盖所述导线的所有所述相对侧；及
竖向延伸导体材料，其在所述垂直横截面中横向介于所述对结构之间并沿所述绝缘体材料。
21.一种DRAM构造，其包括：
一对结构，其个别包括数字线及其上的绝缘材料，所述数字线及所述绝缘材料在垂直横截面中分别具有相对侧；
竖向延伸绝缘体材料，其在所述垂直横截面中沿所述数字线的所述相对侧及所述绝缘材料的所述相对侧，所述竖向延伸绝缘体材料包括：
包括氮化硅的第一材料，其在所述垂直横截面中在所述数字线及所述绝缘材料的所述相对侧的横向外部；
二氧化硅，其在所述垂直横截面中在包括氮化硅的所述第一材料的横向外部，所述二氧化硅在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的最下部分，所述二氧化硅在所述垂直横截面中未横向覆盖所述绝缘材料的所述相对侧的最上部分，所述二氧化硅在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧；及
包括氮化硅的第二材料，其在所述垂直横截面中在所述二氧化硅的横向外部，包括氮化硅的所述第二材料在所述垂直横截面中横向覆盖所述绝缘材料的所述相对侧的所有所述最下部分及所有所述最上部分，包括氮化硅的所述第二材料在所述垂直横截面中横向覆盖所述数字线的所有所述相对侧；
竖向延伸导体存储节点通孔，其在所述垂直横截面中横向介于所述对结构之间并沿所述竖向延伸绝缘体材料；及
电容器，其直接电耦合到所述竖向延伸导体存储节点通孔。
22.根据权利要求1所述的构造，其中所述上表面是线性直的。
CN201880064116.8A 2017-12-29 2018-10-11 集成电路的构造及dram的构造 Active CN111183519B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/858,263 2017-12-29
US15/858,263 US10679996B2 (en) 2017-12-29 2017-12-29 Construction of integrated circuitry and a DRAM construction
PCT/US2018/055410 WO2019133094A1 (en) 2017-12-29 2018-10-11 A construction of integrated circuitry and dram construction

Publications (2)

Publication Number Publication Date
CN111183519A CN111183519A (zh) 2020-05-19
CN111183519B true CN111183519B (zh) 2023-09-12

Family

ID=67057774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880064116.8A Active CN111183519B (zh) 2017-12-29 2018-10-11 集成电路的构造及dram的构造

Country Status (3)

Country Link
US (1) US10679996B2 (zh)
CN (1) CN111183519B (zh)
WO (1) WO2019133094A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074659A (ko) * 2018-12-17 2020-06-25 삼성전자주식회사 집적회로 소자
US11152372B2 (en) * 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
KR20210155697A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 집적회로 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001726A1 (en) * 1999-08-31 2001-05-24 Pai-Hung Pan Methods of forming memory circuitry, methods of forming electrical connections, and methods of forming dynamic random access memory (DRAM) circuitry
US20080116583A1 (en) * 2006-11-20 2008-05-22 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20170062347A1 (en) * 2015-08-31 2017-03-02 Samsung Electronics Co., Ltd. Semiconductor devices having air spacers and methods of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002234A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
KR20140025799A (ko) 2012-08-22 2014-03-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101926610B1 (ko) 2012-09-06 2018-12-07 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US10163704B2 (en) * 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9728547B1 (en) * 2016-05-19 2017-08-08 Sandisk Technologies Llc Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof
US9881972B2 (en) 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001726A1 (en) * 1999-08-31 2001-05-24 Pai-Hung Pan Methods of forming memory circuitry, methods of forming electrical connections, and methods of forming dynamic random access memory (DRAM) circuitry
US20080116583A1 (en) * 2006-11-20 2008-05-22 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20170062347A1 (en) * 2015-08-31 2017-03-02 Samsung Electronics Co., Ltd. Semiconductor devices having air spacers and methods of manufacturing the same

Also Published As

Publication number Publication date
CN111183519A (zh) 2020-05-19
US20190206876A1 (en) 2019-07-04
US10679996B2 (en) 2020-06-09
WO2019133094A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN111052377B (zh) 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
EP3750181B1 (en) Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
WO2018194713A1 (en) A construction of integrated circuitray and a method of forming an elevationally-extending conductor laterally between a pair of structures
US11355531B1 (en) Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
CN111183519B (zh) 集成电路的构造及dram的构造
US20220173109A1 (en) Array Of Memory Cells, Methods Used In Forming An Array Of Memory Cells, Methods Used In Forming An Array Of Vertical Transistors, Methods Used In Forming An Array Of Vertical Transistors, And Methods Used In Forming An Array Of Capacitors
KR20220097471A (ko) 메모리 어레이 및 메모리 셀들의 스트링들을 포함하는 메모리 어레이를 형성하는데 사용되는 방법
US10128183B1 (en) Structure of integrated circuitry and a method of forming a conductive via
CN112385039A (zh) 集成电路系统构造
US10978554B2 (en) Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
WO2021041026A1 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN111684593B (zh) 集成电路、dram电路和用于形成集成电路的方法
CN114863966A (zh) 集成电路、存储器电路、用于形成集成电路及形成存储器电路的方法
CN113785395A (zh) 存储器阵列和用于形成存储器阵列的方法
US20230371282A1 (en) Integrated Circuitry, Array Of Cross-Point Memory Cells, Method Used In Forming Integrated Circuitry
US11785762B2 (en) Memory circuitry and method used in forming memory circuitry
US11557591B2 (en) Transistors, memory arrays, and methods used in forming an array of memory cells individually comprising a transistor
US10553703B2 (en) Array of elevationally-extending transistors and a method used in forming an array of elevationally-extending transistors
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法
CN113658956A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant