CN117119878A - 电容器堆叠结构及其形成方法 - Google Patents
电容器堆叠结构及其形成方法 Download PDFInfo
- Publication number
- CN117119878A CN117119878A CN202210518053.7A CN202210518053A CN117119878A CN 117119878 A CN117119878 A CN 117119878A CN 202210518053 A CN202210518053 A CN 202210518053A CN 117119878 A CN117119878 A CN 117119878A
- Authority
- CN
- China
- Prior art keywords
- forming
- semiconductor
- semiconductor layer
- capacitor
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 200
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000007772 electrode material Substances 0.000 claims description 16
- 230000008093 supporting effect Effects 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 208
- 238000010586 diagram Methods 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开实施例提供一种电容器堆叠结构及其形成方法，其中，所述电容器堆叠结构的形成方法包括：提供基底；所述基底上形成有多个沿第一方向排列的第一层叠结构和位于相邻所述第一层叠结构之间的第一隔离结构，所述第一层叠结构包括交替堆叠的第一半导体层和第二半导体层；在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一沟槽；其中，在第二方向，相邻剩余的所述第一半导体层的间距大于相邻剩余的所述第二半导体层的间距；在所述第一沟槽中形成支撑结构，去除所述第一层叠结构中的所述第一半导体层，形成第一空间；在所述第一空间内形成电容器结构，以形成所述电容器堆叠结构。
Description
技术领域
本公开涉及半导体技术领域，本公开涉及但不限于一种电容器堆叠结构及其形成方法。
背景技术
在芯片小型化、集成化的发展趋势下，需要在有限的空间内增加电容器结构的数量，二维(Two Dimensional，2D)动态随机存取存储器(Dynamic Random Access Memory，DRAM)已经无法满足需求，因此需要在提供一种电容器堆叠结构的形成方法来促进存储器向三维(Three Dimensional，3D)发展。
发明内容
有鉴于此，本公开实施例提供一种电容器堆叠结构及其形成方法。
第一方面，本公开实施例提供一种电容器堆叠结构的形成方法，包括：提供基底；所述基底上形成有多个沿第一方向排列的第一层叠结构和位于相邻所述第一层叠结构之间的第一隔离结构，所述第一层叠结构包括交替堆叠的第一半导体层和第二半导体层；在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一沟槽；其中，在第二方向，相邻剩余的所述第一半导体层的间距大于相邻剩余的所述第二半导体层的间距；在所述第一沟槽中形成支撑结构，去除所述第一层叠结构中的所述第一半导体层，形成第一空间；在所述第一空间内形成电容器结构，以形成所述电容器堆叠结构。
在一些实施例中，在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一沟槽，包括：在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一子沟槽；在所述第一子沟槽内、沿第二方向刻蚀部分所述第一层叠结构中的所述第一半导体层，形成第一沟槽。
在一些实施例中，所述方法还包括：减薄所述第一层叠结构中的所述第二半导体层，以将所述第一空间增大至第二空间；在所述第一空间中形成电容器结构，以形成所述电容器堆叠结构，包括：在所述第二空间内形成电容器结构，以形成所述电容器堆叠结构。
在一些实施例中，在所述第二空间内形成电容器结构，以形成所述电容器堆叠结构，包括：在所述第二空间中依次外延形成下电极材料、沉积形成介电材料和上电极材料，以形成所述电容器结构。
在一些实施例中，所述基底的形成方法包括：提供衬底；在所述衬底上形成交替堆叠的初始第一半导体层和初始第二半导体层，以形成初始第一层叠结构；其中，所述初始第一半导体层包括初始锗化硅层，所述初始第二半导体层包括初始硅层；
在所述初始第一层叠结构中形成沿所述第一方向排列的所述第一隔离结构，以形成所述基底。
在一些实施例中，所述初始锗化硅层包裹所述初始硅层。
在一些实施例中，所述基底的形成方法还包括：在所述衬底上形成所述初始硅层后，对所述初始硅层进行离子注入。
在一些实施例中，所述方法还包括：对减薄后的所述第二半导体层进行离子注入，和/或在减薄后的所述第二半导体层上形成硅化物。
在一些实施例中，所述方法还包括：在形成第二空间后，去除所述第一隔离结构，形成第二沟槽；在所述第二沟槽中形成所述电容器结构的上电极。
在一些实施例中，所述方法还包括：氧化所述第一层叠结构中的部分所述第二半导体层；氧化后的所述第二半导体层与所述第一隔离结构的材料相同；在去除所述第一隔离结构的同时去除氧化后的第二半导体层，以将所述第一空间增大至第二空间。
第二方面，本公开实施例提供一种电容器堆叠结构，包括：基底；位于所述基底上沿第一方向延伸的支撑结构；位于所述支撑结构的两侧且呈阵列分布的第二半导体条，所述第二半导体条沿第二方向延伸；电容器结构，位于第二方向上的相邻两行所述第二半导体条之间；其中，所述支撑结构，用于支撑所述第二半导体条；所述支撑结构的两侧且位于所述第二方向上的同一行的两个所述第二半导体条之间的间距小于所述支撑结构在所述第二方向的最大尺寸。
在一些实施例中，所述结构还包括：第三隔离结构，所述第三隔离结构用于隔离所述第一方向上的相邻所述第二半导体条。
在一些实施例中，所述基底上还形成有晶体管区域，所述第二半导体条延伸至所述晶体管区域，作为所述晶体管区域的有源层；在第三方向上，相邻所述有源层之间的间距小于相邻两行所述第二半导体条之间的间距。
在一些实施例中，所述电容器结构包括下电极、介电层和上电极。
在一些实施例中，所述下电极、所述介电层和所述上电极均沿所述第二方向延伸。
本公开实施例中，首先，在基底上形成有多个第一方向排列的第一层叠结构和位于相邻第一层叠结构之间的第一隔离结构，第一层叠结构包括交替堆叠的第一半导体层和第二半导体层，这样，第一隔离结构可以用于隔离相邻第一层叠结构，可以减少漏电流的产生；其次，在第一层叠结构和第一隔离结构中形成沿所述第一方向延伸的第一沟槽，并且在第二方向上，由于相邻剩余的第一半导体层的间距大于相邻剩余的第二半导体层的间距，这样可以使第一沟槽的侧壁是凹凸的，从而可以增大后续形成的支撑结构与第二半导体层之间的接触面积，进而可以提高支撑结构对第二半导体层和/或电容器结构的支撑效果，以减少电容器结构倒塌的情况；最后，在第一沟槽中形成支撑结构，去除第一层叠结构中的第一半导体层，形成第一空间，并在第一空间中形成电容器结构，该电容器结构沿第二方向延伸，换句话说，每个电容器结构与基底是平行的，即电容器结构是水平的，一方面，相较于高纵横比(即高度与宽度或者直径之比)的垂直电容器结构，水平电容器结构可以减少倾倒或者折断的可能性，从而可以提高电容器结构的稳定性；另一方面，多个电容器在垂直方向上堆叠形成的电容器堆叠结构可以形成三维的存储器，进而可以提高存储器的集成度并减小半导体器件的尺寸，从而实现微缩。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本公开实施例提供的一种电容器堆叠结构的形成方法的流程示意图；
图2a为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图一；
图2b为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图二；
图3a为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图三；
图3b至图3e分别为图3a的俯视图、aa＇方向的剖面图、bb＇方向的剖面图和cc＇方向的剖面图；
图3f为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图四；
图3g为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图五；
图3h为图3g对应的bb＇方向的剖面图；
图3i为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图六；
图3j和图3k分别为图3i对应的bb＇方向的剖面图和cc＇方向的剖面图；
图3l为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图七；
图4a为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图八；
图4b和图4c分别为图4a对应的bb＇方向的剖面图和cc＇方向的剖面图；
图4d为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图九；
图4e和图4f分别为图4d对应的bb＇方向的剖面图和cc＇方向的剖面图；
图4g为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图十；
图4h、图4i和图4j分别为图4g对应的aa＇方向的剖面图、bb＇方向的剖面图和cc＇方向的剖面图；
图4k为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图十一；
图4l、图4m和图4n分别为图4k对应的aa＇方向的剖面图、bb＇方向的剖面图和cc＇方向的剖面图；
图5a为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图十二；
图5b和图5c分别为图5a对应的aa＇方向的剖面图和cc＇方向的剖面图；
图5d为本公开实施例提供的一种电容器堆叠结构的形成过程的组成结构示意图十三；
图5e和图5f分别为图5d对应的aa＇方向的剖面图和cc＇方向的剖面图；
图6a为本公开实施例提供的一种电容器堆叠结构的组成结构示意图一；
图6b为本公开实施例提供的一种电容器堆叠结构的组成结构示意图二。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。在基底的顶表面和底表面(即基底所在的平面)方向上，定义两彼此相交(例如彼此垂直)的方向，例如可以定义第一层叠结构的排列方向为第一方向，定义第一层叠结构的延伸方向为第二方向，基于第二方向和第一方向可以确定基底的平面方向。基底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直基底顶表面和底表面的方向为第三方向。由此可以看出，第一方向、第二方向和第三方向两两垂直。本公开实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为Z轴方向。
本公开实施例提供一种电容器堆叠结构的形成方法，参考图1，包括步骤S101至步骤S104，其中：
步骤S101，提供基底；基底上形成有多个沿第一方向排列的第一层叠结构和位于相邻第一层叠结构之间的第一隔离结构，第一层叠结构包括交替堆叠的第一半导体层和第二半导体层。
其中，基底可以是硅衬底、绝缘体上硅衬底等等。基底也可以包括其他半导体元素或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)或锑化铟(InSb)，或包括其他半导体合金，例如：磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、和/或磷砷化铟镓(GaInAsP)或其组合。
第一半导体层和第二半导体层交替堆叠可以形成半导体超晶格，每一层半导体层的厚度从几个原子到几十个原子层不等，各层的主要半导体性质如带隙和掺杂水平可以独立地控制。第一层叠结构中第一半导体层和第二半导体层的层数可以根据需要的电容密度(或存储密度)来设置，第一半导体层和第二半导体层的层数越多，形成的三维存储器集成度更高且电容密度越大。实施时，第一半导体层可以为四层，第二半导体层可以为三层，这样，第一层叠结构中顶层为第一半导体层，在去除第一半导体层后，顶层会形成有电容器结构。第一半导体层和第二半导体层均可以为三层，这样，第一层叠结构中顶层为第二半导体层。
第一半导体层的材料可以是锗(Ge)或锗化硅(SiGe)、碳化硅；也可以是绝缘体上硅(SOI)或绝缘体上锗(GOI)，本公开实施例中，第一层叠结构以DRAM中常用的锗化硅层(即为第一半导体层)/硅层(即为第二半导体层)/锗化硅层/硅层…为例进行说明。
第二半导体层可以是硅层，也可以包括半导体化合物，例如：碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟，或包括其他半导体合金，例如：硅锗化硅、磷化砷镓、砷化铟铝、砷化镓铝、砷化铟镓、磷化铟镓、和/或磷砷化铟镓或其组合。
本公开实施例中，第一半导体层和第二半导体层的材料应该不同，因为后续在形成第一空间时需要刻蚀去除第一层叠结构中的第一半导体层，保留第二半导体层，因此，第一半导体层和第二半导体层应该具有不同的刻蚀选择比。
步骤S102，在第一层叠结构和第一隔离结构中形成沿第一方向延伸的第一沟槽；其中，在第二方向，相邻剩余的第一半导体层的间距大于相邻剩余的第二半导体层的间距。
这里，形成第一沟槽的作用是为了形成支撑结构，支撑结构可以用来支撑第二半导体层，由于电容器结构会形成于第三方向上的相邻两个第二半导体层之间，所以支撑结构还可以用于支撑电容器结构，从而提高电容器堆叠结构的稳定性。
在第二方向，相邻剩余的第一半导体层的间距大于相邻剩余的第二半导体层的间距指的是在第二方向上，剩余的第一半导体层是凹进去的，剩余的第二半导体层是凸出来的，即第一沟槽的侧壁是凹凸不平的。
步骤S103，在第一沟槽中形成支撑结构，去除第一层叠结构中的第一半导体层，形成第一空间。
这里，去除的是在形成第一沟槽后，层叠结构中的剩余的第一半导体层，每去除一个第一层叠结构中的剩余的第一半导体层，可以形成一个第一空间。去除第一层叠结构中的第一半导体层后，形成的第一空间是为了给电容器结构预留出空间。
其中，在第一沟槽中沉积支撑材料例如氮化硅或者氮氧化硅，形成支撑结构。由于第一沟槽的侧壁是凹凸不平的，可以增大支撑结构与第二半导体层之间的接触面积，并且部分支撑材料会嵌入到第一沟槽中凹进去的部分，从而可以提高支撑结构的支撑效果。
步骤S104，在第一空间内形成电容器结构，以形成电容器堆叠结构。
实施时，可以在第一空间内依次形成下电极、介电层和上电极，以形成电容器结构。其中，下电极、介电层和上电极都是沿第二方向延伸，因此，在第一空间内形成的电容器结构是水平电容器结构，并且多个电容器在Z轴方向上堆叠形成电容器堆叠结构。
本公开实施例中，首先，在基底上形成有多个第一方向排列的第一层叠结构和位于相邻第一层叠结构之间的第一隔离结构，第一层叠结构包括交替堆叠的第一半导体层和第二半导体层，这样，第一隔离结构可以用于隔离相邻第一层叠结构，可以减少漏电流的产生；其次，在第一层叠结构和第一隔离结构中形成沿所述第一方向延伸的第一沟槽，并且在第二方向上，由于相邻剩余的第一半导体层的间距大于相邻剩余的第二半导体层的间距，这样可以使第一沟槽的侧壁是凹凸的，从而可以增大后续形成的支撑结构与第二半导体层之间的接触面积，进而可以提高支撑结构对第二半导体层和/或电容器结构的支撑效果，以减少电容器结构倒塌的情况；最后，在第一沟槽中形成支撑结构，去除第一层叠结构中的第一半导体层，形成第一空间，并在第一空间中形成电容器结构，该电容器结构沿第二方向延伸，换句话说，每个电容器结构与基底是平行的，即电容器结构是水平的，一方面，相较于高纵横比(即高度与宽度或者直径之比)的垂直电容器结构，水平电容器结构可以减少倾倒或者折断的可能性，从而可以提高电容器结构的稳定性；另一方面，多个电容器在垂直方向上堆叠形成的电容器堆叠结构可以形成三维的存储器，进而可以提高存储器的集成度并减小半导体器件的尺寸，从而实现微缩。
在一些实施例中，基底的形成方法可以包括步骤S1011至步骤S1013，其中：
步骤S1011，提供衬底。
步骤S1012，在衬底上形成交替堆叠的初始第一半导体层和初始第二半导体层，以形成初始第一层叠结构；其中，初始第一半导体层包括初始锗化硅层，初始第二半导体层包括初始硅层。
其中，初始第一层叠结构中，可以是一层初始第一半导体层，一层初始第二半导体层，其中，初始第一半导体层可以为初始锗化硅层，初始第二半导体层可以为初始硅层。在一些实施例中，初始第一层叠结构中，可以是初始第一半导体层包裹初始第二半导体层。
步骤S1013，在初始第一层叠结构中形成沿第一方向排列的第一隔离结构，以形成基底。
在一些实施例中，基底的形成方法还包括：步骤S1014，在衬底上形成初始硅层后，对初始硅层进行离子注入。其中，离子注入可以通过热扩散和等离子体掺杂等工艺来实现；可以采用磷、砷、锑等VA族的离子，也可以采用硼、铟等ⅢA族的离子。本公开实施例中，由于源于初始硅层的硅层最终会作为下电极与有源区的连接通道，通过对初始硅层进行离子注入，可以降低初始硅层的电阻，从而可以降低下电极与有源区之间的接触电阻，进而可以降低器件功耗。
同时参考图2a、图2b对步骤S1011至步骤S1013进行解释说明。参考图2a，首先，提供衬底101，在衬底101上形成交替堆叠的初始第一半导体层201a和初始第二半导体层202a，以形成初始第一层叠结构20a。其次，在初始第一层叠结构20a中形成如图2b所示的沿X轴方向排列的第一隔离结构30，以形成基底10。实施时，可以刻蚀初始第一层叠结构20a中形成沿第一方向排列且沿第二方向延伸的沟槽，在沟槽中填充隔离材料(例如氧化硅、氮化硅或者氮氧化硅等)形成第一隔离结构30。本公开实施例中的基底10上形成有多个沿第一方向排列的第一层叠结构20和位于相邻第一层叠结构20的第一隔离结构30，第一层叠结构20包括交替堆叠的第一半导体层201和第二半导体层202。
在一些实施例中，继续参考图2b，基底10上还形成有晶体管区域40和位于第二方向上相邻晶体管401之间的第二隔离结构50，第一层叠结构20中的第二半导体层202延伸至晶体管区域40，作为晶体管区域40的有源层4011，晶体管区域40中的晶体管401包括源极、漏极和环绕有源层的全环栅结构，全环栅结构包括栅极和字线。相较于非全环栅结构，一方面，由于全环栅结构是从沟道四周进行控制，因此全环栅结构可以增强栅极控制能力，从而可以将栅极结构的尺寸进一步缩小，进而可以克服当前技术的物理缩放比例和性能限制；另一方面，由于全环栅结构可以将栅极结构的尺寸进一步缩小，所以可以进一步减小半导体器件的尺寸。
在一些实施例中，基底上还形成有字线402和位线403，位线403形成于晶体管区域40的有源层4011中，字线402形成于相邻有源层4011之间，第二隔离结构50也用于隔离相邻字线402。
在一些实施例中，继续参考图2b，在第二方向上，位线403的两侧均形成有字线402，也就是说位线403的左侧和右侧均有一个晶体管401，这两个晶体管401可以共用一个位线403。与每一个晶体管都连接一个不同的位线的情况相比，本公开实施例中两个晶体管共用一个位线可以减少位线的数量，从而可以实现半导体器件的进一步微缩。
在一些实施例中，步骤S102可以通过步骤S1021和步骤S1022来实现，其中：
步骤S1021，在第一层叠结构和第一隔离结构中形成沿第一方向延伸的第一子沟槽。这里，可以采用干法(例如等离子刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)或者湿法刻蚀工艺来形成第一子沟槽。其中，干法刻蚀采用的气体可以为三氟甲烷(CHF3)、四氟化碳(CF4)、二氟甲烷(CH2F2)、氢溴酸(HBr)、氯气(Cl2)或六氟化硫(SF6)中的一种或它们的组合。
同时参考图3a、图3b、图3c、图3d和图3e，在第一层叠结构20和第一隔离结构30中形成沿X轴方向延伸的第一子沟槽60a。另外，从图3e可以看出第一半导体层201包围第二半导体层202。
步骤S1022，在第一子沟槽内、沿第二方向刻蚀部分第一层叠结构中的第一半导体层，形成第一沟槽。这里，可以采用湿法刻蚀来去除第一层叠结构中的第一半导体层。
参考图3d，在第一子沟槽60a内、沿Y轴方向刻蚀部分第一层叠结构20中的第一半导体层201，形成如图3f所示的第一沟槽60b。其中，在第二方向，相邻剩余的第一半导体层201b的间距d1大于相邻剩余的第二半导体层202b的间距d2。其中，剩余的第一半导体层201b是指第一半导体层201经过形成第一沟槽60b后剩余的部分。
同时参考图3g和3h，在第一沟槽60b(参考图3c)中形成支撑结构60。参考图3h，去除第一层叠结构20中的剩余的第一半导体层201b，形成如图3j所示的第一空间70a。对比图3k和图3e，可以发现图3k中没有第一半导体层。同时参考图3i和图3j，在形成第一空间70a后，会暴露出剩余的第二半导体层202b。实施时，可以在晶体管区域上形成保护层40a，以保护晶体管区域不受损坏，其中，保护层可以采用氮化硅、氧化硅等材料。形成第一空间70a后的aa＇方向的剖面图与图3g相同，可以参考图3g理解。
参考图3j，在第一空间70a内形成如图3l所示的电容器结构701，以形成电容器堆叠结构。每个电容器结构701包括下电极701a、介电层701b和上电极701c。从图3l可以看出顶部的两个电容器结构701共用介电层701b和上电极701c。实施时，可以在第一空间中依次外延形成下电极材料、沉积形成介电材料和上电极材料，以形成电容器结构701。其中，介电材料和上电极材料可以通过以下任一沉积工艺形成：化学气相沉积(Chemical VaporDeposition，CVD)工艺、物理气相沉积(Physical Vapor Deposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺。上电极材料和下电极材料可以包括金属氮化物或金属硅化物，例如，氮化钛(TiN)。介电材料可以包括高K介质材料，例如可以是氧化镧(La2O3)、氧化铝(Al2O3)、氧化铪(HfO2)、氮氧化铪(HfON)、硅酸铪(HfSiOx)或氧化锆(ZrO2)中的一种或任意组合。在一些实施例中，上电极材料和下电极材料还可以是多晶硅。
在一些实施例中，本公开实施例中提供的方法还包括：
步骤S105，减薄第一层叠结构中的第二半导体层，以将第一空间增大至第二空间。其中，可以采用干法刻蚀或者湿法刻蚀对第一层叠结构中的第二半导体层进行减薄。
需要解释的是，减薄第一层叠结构中的第二半导体层是指在不改变第二半导体层第二方向上的尺寸的情况下，改变其余方向上的尺寸，也就是说，将第二半导体层在XZ平面上的横截面整体变小。在实施时，可以先对第二半导体层进行原位氧化处理，形成氧化层，之后再通过刻蚀工艺去除氧化层，从而使第二半导体层在XZ平面上的横截面整体变小。
参考图4a、图4b和图4c，将第一层叠结构中剩余的第二半导体层(参考图3j中的202b)沿第三方向和/或第一方向减薄形成减薄后剩余的第二半导体层202c，将第一空间(参考图3j中的70a)增大至第二空间70b。对比图3k和图4c可以发现，减薄后剩余的第二半导体层202c比刻蚀形成第一沟槽后剩余的第二半导体层202b的截面小。
参考图3j，在没有减薄第一层叠结构中的第二半导体层时，在第三方向上，相邻刻蚀形成第一沟槽后剩余的第二半导体层202b的间距等于相邻有源层的间距。参考图4b，在减薄第一层叠结构中的第二半导体层后，在第三方向上，相邻减薄后剩余的第二半导体层202c的间距d4大于相邻有源层之间的间距d5；换句话说，有源层在第三方向上的厚度大于减薄后剩余的第二半导体层202c在第三方向上的厚度。
对应地，步骤S104“在第一空间中形成电容器结构，以形成电容器堆叠结构”包括：
步骤S1041，在第二空间内形成电容器结构，以形成电容器堆叠结构。
参考图4d、图4e和4f图，在第二空间70b中依次外延形成下电极701a，aa＇剖面图与图3g类似。参考图4g、图4h、图4i和图4j，在下电极701a上形成介电层701b。
参考图4k、图4l、图4m和图4n沉积上电极材料，以形成上电极701c，以形成电容器结构701，最终形成电容器堆叠结构。
在一些实施例中，也可以在第二空间内通过选择性生长依次形成下电极材料、沉积形成介电材料和上电极材料。本公开实施例中对下电极材料、介电材料和上电极材料的形成方法并不限定。
本公开实施例中，由于对第二半导体层进行减薄处理，所以在第三方向上，相邻两个第二半导体层之间的空间(即形成电容器结构的空间)将会变大；换句话说，通过对第二半导体层进行减薄处理，这样可以为电容器结构的形成预留出更大的空间，因此，可以增大电容器结构的尺寸，进而可以增大电容密度。
在一些实施例中，电容器堆叠结构的形成方法还包括：
步骤S106a，对减薄后的第二半导体层进行离子注入。由于源于第二半导体层会作为下电极与有源区的连接通道，通过对减薄后的第二半导体层进行离子注入，可以减小第二半导体层的电阻，因此可以降低下电极与有源区之间的接触电阻，进而可以降低器件功耗。
在一些实施例中，电容器堆叠结构的形成方法还包括：
步骤S106b，在减薄后的第二半导体层上形成硅化物。实施时，可以先在减薄后的第二半导体层上沉积一层金属，例如可以是钛(Ti)、钽(Ta)、镍(Ni)、钨(W)、铂(Pt)以及钯(Pd)中的任何一种；之后通过快速热退火处理使金属与第二半导体层相互反应，从而在第二半导体层上形成金属硅化物。由于金属硅化物具有较低的阻值，因此可以降低下电极与有源区之间的接触电阻，进而可以降低器件功耗。
在一些实施例中，电容器堆叠结构的形成方法还可以同时包括步骤S106a和步骤S106b。通过对减薄后的第二半导体层进行离子注入并在第二半导体层上形成硅化物，可以进一步降低下电极与有源区之间的接触电阻，从而可以进一步降低器件功耗。
在一些实施例中，电容器堆叠结构的形成方法还包括步骤S107a和步骤S108a，其中：
步骤S107a，在形成第二空间后，去除第一隔离结构，形成第二沟槽。
这里，可以采用湿法刻蚀去除第一隔离结构，刻蚀溶液可以是稀释氢氟酸溶液(Diluted Hydrofluoric Acid，DHF)，也可以是稀释氢氟酸溶液与氨水(NH4OH)的混合溶液，也可以是包括稀释氢氟酸溶液与四甲基氢氧化铵(TMAH)的混合溶液。
参考图5a、图5b和图5c，去除第一隔离结构，形成第二沟槽702a。对比图5a和图4a，可以发现图5a中没有第一隔离结构，有去除第一隔离结构后留下的第二沟槽702a。由于bb＇剖面图没有剖到第一隔离结构，所以bb＇剖面图与图4b类似。
步骤S108a，在第二沟槽中形成电容器结构的上电极。
参考图5d、图5e和图5f，在第二沟槽702a(参考图5b)中沉积形成上电极701c，第二沟槽中的上电极和位于第二空间(或第一空间)中的上电极是连通的，因此可以作为共用上电极。从图5f中可以看出，上电极701c布满cc＇这个截面。
本公开实施例中，在第二空间(或第一空间)中形成电容器结构，在第二沟槽中形成电容器结构的上电极；在沟槽中形成的上电极可以支撑在第二空间(或第一空间)中形成的电容器结构，从而可以进一步提高电容器结构的稳定性。
在一些实施例中，电容器堆叠结构的形成方法还包括步骤S107b和步骤S108b，其中：
步骤S107b，氧化第一层叠结构中的部分第二半导体层；氧化后的第二半导体层与第一隔离结构的材料相同。
这里，氧化后的第二半导体层与第一隔离结构的材料相同，例如，都可以为氧化硅；当然也可以不同，只需要两者的刻蚀选择比接近1:1，这样才能在去除第一隔离结构的同时去除氧化后的第二半导体层。
步骤S108b，在去除第一隔离结构的同时去除氧化后的第二半导体层，以将第一空间增大至第二空间。
这里，由于氧化后的第二半导体层与第一隔离结构的材料相同或者刻蚀选择比接近1:1，在去除第一隔离结构的同时形成第二沟槽的同时可以将第一空间增大至第二空间，因此，可以在增大电容器形成空间的同时简化工艺流程。
本公开实施例还提供一种电容器堆叠结构，参考图6a，包括：
基底10；
位于基底10上沿第一方向(X轴方向)延伸的支撑结构60；
位于支撑结构60的两侧且呈阵列分布的第二半导体条203，第二半导体条203沿第二方向(Y轴方向)延伸；
电容器结构701，位于第二方向上的相邻两行第二半导体条之间；
其中，支撑结构60，用于支撑第二半导体条203；支撑结构60的两侧且位于第二方向上的同一行的两个第二半导体条203之间的间距d2小于支撑结构60在第二方向的最大尺寸d3。这里，第二半导体条203可以为形成第一沟槽后剩余的第二半导体层202b；参考图6a，第二半导体条203也可以为形成第二空间后剩余的第二半导体层202c，也就是将第二半导体层202b减薄后剩余的部分。
需要说明的是，由于在形成电容器堆叠结构的过程中，会形成第一沟槽，并且在第二方向，相邻剩余的第一半导体层的间距大于相邻剩余的第二半导体层的间距(参考图3f)。因此，支撑结构60的两侧且位于第二方向上的同一行的两个第二半导体条203之间的间距d2(即为在第二方向，相邻剩余的第二半导体层201b的间距)小于支撑结构60在第二方向的最大尺寸d3。
在一些实施例中，电容器结构的组成结构可以参考图3l、图4m或图5f，电容器结构701可以包括下电极701a、介电层701b和上电极701c。其中，下电极701a、介电层701b和上电极701c均沿第二方向延伸。
本公开实施例中，第一方向上的相邻两个第二半导体条之间可以有隔离结构，也可以没有隔离结构。当没有隔离结构时，参考图6b，可以在第一方向上的相邻两个第二半导体条203之间可以形成上电极701c，用于支撑位于第二方向上的相邻两行第二半导体条203之间的电容器结构701，从而可以提高电容器结构的稳定性。
在一些实施例中，参考图6a，第一方向上的相邻两个第二半导体条203之间可以有隔离结构。因此电容器堆叠结构还包括：第三隔离结构80，第三隔离结构80用于隔离第一方向上的相邻第二半导体条203。其中，第三隔离结构80是第一隔离结构经过刻蚀形成第一沟槽后剩余的部分。
在一些实施例中，参考图6b，基底10上还形成有晶体管区域40，第二半导体条203延伸至晶体管区域40，作为晶体管区域40的有源层4011，晶体管区域40包括晶体管401；在第三方向上，相邻有源层4011之间的间距d4小于相邻两行第二半导体条203之间的间距d5。
需要说明的是，由于在形成电容器堆叠结构的过程中，对第一层叠结构中的第二半导体层进行减薄，所以在第三方向上，相邻有源层之间的间距d4小于相邻两行第二半导体条之间的间距d5。
其中，电容器结构位于支撑结构的两侧，在实施时，位于顶部的两个电容结构可以共用上电极。
在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上所述，仅为本公开实施例的一些实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以权利要求的保护范围为准。
Claims (15)
1.一种电容器堆叠结构的形成方法，其特征在于，包括：
提供基底；所述基底上形成有多个沿第一方向排列的第一层叠结构和位于相邻所述第一层叠结构之间的第一隔离结构，所述第一层叠结构包括交替堆叠的第一半导体层和第二半导体层；
在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一沟槽；其中，在第二方向，相邻剩余的所述第一半导体层的间距大于相邻剩余的所述第二半导体层的间距；
在所述第一沟槽中形成支撑结构，去除所述第一层叠结构中的所述第一半导体层，形成第一空间；
在所述第一空间内形成电容器结构，以形成所述电容器堆叠结构。
2.根据权利要求1所述的方法，其特征在于，在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一沟槽，包括：
在所述第一层叠结构和所述第一隔离结构中形成沿所述第一方向延伸的第一子沟槽；
在所述第一子沟槽内、沿第二方向刻蚀部分所述第一层叠结构中的所述第一半导体层，形成第一沟槽。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
减薄所述第一层叠结构中的所述第二半导体层，以将所述第一空间增大至第二空间；
在所述第一空间中形成电容器结构，以形成所述电容器堆叠结构，包括：
在所述第二空间内形成电容器结构，以形成所述电容器堆叠结构。
4.根据权利要求3所述的方法，其特征在于，在所述第二空间内形成电容器结构，以形成所述电容器堆叠结构，包括：
在所述第二空间中依次外延形成下电极材料、沉积形成介电材料和上电极材料，以形成所述电容器结构。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述基底的形成方法包括：
提供衬底；
在所述衬底上形成交替堆叠的初始第一半导体层和初始第二半导体层，以形成初始第一层叠结构；其中，所述初始第一半导体层包括初始锗化硅层，所述初始第二半导体层包括初始硅层；
在所述初始第一层叠结构中形成沿所述第一方向排列的所述第一隔离结构，以形成所述基底。
6.根据权利要求5所述的方法，其特征在于，所述初始锗化硅层包裹所述初始硅层。
7.根据权利要求5所述的方法，其特征在于，所述基底的形成方法还包括：在所述衬底上形成所述初始硅层后，对所述初始硅层进行离子注入。
8.根据权利要求1至4任一项所述的方法，其特征在于，所述方法还包括：对减薄后的所述第二半导体层进行离子注入，和/或在减薄后的所述第二半导体层上形成硅化物。
9.根据权利要求3或4所述的方法，其特征在于，所述方法还包括：
在形成第二空间后，去除所述第一隔离结构，形成第二沟槽；
在所述第二沟槽中形成所述电容器结构的上电极。
10.根据权利要求3或4所述的方法，其特征在于，所述方法还包括：
氧化所述第一层叠结构中的部分所述第二半导体层；氧化后的所述第二半导体层与所述第一隔离结构的材料相同；
在去除所述第一隔离结构的同时去除氧化后的第二半导体层，以将所述第一空间增大至第二空间。
11.一种电容器堆叠结构，其特征在于，包括：
基底；
位于所述基底上沿第一方向延伸的支撑结构；
位于所述支撑结构的两侧且呈阵列分布的第二半导体条，所述第二半导体条沿第二方向延伸；
电容器结构，位于第二方向上的相邻两行所述第二半导体条之间；
其中，所述支撑结构，用于支撑所述第二半导体条；
所述支撑结构的两侧且位于所述第二方向上的同一行的两个所述第二半导体条之间的间距小于所述支撑结构在所述第二方向的最大尺寸。
12.根据权利要求11所述的结构，其特征在于，所述结构还包括：
第三隔离结构，所述第三隔离结构用于隔离所述第一方向上的相邻所述第二半导体条。
13.根据权利要求11或12所述的结构，其特征在于，所述基底上还形成有晶体管区域，所述第二半导体条延伸至所述晶体管区域，作为所述晶体管区域的有源层；
在第三方向上，相邻所述有源层之间的间距小于相邻两行所述第二半导体条之间的间距。
14.根据权利要求11或12所述的结构，其特征在于，所述电容器结构包括下电极、介电层和上电极。
15.根据权利要求14所述的结构，其特征在于，所述下电极、所述介电层和所述上电极均沿所述第二方向延伸。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210518053.7A CN117119878A (zh) | 2022-05-12 | 2022-05-12 | 电容器堆叠结构及其形成方法 |
| PCT/CN2022/102537 WO2023216392A1 (zh) | 2022-05-12 | 2022-06-29 | 电容器堆叠结构及其形成方法 |
| US17/950,201 US20230016558A1 (en) | 2022-05-12 | 2022-09-22 | Capacitor stack structure and method for forming same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210518053.7A CN117119878A (zh) | 2022-05-12 | 2022-05-12 | 电容器堆叠结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117119878A true CN117119878A (zh) | 2023-11-24 |
Family
ID=88729558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210518053.7A Pending CN117119878A (zh) | 2022-05-12 | 2022-05-12 | 电容器堆叠结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117119878A (zh) |
| WO (1) | WO2023216392A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019050805A1 (en) * | 2017-09-06 | 2019-03-14 | Micron Technology, Inc. | MEMORY BARRETTES COMPRISING VERTICALLY ALTERNATE STAGES OF INSULATING MATERIAL AND MEMORY CELLS AND METHODS OF FORMING A MEMORY BAR |
| US11538808B2 (en) * | 2018-09-07 | 2022-12-27 | Intel Corporation | Structures and methods for memory cells |
| WO2021196009A1 (zh) * | 2020-03-31 | 2021-10-07 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| KR20220038218A (ko) * | 2020-09-18 | 2022-03-28 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| CN114121819A (zh) * | 2021-11-19 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
-
2022
- 2022-05-12 CN CN202210518053.7A patent/CN117119878A/zh active Pending
- 2022-06-29 WO PCT/CN2022/102537 patent/WO2023216392A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023216392A1 (zh) | 2023-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8685821B2 (en) | Vertical channel memory devices with nonuniform gate electrodes and methods of fabricating the same | |
| US10566415B2 (en) | Capacitor structure and method of manufacturing the same | |
| CN113571581A (zh) | 包括超晶格图案的半导体器件 | |
| US20210066200A1 (en) | Integrated circuit device | |
| WO2023216392A1 (zh) | 电容器堆叠结构及其形成方法 | |
| US20230016558A1 (en) | Capacitor stack structure and method for forming same | |
| CN113130492A (zh) | 半导体结构及器件 | |
| EP4328957A1 (en) | Semiconductor structure and forming method therefor, and layout structure | |
| WO2023245768A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| US20230113028A1 (en) | Semiconductor devices | |
| WO2023240704A1 (zh) | 半导体结构及其形成方法 | |
| EP4318586A1 (en) | Semiconductor structure and forming method therefor, and layout structure | |
| US20230345699A1 (en) | Semiconductor structure and method for manufacturing same | |
| WO2023245811A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| US20240057308A1 (en) | Semiconductor structure and method for forming same | |
| WO2023245772A1 (zh) | 半导体结构及其形成方法 | |
| US20230209807A1 (en) | Memory cell, memory and method for manufacturing memory | |
| EP4329455A1 (en) | Semiconductor structure and forming method therefor, and layout structure | |
| WO2023245755A1 (zh) | 半导体结构及其形成方法、版图结构 | |
| US20230345706A1 (en) | Semiconductor structure, method for manufacturing same, and memory | |
| US20230135110A1 (en) | Semiconductor devices | |
| WO2024026933A1 (zh) | 半导体结构及其形成方法 | |
| US20230087690A1 (en) | Semiconductor structures with power rail disposed under active gate | |
| CN117794232A (zh) | 半导体结构及其形成方法 | |
| CN117790564A (zh) | 晶体管、半导体结构、存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |