CN114121819A - 半导体器件的形成方法及半导体器件 - Google Patents

半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN114121819A
CN114121819A CN202111376056.3A CN202111376056A CN114121819A CN 114121819 A CN114121819 A CN 114121819A CN 202111376056 A CN202111376056 A CN 202111376056A CN 114121819 A CN114121819 A CN 114121819A
Authority
CN
China
Prior art keywords
semiconductor
layer
forming
bit line
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111376056.3A
Other languages
English (en)
Inventor
邵光速
肖德元
白卫平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202111376056.3A priority Critical patent/CN114121819A/zh
Publication of CN114121819A publication Critical patent/CN114121819A/zh
Priority to US17/952,383 priority patent/US20230015279A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种半导体器件的形成方法及半导体器件，其中，方法包括：提供堆叠结构，堆叠结构包括衬底和所述衬底表面循环堆叠的牺牲层和半导体层，牺牲层和半导体层中包括多个沿第一方向延伸的第一凹槽和半导体柱，第一凹槽和半导体柱间隔排布；沿第二方向形成字线柱，字线柱与半导体柱相交并环绕半导体柱，第一方向和第二方向垂直；通过外延生长工艺在字线柱环绕的半导体柱的两侧分别形成源极和漏极；在源极或漏极一侧形成位线，位线与源极或漏极连接，位线沿第三方向延伸，第一方向、第二方向和第三方向两两垂直；在源极或漏极中未形成位线的一侧形成电容器，以形成半导体器件。

Description

半导体器件的形成方法及半导体器件
技术领域
本申请涉及半导体技术领域，涉及但不限于一种半导体器件的形成方法及半导体器件。
背景技术
随着半导体器件的制程尺寸不断缩小，通过原子层沉积工艺(Atomic layerdeposition，ALD)沉积栅氧化层(Gate Oxide，GOX)和字线(word line，WL)，以形成竖直的字线和全环栅结构(Gate-All-Around，GAA)，减少了半导体器件尺寸微缩带来的工艺挑战和良率问题。
但是，半导体器件在3D化发展时，由于相关技术中半导体器件制作工艺的局限性，使得半导体器件的堆叠层数受到了限制。
发明内容
有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件。
第一方面，本申请实施例提供一种半导体器件的形成方法，其特征在于，所述方法包括：
提供堆叠结构，所述堆叠结构包括衬底和所述衬底表面循环堆叠的牺牲层和半导体层，所述牺牲层和所述半导体层中包括多个沿第一方向延伸的第一凹槽和半导体柱，所述第一凹槽和所述半导体柱间隔排布；
沿第二方向形成字线柱，所述字线柱与所述半导体柱相交并环绕所述半导体柱，所述第一方向和所述第二方向垂直；
通过外延生长工艺在所述字线柱环绕的半导体柱的两侧分别形成源极和漏极；
在所述源极或漏极一侧形成位线，所述位线与所述源极或所述漏极连接，所述位线沿第三方向延伸，所述第一方向、所述第二方向和所述第三方向两两垂直；
在所述源极或所述漏极中未形成所述位线的一侧形成电容器，以形成所述半导体器件。
在一些实施例中，所述沿第二方向形成字线柱，所述字线柱与所述半导体柱相交并环绕所述半导体柱，包括：
去除所述半导体柱中的牺牲层，形成第二凹槽；
在所述第一凹槽和所述第二凹槽的表面依次形成初始栅氧层和初始介电层；
在所述半导体柱的预设位置沿所述第二方向形成所述字线柱，所述字线柱与部分初始介电层相交并环绕所述部分初始介电层。
在一些实施例中，在形成所述字线柱之后，所述方法还包括：
去除所述第一凹槽和所述第二凹槽表面除所述字线柱之外的初始栅氧层和初始介电层，形成所述字线柱内的栅氧层和介电层。
在一些实施例中，所述源极或所述漏极在所述第二方向上的厚度，小于所述半导体层和所述栅氧层在所述第二方向上的厚度之和。
在一些实施例中，在形成所述源极或漏极之前，所述方法还包括：
去除所述半导体柱中除所述字线柱之外的部分半导体层，形成空隙；
对应地，所述通过外延生长工艺在所述字线柱环绕的半导体柱的两侧分别形成源极和漏极，包括：
通过所述外延生长工艺，在除所述字线柱之外的所述半导体柱两侧的所述空隙中分别形成所述源极和所述漏极。
在一些实施例中，所述去除所述半导体柱中除所述字线柱之外的部分半导体层，包括：
分别从所述半导体层的上表面和下表面起，沿所述第二方向去除预设厚度的半导体层。
在一些实施例中，在形成所述源极或所述漏极之后，所述方法还包括：
在剩余的第一凹槽和剩余的第二凹槽中形成字线隔离层。
在一些实施例中，所述在所述源极或漏极一侧形成位线，包括：
形成沿所述第三方向延伸的第三凹槽，所述第三凹槽位于所述源极或所述漏极一侧，并显露所述衬底；
在所述第三凹槽中形成所述位线。
在一些实施例中，所述在所述第三凹槽中形成所述位线，包括：
在所述第三凹槽中形成隔离层；
在所述隔离层中形成多个沿所述第二方向间隔排布、且沿所述第三方向延伸的位线沟槽；
在所述位线沟槽中形成所述位线，其中，所述位线在所述第二方向上的厚度等于所述源极或所述漏极在所述第二方向上的厚度。
在一些实施例中，所述在所述第三凹槽中形成所述位线，包括：
在所述第三凹槽中形成隔离层；
对所述隔离层进行回刻，形成位线隔离层，所述位线隔离层在所述第二方向上的上表面与所述源极或所述漏极在所述第二方向上的下表面平齐；
在所述位线隔离层表面形成与所述源极或所述漏极厚度相同的位线。
在一些实施例中，所述在所述源极或所述漏极中未形成所述位线的一侧形成电容器，包括：
去除未形成所述位线的所述源极或所述漏极一侧的所述堆叠结构中的牺牲层和部分半导体层，形成第一电极层，所述第一电极层沿所述第一方向延伸，且所述第一电极层与所述漏极连接；
依次形成覆盖所述第一电极层的电容介电层和第二电极层；
填充所述第二电极层之间的缝隙，以形成所述电容。
第二方面，本申请实施例提供一种半导体器件，其特征在于，衬底和位于所述衬底表面的半导体结构；
其中，所述半导体结构至少包括：位于所述衬底表面循环堆叠的牺牲层和半导体层；所述半导体层被所述牺牲层分隔为沿第一方向延伸的半导体柱；
字线柱，所述字线柱沿第二方向延伸，与所述半导体柱相交并环绕所述半导体柱，所述第一方向与所述第二方向垂直；
有源区，包括源极和漏极，位于所述半导体柱中，分布在所述字线柱环绕的半导体柱的两侧；
位线，位于所述源极或所述漏极一侧，与所述源极或所述漏极连接，所述位线沿第三方向延伸，所述第一方向、所述第二方向和所述第三方向两两垂直；
电容器，位于所述源极或所述漏极中未形成所述位线的一侧。
在一些实施例中，所述字线柱由多个沿第二方向堆叠的全环栅结构组成，其中，每一全环栅结构包括部分半导体柱、以第一方向为轴依次环绕所述部分半导体柱的栅氧层、介电层和栅极；
所述源极或所述漏极在所述第二方向上的厚度，小于所述半导体层和所述栅氧层在所述第二方向上的厚度之和。
在一些实施例中，所述半导体器件还包括：
字线隔离层，所述字线隔离层与所述有源区在所述半导体柱中沿所述第二方向间隔排布。
在一些实施例中，所述半导体器件还包括：
位线隔离层，所述位线隔离层与所述位线在所述半导体结构中沿所述第二方向间隔排布。
本申请实施例提供的半导体器件的形成方法及半导体器件，在堆叠结构的半导体柱中形成字线后，通过外延生长工艺在字线柱环绕的半导体柱的两侧分别形成源极和漏极，在源极或漏极一侧形成位线，在字线柱相对于位线的另一侧形成电容器，以形成半导体器件。本申请实施例通过外延生长工艺在半导体器件的堆叠结构中形成源极和漏极，使得半导体器件的堆叠层数不受限制，提高了半导体器件的性能。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1是本申请实施例提供的半导体器件的形成方法的流程示意图；
图2A至图2N是本申请实施例提供的半导体器件的局部结构示意图；
图3A至图3B是本申请实施例提供的源极和漏极的形成方法的局部结构示意图；
图4A至图4C是本申请实施例提供的位线的局部结构示意图；
图5A至图5D是本申请实施例提供的位线的局部结构示意图；
图6是本申请实施例提供的半导体器件的局部结构示意图；
附图标记说明：
20-堆叠结构；201-衬底；202-牺牲层；203-半导体层；204-第一凹槽；205-半导体柱；206-字线柱；207-第二凹槽；208’-初始栅氧层；209’-初始介电层；208-栅氧层；209-介电层；210-源极；211-漏极；212-位线；213-字线隔离层；214-第三凹槽；215-第一电极层；216-填充材料；217-电容介电层；218-第二电极层；301-空隙；302-源极；303-漏极；401-隔离层；402-位线沟槽；403-位线；501-隔离层；502-位线隔离层；503-位线；61-衬底；62-半导体结构；621-半导体柱；622-字线柱；623-有源区；6231-源极；6232-漏极；624-位线；625-电容器；626-字线隔离层；627-位线隔离层；6251-第一电极层；6252-电容介电层；6253-第二电极层；6254-电容填充。
具体实施方式
下面将结合本申请实施例中的附图，对本公开的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
相关技术中在形成半导体器件中的源极和漏极时，通常是通过离子注入(Implant，IMP)的方式在有源区中形成源极和漏极，这种形成源极和漏极的方式限制了半导体器件的堆叠层数。
基于相关技术中存在的问题，本申请实施例提供一种半导体器件的形成方法，请参照图1，图1是本申请实施例提供的半导体器件的形成方法的流程示意图，本申请实施例提供的电容器可以通过以下步骤形成：
步骤S101、提供堆叠结构，堆叠结构包括衬底和衬底表面循环堆叠的牺牲层和半导体层，牺牲层和半导体层中包括多个沿第一方向延伸的第一凹槽和半导体柱，第一凹槽和半导体柱间隔排布。
步骤S102、沿第二方向形成字线柱，字线柱与半导体柱相交并环绕半导体柱，第一方向和第二方向垂直。
步骤S103、通过外延生长工艺在字线柱环绕的半导体柱的两侧分别形成源极和漏极。
步骤S104、在源极或漏极一侧形成位线，位线与源极或漏极连接，位线沿第三方向延伸，第一方向、第二方向和第三方向两两垂直。
步骤S105、在所述源极或所述漏极中未形成所述位线的一侧形成电容器，以形成半导体器件。
下面请参照图2A至2N，对本申请实施例提供的半导体器件的形成方法进行详细说明。
如图2A至图2C所示，执行步骤S101，提供堆叠结构20，堆叠结构20包括衬底201和衬底201表面循环堆叠的牺牲层202和半导体层203，牺牲层202和半导体层203中包括多个沿第一方向延伸的第一凹槽204和半导体柱205，第一凹槽204和半导体柱205间隔排布。
在一些实施例中，衬底201可以由半导体材料制成，例如硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。牺牲层202和半导体层203可以是通过超晶格外延工艺在衬底201表面形成的，半导体超晶格结构是由一组多层薄膜周期性排列形成的单晶。
在本申请实施例中，半导体层203的材料可以与衬底201的材料相同，例如，当衬底201为硅衬底时，半导体层203的材料为硅，牺牲层的材料为硅锗，堆叠结构20由硅/硅锗/硅/硅锗超晶格结构组成，如图2A所示，其中，X方向为第一方向，Y方向为第三方向，Z方向为第二方向，第一方向、第二方向和第三方向两两垂直。
在一些实施例中，图2B给出了堆叠结构20的俯视图和堆叠结构20沿俯视图中a-a’、b-b’和c-c’方向的剖视图。
在本申请实施例中，通过刻蚀堆叠结构20，在堆叠结构20中形成多个沿第一方向(即X方向)延伸的第一凹槽204和半导体柱205，第一凹槽204显露衬底201的上表面，如图2C所示。
接下来请参照图2D至图2G，执行步骤S102，沿第二方向形成字线柱206，字线柱206与半导体柱205相交并环绕半导体柱205。
在一些实施例中，形成字线柱206可以通过以下步骤实现：
步骤S1021、去除半导体柱中的牺牲层，形成第二凹槽。
在一些实施例中，如图2D所示，可以采用干法刻蚀工艺或湿法刻蚀工艺来去除半导体柱205中的牺牲层202，在去除牺牲层202之后，原牺牲层202的位置形成第二凹槽207。
步骤S1022、在第一凹槽和第二凹槽的表面依次形成初始栅氧层和初始介电层。
在本申请实施例中，可以通过物理气相沉积(Physical Vapor Deposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)或者原子层沉积工艺的方式，在第一凹槽204和第二凹槽207的表面依次形成初始栅氧层208’和初始介电层209’，如图2E所示。
在一些实施例中，初始栅氧层208’可以采用二氧化硅或氮氧化硅等材料形成，初始介电层209’可以是高k介电层，初始介电层209’可以是金属硅酸盐或金属氧化物，例如，氧化钽(Ta2O5)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)氧化铪硅(HfSiO2)或氧化铪(HfO2)等材料中的一种或多种。
步骤S1023、在半导体柱的预设位置沿所述第二方向形成字线柱，字线柱与部分初始介电层并环绕部分初始介电层。
在一些实施例中，预设位置是指要形成字线柱206的位置，本申请实施例在半导体柱205上形成两个字线柱206，如图2F所示，字线柱206与部分初始介电层209’相交并环绕所述部分初始介电层209’。
在本申请实施例中，字线柱206垂直于衬底201。
步骤S1024、去除第一凹槽和第二凹槽表面除字线柱之外的初始栅氧层和初始介电层，形成字线柱内的栅氧层和介电层。
在一些实施例中，如图2G所示，在形成字线柱206之后，要去除除字线柱206之外的初始栅氧层208’和初始介电层209’，形成字线柱206内的栅氧层208和介电层209。
在本申请实施例中，字线柱206由多个沿第二方向(即Z方向)堆叠的全环栅结构组成，其中，每一全环栅结构包括部分半导体柱205、以第一方向(即X方向)为轴依次环绕部分半导体柱205的栅氧层208、介电层209和栅极(即字线206)。这里，字线柱的材料为导电材料，可以是掺杂的半导体材料、导电的金属氮化物材料、金属材料或金属-半导体化合物中的一种。
接下来请参照图2H，执行步骤S103，通过外延生长工艺在字线柱206环绕的半导体柱205的两侧分别形成源极210和漏极211。
在一些实施例中，如图2H所示，两个字线柱206之间可以形成一个共用的源极210，在字线柱206的另一侧分别形成漏极211，后续在共用的源极210中形成位线，位线与源极连接。也可以是两个字线柱206之间可以形成一个共用的漏极211，在字线柱206的另一侧分别形成源极210，后续在共用的漏极211中形成位线，位线与漏极连接，该方案在本申请实施例的示例图中未示出。
在本申请实施例中，源极210和漏极211在第二方向(即Z方向)上的厚度，小于半导体层203和栅氧层208在第二方向上的厚度之和，避免源极210和漏极211与介电层209接触，导致半导体器件失效。
在本申请实施例中，使用外延生长工艺形成源极和漏极，改进了相关技术中通过离子注入形成源极和漏极，而限制了动态随机存取存储器(Dynamic Random AccessMemory，DRAM)堆叠层数的问题，使得本申请实施例提供的半导体器件的堆叠层数不受限制，使得DRAM逻辑(DRAM Logic)可以像计算机闪存设备(NAND)一样实现3D化发展。
接下来请参照图2I至图2K，执行步骤S104，在源极210或漏极211一侧形成位线212，位线212与源极210或漏极211连接，位线212平行于衬底201，沿第三方向(即Y方向)延伸。
在一些实施例中，在形成位线212之前，本申请实施例还具有以下步骤：在剩余的第一凹槽204和剩余的第二凹槽207中形成字线隔离层213，如图2I所示。
本申请实施例可以通过物理气相沉积、化学气相沉积、原子层沉积工艺或者旋转涂布的方式形成字线隔离层213，字线隔离层213可以由二氧化硅等材料形成。
在形成字线隔离层213之后，步骤S104可以通过以下步骤形成：
步骤S1041、形成沿第三方向延伸的第三凹槽，第三凹槽位于源极或漏极一侧，并显露衬底。
在一些实施例中，可以通过干法刻蚀工艺或湿法刻蚀工艺来形成第三凹槽214，如图2J所示，图2J中示出了在共用的源极210一侧形成了第三凹槽214，但是，当半导体器件共用漏极211时，也可以在漏极一侧形成第三凹槽，本申请实施例的结构示意图中未示出在漏极一侧形成第三凹槽的情况。
步骤S1042、在第三凹槽中形成位线。
如图2K所示，可以先通过物理气相沉积、化学气相沉积、原子层沉积工艺或者旋转涂布的方式填充第三凹槽214，填充第三凹槽214的材料可以与字线隔离层213的材料相同，例如二氧化硅。在填充物中间通过湿法刻蚀形成位线槽，在通过气相沉积或原子层沉积工艺填充位线槽形成位线212，其中，位线212平行于衬底201，沿第三方向(即Y方向)延伸。
在一些实施例中，位线的材料包括钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
接下来请参照图2L至2N，执行步骤S105，在源极210或漏极211中未形成位线212的一侧形成电容器，以形成所述半导体器件。这里，当步骤S104是在源极210一侧形成位线212时，步骤S105则在漏极211一侧形成电容器。当步骤S104是在漏极211一侧形成位线212时，步骤S105则在源极210一侧形成电容器。本申请实施例以在源极210一侧形成位线212，在漏极211一侧形成电容器为例描述本申请实施例提供的半导体器件的形成方法。
在一些实施例中，电容器可以通过以下步骤形成：
步骤S1051、去除未形成位线的源极或漏极一侧的堆叠结构中的牺牲层和部分半导体层，形成第一电极层，第一电极层沿第一方向延伸，且第一电极层与漏极或源极连接。
在一些实施例中，字线柱206两侧的漏极211均可形成电容器，本申请实施例以在一侧漏极211处形成电容器为例描述本申请实施例提供的电容器的形成方法。
如图2L所示，在形成第一电极层215之前，要去除位于漏极211一侧的部分牺牲层202和部分半导体层203，形成沿第一方向延伸的沟槽，并通过物理气相沉积、化学气相沉积或原子层沉积工艺填充沟槽，形成填充材料216，填充材料216的材质可以与字线隔离层材料相同，例如二氧化硅。
接下来请参照图2M，通过干法刻蚀或湿法刻蚀去除漏极211一侧的牺牲层202，剩余的半导体层203与漏极连接，即为第一电极层215，第一电极层215平行于衬底并沿第一方向延伸。第一电极层215的材料可以是金属氮化物或金属硅化物，例如，氮化钛。
步骤S1052、依次形成覆盖第一电极层的电容介电层和第二电极层。
接下来请参照图2N，依次通过物理气相沉积、化学气相沉积或者原子层沉积工艺的方式形成电容介电层217和第二电极层218。
在一些实施例中，电容介电层217的材料可以包括以下至少之一：氧化锆、氧化铪、氧化钛锆、氧化钌、氧化锑和氧化铝；第二电极层218的材料可以包括以下至少之一：金属氮化物和金属硅化物。
步骤S1053、填充第二电极层之间的缝隙，以形成电容器。
在一些实施例中，可以使用硅锗材料来填充第二电极层218之间的缝隙，本申请实施例的图中未示出。
本申请实施例在堆叠结构的半导体柱中形成字线后，通过外延生长工艺在字线柱环绕的半导体柱的两侧分别形成源极和漏极，在源极或漏极一侧形成位线，在字线柱相对于位线的另一侧形成电容器，以形成半导体器件。本申请实施例通过外延生长工艺在半导体器件的堆叠结构中形成源极和漏极，使得半导体器件的堆叠层数不受限制，提高了半导体器件的性能。且本申请采用竖直字线、横向位线、外延生长源极漏极和横向电容的制作方法，使得本申请实施例提供的3D半导体器件不受堆叠层数的限制，半导体器件的尺寸能够继续缩小，进一步增强了半导体器件的性能。
在一些实施例中，在形成源极210和漏极211之前，还可以具有以下步骤：
步骤S10、去除所述半导体柱中除所述字线柱之外的部分半导体层，形成空隙。
基于前述实施例，图3A至图3B是本申请实施例提供的源极和漏极的形成方法的局部结构示意图。如图3A所示，在形成源极210和漏极211之前，去除半导体柱中除字线柱206之外的部分半导体层203，形成空隙301，空隙301如图中虚线框所示。
在一些实施例中，去除部分半导体层203可以是分别从半导体层203的上表面和下表面起，沿第二方向去除预设厚度A的半导体层203。本申请实施例可以采用湿法或干法刻蚀去除部分半导体层203。
在形成空隙301之后，对应地，步骤S103可以通过步骤S20实现：步骤S20、通过外延生长工艺，在除字线柱206之外的半导体柱两侧的空隙301中分别形成源极302和漏极303，如图3B中虚线框所示。
本申请实施例中的源极302和漏极303在第二方向上的厚度，小于半导体层203和栅氧层208在第二方向上的厚度之和，避免源极210和漏极211与介电层209接触，导致半导体器件失效。
在一些实施例中，在第三凹槽中形成位线时，可以通过以下步骤实现：
步骤S30、在所述第三凹槽中形成隔离层。
基于前述实施例，图4A至图4C是本申请实施例提供的位线的局部结构示意图。如图4A所示，可以通过物理气相沉积、化学气相沉积、原子层沉积工艺或者旋转涂布的方式在第三凹槽中形成隔离层401。
步骤S40、在隔离层中形成多个沿第二方向间隔排布、且沿第三方向延伸的位线沟槽。
如图4B所示，可以通过干法刻蚀或湿法刻蚀在隔离层401中形成多个垂直于衬底201，沿第二方向间隔排布、且沿第三方向延伸的位线沟槽402。
步骤S50、在所述位线沟槽中形成所述位线，其中，所述位线在所述第二方向上的厚度等于所述源极或所述漏极在所述第二方向上的厚度。
如图4C所示，可以通过物理气相沉积、化学气相沉积、原子层沉积工艺或者旋转涂布的方式填充位线沟槽402，形成位线403。
在一些实施例中，形成位线还可以通过以下步骤实现：
步骤S60、在所述第三凹槽中形成隔离层。
步骤S70、对所述隔离层进行回刻，形成位线隔离层，所述位线隔离层在所述第二方向上的上表面与所述源极或所述漏极在所述第二方向上的下表面平齐。
步骤S80、在所述位线隔离层表面形成与所述源极或所述漏极厚度相同的位线。
基于前述实施例，图5A至图5D是本申请实施例提供的位线的局部结构示意图。如图5A所示，可以通过物理气相沉积、化学气相沉积、原子层沉积工艺或者旋转涂布的方式在第三凹槽中形成隔离层501。
如图5B所示，可以通过干法刻蚀或湿法刻蚀对隔离层501进行回刻，形成位线隔离层502，位线隔离层502在第二方向上的上表面与源极或漏极在第二方向上的下表面平齐，以使得形成的位线与源极或漏极连接。
接下来请参照图5C和图5D所示，在位线隔离层502表面形成与源极或漏极厚度相同的位线503，接着沉积隔离层，再次回刻隔离层，在隔离层表面形成位线。
基于上述半导体器件的形成方法，本申请实施例再提供一种半导体器件，如图6所示，图6是本申请实施例提供的半导体器件的结构示意图，半导体器件60至少包括：衬底61、半导体结构62。其中，半导体结构62包括：半导体柱621、字线柱622、有源区623(包括源极6231和漏极6232)、位线624和电容器625。
在本申请实施例中，以源极6231与位线624连接，电容器625与漏极6232连接为例来描述本申请实施例提供的半导体器件，图6给出了半导体器件60的俯视图和半导体器件60沿俯视图中a-a’、b-b’和c-c’方向的剖视图，如图6所示，半导体结构62位于衬底61的表面，半导体柱621位于衬底表面并间隔堆叠，半导体柱621沿第一方向延伸，半导体柱621在第二方向上间隔排布；字线柱622沿所述第二方向延伸，与半导体柱621相交并环绕半导体柱622；源极6231和漏极6232位于字线柱622中，分布在字线柱622环绕的半导体柱622的两侧；位线624位于源极6231和漏极6232一侧，与源极6231和漏极6232连接，位线624沿第三方向延伸；电容器625位于源极6231和漏极6232中未形成位线624的一侧。
在本申请实施例中，X方向为第一方向，Y方向为第三方向，Z方向为第二方向，第一方向、第二方向和第三方向两两垂直。
在一些实施例中，半导体结构62还包括字线隔离层626和位线隔离层627，字线隔离层626与有源区623在半导体柱621中沿第二方向间隔排布，位线隔离层627与位线624在半导体结构62中沿第二方向间隔排布。
在一些实施例中，电容器625还包括第一电极层6251、电容介电层6252、第二电极层6253、电容填充6254。其中，第一电极层6251沿第一方向延伸，且第一电极层6251与漏极6232或源极6231连接；电容介电层6252和第二电极层6253依次覆盖第一电极层6251的表面，电容填充6254填充第二电极层6253之间的缝隙。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种半导体器件的形成方法，其特征在于，所述方法包括：
提供堆叠结构，所述堆叠结构包括衬底和所述衬底表面循环堆叠的牺牲层和半导体层，所述牺牲层和所述半导体层中包括多个沿第一方向延伸的第一凹槽和半导体柱，所述第一凹槽和所述半导体柱间隔排布；
沿第二方向形成字线柱，所述字线柱与所述半导体柱相交并环绕所述半导体柱，所述第一方向和所述第二方向垂直；
通过外延生长工艺在所述字线柱环绕的半导体柱的两侧分别形成源极和漏极；
在所述源极或所述漏极一侧形成位线，所述位线与所述源极或所述漏极连接，所述位线沿第三方向延伸，所述第一方向、所述第二方向和所述第三方向两两垂直；
在所述源极或所述漏极中未形成所述位线的一侧形成电容器，以形成所述半导体器件。
2.根据权利要求1所述的方法，其特征在于，所述沿第二方向形成字线柱，所述字线柱与所述半导体柱相交并环绕所述半导体柱，包括：
去除所述半导体柱中的牺牲层，形成第二凹槽；
在所述第一凹槽和所述第二凹槽的表面依次形成初始栅氧层和初始介电层；
在所述半导体柱的预设位置沿所述第二方向形成所述字线柱，所述字线柱与部分初始介电层相交并环绕所述部分初始介电层。
3.根据权利要求2所述的方法，其特征在于，在形成所述字线柱之后，所述方法还包括：
去除所述第一凹槽和所述第二凹槽表面除所述字线柱之外的初始栅氧层和初始介电层，形成所述字线柱内的栅氧层和介电层。
4.根据权利要求3所述的方法，其特征在于，所述源极或所述漏极在所述第二方向上的厚度，小于所述半导体层和所述栅氧层在所述第二方向上的厚度之和。
5.根据权利要求1所述的方法，其特征在于，在形成所述源极或漏极之前，所述方法还包括：
去除所述半导体柱中除所述字线柱之外的部分半导体层，形成空隙；
对应地，所述通过外延生长工艺在所述字线柱环绕的半导体柱的两侧分别形成源极和漏极，包括：
通过所述外延生长工艺，在除所述字线柱之外的所述半导体柱两侧的所述空隙中分别形成所述源极和所述漏极。
6.根据权利要求5所述的方法，其特征在于，所述去除所述半导体柱中除所述字线柱之外的部分半导体层，包括：
分别从所述半导体层的上表面和下表面起，沿所述第二方向去除预设厚度的半导体层。
7.根据权利要求2所述的方法，其特征在于，在形成所述源极或所述漏极之后，所述方法还包括：
在剩余的第一凹槽和剩余的第二凹槽中形成字线隔离层。
8.根据权利要求1所述的方法，其特征在于，所述在所述源极或漏极一侧形成位线，包括：
形成沿所述第三方向延伸的第三凹槽，所述第三凹槽位于所述源极或所述漏极一侧，并显露所述衬底；
在所述第三凹槽中形成所述位线。
9.根据权利要求8所述的方法，其特征在于，所述在所述第三凹槽中形成所述位线，包括：
在所述第三凹槽中形成隔离层；
在所述隔离层中形成多个沿所述第二方向间隔排布、且沿所述第三方向延伸的位线沟槽；
在所述位线沟槽中形成所述位线，其中，所述位线在所述第二方向上的厚度等于所述源极或所述漏极在所述第二方向上的厚度。
10.根据权利要求8所述的方法，其特征在于，所述在所述第三凹槽中形成所述位线，包括：
在所述第三凹槽中形成隔离层；
对所述隔离层进行回刻，形成位线隔离层，所述位线隔离层在所述第二方向上的上表面与所述源极或所述漏极在所述第二方向上的下表面平齐；
在所述位线隔离层表面形成与所述源极或所述漏极厚度相同的位线。
11.根据权利要求1所述的方法，其特征在于，所述在所述源极或所述漏极中未形成所述位线的一侧形成电容器，包括：
去除未形成所述位线的所述源极或所述漏极一侧的所述堆叠结构中的牺牲层和部分半导体层，形成第一电极层，所述第一电极层沿所述第一方向延伸，且所述第一电极层与所述漏极连接；
依次形成覆盖所述第一电极层的电容介电层和第二电极层；
填充所述第二电极层之间的缝隙，以形成所述电容。
12.一种半导体器件，其特征在于，所述半导体器件至少包括：
衬底和位于所述衬底表面的半导体结构；
其中，所述半导体结构至少包括：位于所述衬底表面间隔堆叠的半导体柱；所述半导体柱沿第一方向延伸，所述半导体柱在第二方向上间隔排布；
字线柱，所述字线柱沿所述第二方向延伸，与所述半导体柱相交并环绕所述半导体柱，所述第一方向与所述第二方向垂直；
有源区，包括源极和漏极，位于所述半导体柱中，分布在所述字线柱环绕的半导体柱的两侧；
位线，位于所述源极或所述漏极一侧，与所述源极或所述漏极连接，所述位线沿第三方向延伸，所述第一方向、所述第二方向和所述第三方向两两垂直；
电容器，位于所述源极或所述漏极中未形成所述位线的一侧。
13.根据权利要求12所述的半导体器件，其特征在于，所述字线柱由多个沿第二方向堆叠的全环栅结构组成，其中，每一全环栅结构包括部分半导体柱、以第一方向为轴依次环绕所述部分半导体柱的栅氧层、介电层和栅极；
所述源极或所述漏极在所述第二方向上的厚度，小于所述半导体层和所述栅氧层在所述第二方向上的厚度之和。
14.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括：
字线隔离层，所述字线隔离层与所述有源区在所述半导体柱中沿所述第二方向间隔排布。
15.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括：
位线隔离层，所述位线隔离层与所述位线在所述半导体结构中沿所述第二方向间隔排布。
CN202111376056.3A 2021-11-19 2021-11-19 半导体器件的形成方法及半导体器件 Pending CN114121819A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111376056.3A CN114121819A (zh) 2021-11-19 2021-11-19 半导体器件的形成方法及半导体器件
US17/952,383 US20230015279A1 (en) 2021-11-19 2022-09-26 Method for forming semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111376056.3A CN114121819A (zh) 2021-11-19 2021-11-19 半导体器件的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN114121819A true CN114121819A (zh) 2022-03-01

Family

ID=80397994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111376056.3A Pending CN114121819A (zh) 2021-11-19 2021-11-19 半导体器件的形成方法及半导体器件

Country Status (2)

Country Link
US (1) US20230015279A1 (zh)
CN (1) CN114121819A (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133407A (zh) * 2022-05-17 2023-05-16 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116133406A (zh) * 2022-05-17 2023-05-16 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116209250A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209246A (zh) * 2022-07-07 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209251A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116234301A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234303A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234304A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234305A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
WO2023201849A1 (zh) * 2022-04-21 2023-10-26 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023216392A1 (zh) * 2022-05-12 2023-11-16 长鑫存储技术有限公司 电容器堆叠结构及其形成方法
WO2023231196A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023245733A1 (zh) * 2022-06-24 2023-12-28 长鑫存储技术有限公司 半导体结构及其制备方法
WO2024007367A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
WO2024012084A1 (zh) * 2022-07-14 2024-01-18 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024016753A1 (zh) * 2022-07-18 2024-01-25 长鑫存储技术有限公司 三维半导体结构及其形成方法
WO2024026940A1 (zh) * 2022-08-04 2024-02-08 长鑫存储技术有限公司 半导体结构的形成方法
WO2024041040A1 (zh) * 2022-08-26 2024-02-29 长鑫存储技术有限公司 半导体器件及其制备方法
WO2024065906A1 (zh) * 2022-09-28 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法
EP4318586A4 (en) * 2022-06-24 2024-06-05 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHODS THEREFOR AND LAYOUT STRUCTURE

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117202664B (zh) * 2023-09-28 2024-05-24 北京超弦存储器研究院 三维存储器及其制造方法、电子设备

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201849A1 (zh) * 2022-04-21 2023-10-26 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023216392A1 (zh) * 2022-05-12 2023-11-16 长鑫存储技术有限公司 电容器堆叠结构及其形成方法
CN116234301B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116133407A (zh) * 2022-05-17 2023-05-16 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234301A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234303A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234304A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234304B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234305A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116133407B (zh) * 2022-05-17 2023-07-21 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116133406B (zh) * 2022-05-17 2023-08-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234303B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116133406A (zh) * 2022-05-17 2023-05-16 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
WO2023221352A1 (zh) * 2022-05-17 2023-11-23 北京超弦存储器研究院 半导体器件及其制造方法、动态随机存取存储器和电子设备
WO2023221466A1 (zh) * 2022-05-17 2023-11-23 北京超弦存储器研究院 半导体器件及其制造方法、dram和电子设备
CN116234305B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN116234302A (zh) * 2022-05-17 2023-06-06 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
WO2023231196A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023245733A1 (zh) * 2022-06-24 2023-12-28 长鑫存储技术有限公司 半导体结构及其制备方法
EP4318586A4 (en) * 2022-06-24 2024-06-05 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHODS THEREFOR AND LAYOUT STRUCTURE
WO2024007367A1 (zh) * 2022-07-05 2024-01-11 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN116209246A (zh) * 2022-07-07 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209246B (zh) * 2022-07-07 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024012084A1 (zh) * 2022-07-14 2024-01-18 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
WO2024016753A1 (zh) * 2022-07-18 2024-01-25 长鑫存储技术有限公司 三维半导体结构及其形成方法
WO2024026940A1 (zh) * 2022-08-04 2024-02-08 长鑫存储技术有限公司 半导体结构的形成方法
WO2024041040A1 (zh) * 2022-08-26 2024-02-29 长鑫存储技术有限公司 半导体器件及其制备方法
CN116209251A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209250B (zh) * 2022-09-22 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209251B (zh) * 2022-09-22 2024-03-15 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024060434A1 (zh) * 2022-09-22 2024-03-28 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
CN116209250A (zh) * 2022-09-22 2023-06-02 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024065906A1 (zh) * 2022-09-28 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US20230015279A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
CN114121819A (zh) 半导体器件的形成方法及半导体器件
US11289488B2 (en) Semiconductor memory device
US9165934B2 (en) Semiconductor devices including insulating extension patterns between adjacent landing pads and methods of fabricating the same
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US20240172420A1 (en) Vertical digit lines for semiconductor devices
KR102045288B1 (ko) 수직형 반도체 소자
KR20190024251A (ko) 반도체 소자
CN108155173B (zh) 包括位线的半导体器件
US20120267702A1 (en) Vertical memory devices and methods of manufacturing the same
CN113130494A (zh) 存储器件及其制造方法
US11538809B2 (en) Metal insulator semiconductor (MIS) contact in three dimensional (3D) vertical memory
CN111146200A (zh) 半导体存储器件
US9165935B2 (en) Semiconductor devices and methods for manufacturing the same
US11476254B2 (en) Support pillars for vertical three-dimensional (3D) memory
US11696432B2 (en) Multi-direction conductive line and staircase contact for semiconductor devices
CN111180444A (zh) 半导体器件
US20220344338A1 (en) Self-aligned etch back for vertical three dimensional (3d) memory
CN108962891A (zh) 用以避免列锤击问题的半导体结构及其制作方法
US8399319B2 (en) Semiconductor device and method for manufacturing the same
CN114975616A (zh) 存储单元和具有该存储单元的半导体存储器件
US11631681B2 (en) Vertical contacts for semiconductor devices
US11239117B1 (en) Replacement gate dielectric in three-node access device formation for vertical three dimensional (3D) memory
CN114975447A (zh) 半导体器件及其制造方法
JP2022019664A (ja) 三次元強誘電体メモリ装置及びその形成方法
US11469230B2 (en) Vertically separated storage nodes and access devices for semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination