CN110214374B - 存储器单元阵列及形成存储器单元阵列的层的方法 - Google Patents

存储器单元阵列及形成存储器单元阵列的层的方法 Download PDF

Info

Publication number
CN110214374B
CN110214374B CN201780082818.4A CN201780082818A CN110214374B CN 110214374 B CN110214374 B CN 110214374B CN 201780082818 A CN201780082818 A CN 201780082818A CN 110214374 B CN110214374 B CN 110214374B
Authority
CN
China
Prior art keywords
array
individual
capacitor
transistors
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780082818.4A
Other languages
English (en)
Other versions
CN110214374A (zh
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110214374A publication Critical patent/CN110214374A/zh
Application granted granted Critical
Publication of CN110214374B publication Critical patent/CN110214374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N7/00—Viruses; Bacteriophages; Compositions thereof; Preparation or purification thereof
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N15/00—Mutation or genetic engineering; DNA or RNA concerning genetic engineering, vectors, e.g. plasmids, or their isolation, preparation or purification; Use of hosts therefor
    • C12N15/09—Recombinant DNA-technology
    • C12N15/11—DNA or RNA fragments; Modified forms thereof; Non-coding nucleic acids having a biological activity
    • C12N15/113—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing
    • C12N15/1131—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing against viruses
    • C12N15/1133—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing against viruses against herpetoviridae, e.g. HSV
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/70—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving virus or bacteriophage
    • C12Q1/701—Specific hybridization probes
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/70—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving virus or bacteriophage
    • C12Q1/701—Specific hybridization probes
    • C12Q1/705—Specific hybridization probes for herpetoviridae, e.g. herpes simplex, varicella zoster
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/11—Antisense
    • C12N2310/113—Antisense targeting other non-coding nucleic acids, e.g. antagomirs
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/14—Type of nucleic acid interfering N.A.
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/14—Type of nucleic acid interfering N.A.
    • C12N2310/141—MicroRNAs, miRNAs
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/30—Chemical structure
    • C12N2310/32—Chemical structure of the sugar
    • C12N2310/323—Chemical structure of the sugar modified ring structure
    • C12N2310/3231—Chemical structure of the sugar modified ring structure having an additional ring, e.g. LNA, ENA
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2710/00—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA dsDNA viruses
    • C12N2710/00011—Details
    • C12N2710/16011—Herpesviridae
    • C12N2710/16211—Lymphocryptovirus, e.g. human herpesvirus 4, Epstein-Barr Virus
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2710/00—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA dsDNA viruses
    • C12N2710/00011—Details
    • C12N2710/16011—Herpesviridae
    • C12N2710/16211—Lymphocryptovirus, e.g. human herpesvirus 4, Epstein-Barr Virus
    • C12N2710/16261—Methods of inactivation or attenuation
    • C12N2710/16263—Methods of inactivation or attenuation by chemical treatment
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/136—Screening for pharmacological compounds
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/158—Expression markers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Genetics & Genomics (AREA)
  • Zoology (AREA)
  • Wood Science & Technology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Virology (AREA)
  • Biotechnology (AREA)
  • Immunology (AREA)
  • Microbiology (AREA)
  • Biochemistry (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plant Pathology (AREA)
  • Medicinal Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本发明揭示一种在阵列区域内形成存储器单元阵列的层的方法，所述存储器单元个别地包含电容器及竖向延伸晶体管，所述方法包含在所述层的所述阵列区域内使用两个且仅使用两个牺牲掩蔽步骤来形成所述存储器单元。本发明揭示其它方法及独立于制造方法的结构。

Description

存储器单元阵列及形成存储器单元阵列的层的方法
技术领域
本文中所公开的实施例涉及形成存储器单元阵列的层的方法、形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法、及个别地包含电容器及竖向延伸晶体管的存储器单元阵列。
背景技术
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。可将存储器制造成一或多个个别存储器单元阵列。存储器单元可使用数字线(其也可被称为位线、数据线、感测线或数据/感测线)及存取线(其也可被称为字线)来写入或读取。数字线可沿阵列的列导电地互连存储器单元，且存取线可沿阵列的行导电地互连存储器单元。可通过数字线及存取线的组合唯一地寻址每一存储器单元。
存储器单元可为易失性或非易失性的。非易失性存储器单元可长时间(包括关闭计算机时)存储数据。易失性存储器被消耗且因此需要刷新/重写，在许多情况下每秒多次。无论如何，存储器单元经配置以将存储器保存或存储成至少两种不同可选状态。在二进制系统中，将状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个信息水平或状态。
电容器是一种可用于存储器单元中的类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。可将作为电场的能量静电地存储在此材料内。取决于绝缘体材料的成分，所述存储场将为易失性或非易失性的。例如，仅包括SiO2的电容器绝缘体材料将为易失性的。一种类型的非易失性电容器是铁电电容器，其具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两种稳定极化状态且从而可包含电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过施加适合编程电压而变化且在移除编程电压之后仍然保持不变(至少达一段时间)。每一极化状态具有不同于另一极化状态的电荷存储电容，且其可在不使极化状态反转的情况下理想地用来写入(即，存储)及读取存储器状态，直到期望使此极化状态反转。在具有铁电电容器的一些存储器中，读取存储器状态的动作不尽如人意地使极化反转。因此，在确定极化状态之后，进行存储器单元的重写以在极化状态确定之后使存储器单元立即进入预读取状态。无论如何，并入铁电电容器的存储器单元理想地是非易失性的，这是因为形成电容器的部分的铁电材料的双稳态特性。可将其它可编程材料用作用来使电容器呈非易失性的电容器绝缘体。
附图说明
图1是根据本发明的实施例的过程中的衬底构造的图解俯视平面图。
图2是图1的部分的透视图。
图3是图1及2展示的步骤之后的处理步骤中的图2构造的视图。
图4是图3展示的步骤之后的处理步骤中的图3构造的视图。
图5是图4展示的步骤之后的处理步骤中的图4构造的视图。
图6是图5展示的步骤之后的处理步骤中的图5构造的视图。
图7是图6展示的步骤之后的处理步骤中的图6构造的视图。
图8是穿过图7中的线8-8截取的横截面图。
图9是穿过图7中的线9-9截取的横截面图。
图10是穿过图7中的线10-10截取的横截面图。
图11是图7展示的步骤之后的处理步骤中的图7构造的前视图。
图12是图11展示的步骤之后的处理步骤中的图11构造的视图。
图13是图12展示的步骤之后的处理步骤中的图12构造的视图。
图14是图13展示的步骤之后的处理步骤中的图13构造的视图。
图15是图14展示的步骤之后的处理步骤中的图14构造的视图。
图16是图15展示的步骤之后的处理步骤中的图15构造的透视图。
图17是图16展示的步骤之后的处理步骤中的图16构造的视图。
图18是图17展示的步骤之后的处理步骤中的图17构造的前视图且穿过图19中的线18-18截取。
图19是图18的透视图。
图20是图18展示的步骤之后的处理步骤中的图18构造的视图。
图21是图20构造的透视图。
图22是图21展示的步骤之后的处理步骤中的图21构造的前视图。
图23是根据本发明的实施例的过程中的衬底构造的图解前视图。
图24是图23展示的步骤之后的处理步骤中的图23构造的视图。
图25是根据本发明的实施例的过程中的衬底构造的图解透视图。
图26是图25展示的步骤之后的处理步骤中的图25构造的视图。
图27是图26展示的步骤之后的处理步骤中的图26构造的视图。
图28是图27展示的步骤之后的处理步骤中的图27构造的前视图。
图29是穿过图28中的线29-29的俯视图。
图30是图28展示的步骤之后的处理步骤中的图28构造的视图。
图31是穿过图30中的线31-31的俯视图。
图32是图31展示的步骤之后的处理步骤中的图31构造的横截面图且水平穿过上部源极/漏极区域44的最上部分截取。
图33是图32展示的步骤之后的处理步骤中的图32构造的视图。
图34是图33展示的步骤之后的处理步骤中的图33构造的视图。
图35是图34展示的步骤之后的处理步骤中的图34构造的前视图。
图36是根据本发明的实施例的过程中的衬底构造的图解前视图。
图37是穿过图36中的线37-37截取的横截面图。
图38是图37展示的步骤之后的处理步骤中的图37构造的视图。
图39是图38展示的步骤之后的处理步骤中的图38构造的视图。
图40是图39展示的步骤之后的处理步骤中的图39构造的前视图。
图41是图40展示的步骤之后的处理步骤中的图40构造的视图。
图42是穿过图41中的线42-42截取的横截面图。
图43是根据本发明的实施例的双晶体管/双电容器存储器(2T/2C)单元的示意图。
图44是根据本发明的实施例的2T/2C构造的混合示意及图解前视图。
具体实施方式
本发明的实施例涵盖形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法及独立于制造方法的此类存储器单元的阵列。首先参考图1到22来描述形成此类阵列的方法的实例实施例。
参考图1及2，此类图描绘包含基底衬底12的衬底片段或构造10的部分，基底衬底12具有阵列或阵列区域14，在阵列或阵列区域14内将制造个别地包含竖向延伸晶体管及电容器的存储器单元阵列。区域16(图1)是在阵列14外围且可被制造为包括电路组件(即，电路)。个别存储器单元将制造在阵列14内且阵列14可包含存取线的行及数字线的列。本文中使用“行”及“列”是分别相对于一系列存取线及一系列数字线，且个别存储器单元已沿其纵向地形成或将形成在阵列14内。行可相对于彼此笔直及/或弯曲及/或平行及/或非平行，列也可如此。此外，行及列可相对于彼此相交成90°或成一或多个其它角度。外围区域16可被视为开始区域且阵列14可为视为停止区域，其中存储器单元的重复图案停止(例如，停止在此重复图案的外围边缘处)，但存取线的行及/或数字线的列可能且极可能将延伸到外围区域16中。
基底衬底12可包括导电/导体材料(即，本文中的导电材料)、半导电材料或绝缘/绝缘体材料(即，本文中的电绝缘材料)中的任何一或多者。在本发明的上下文中，导电/导体材料具有至少3x104西门子/cm的组合本质导电性(即，本文中所有位置为20℃)，而非可通过使正或负电荷移动穿过薄材料而发生的导电性(否则薄材料本质地绝缘)。非导电/非导体材料具有小于3x104西门子/cm的组合本质导电性。绝缘/绝缘体材料具有小于1x10-9西门子/cm的组合本质导电性(即，其是阻电的而非导电或半导电的)。半导电材料具有小于3x104西门子/cm到1x10-9西门子/cm的组合本质导电性。各种材料被展示在基底衬底12上方。材料可在图1及2所描绘的材料旁边、竖向内部或竖向外部。例如，集成电路的其它部分或所有制造组件可经提供在衬底12上方、周围或内的某个位置处。还可制造用于操作存储器阵列内的组件的控制电路及/或其它外围电路，且所述电路可或可不完全或部分位于阵列或子阵列内。此外，还可独立地、协力地或否则相对于彼此制造及操作多个子阵列。如本发明中所使用，“子阵列”也可被视为阵列。无论如何，本文中所描述的材料、区域及结构中的任一者可为均质或异质的，且无论如何可在其上覆的任何材料上方连续或不连续。此外，除非另有陈述，否则可使用任何适合现存或待开发技术(例如原子层沉积、化学汽相沉积、物理汽相沉积、外延生长、扩散掺杂及离子植入)来形成每种材料。
数字线材料18(图2)已形成在衬底12上方，含沟道材料20已形成在数字线材料18上方，且含源极/漏极材料22已形成在含沟道材料20上方。在本发明中，除非另有指示，否则“竖向(地)”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”及“向下”通常参考竖直方向。此外，如本文中所使用，“竖直”及“水平”是垂直方向或三维空间中独立于衬底的定向而相对于彼此垂直的10°内的方向。“水平”是指沿主衬底表面的大体方向(即，在10°内)且可相对于在制造期间处理的衬底。而且，在本发明中，“竖向延伸”涵盖从竖直到偏离竖直不超过45°的范围。此外，相对于场效晶体管“竖直延伸”及“竖直”是参考晶体管的沟道长度的定向，电流在操作中沿所述定向在两个不同高度的晶体管的两个源极/漏极区域之间流动。实例导电数字线材料18是以下中的一多者：元素金属、两种或更多种元素金属的混合物或合金、导电金属化合物及导电掺杂半导电材料，其中TiN是一个具体实例。实例含沟道材料20是适当掺杂有导电性增强材料的半导电材料，其中适当掺杂多晶硅是一个具体实例。实例含源极/漏极材料22是以下中的一或多者：元素金属、两种或更多种元素金属的混合物或合金、导电金属化合物及导电掺杂半导电材料，其中导电掺杂多晶硅是一个具体实例。材料18、20及22的实例厚度分别为150埃到350埃、400埃到900埃及2,000埃到4,000埃。
在本发明中，将“厚度”本身(前面无定向形容词)界定为从不同成分的紧邻材料或紧邻区域的最接近表面垂直穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本恒定厚度或可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且由于厚度是可变的，此材料或区域将具有某个最小厚度及某个最大厚度。如本文中所使用，例如，如果此类材料或区域是异质的，那么“不同成分”仅需要两种所述材料或区域中可彼此直接抵靠的那些部分在化学及/或物理上是不同的。如果两种所述材料或区域并非彼此直接抵靠，那么“不同成分”仅需要：如果此类材料或区域是异质的，那么两种所述材料或区域中彼此最接近的那些部分在化学及/或物理上是不同的。在本发明中，当材料、区域或结构相对于彼此存在至少一些物理碰触接触时，所述材料、区域或结构彼此“直接抵靠”。相比来说，前面未加“直接”的“上方”、“上”、“相邻”、“沿”及“抵靠”涵盖“直接抵靠”及其中(若干)介入材料、(若干)区域或(若干)结构导致所述材料、区域或结构相对于彼此非物理触碰接触的构造。
参考图3，且在一个实施例中，展示第一牺牲掩蔽步骤的第一部分。在本发明的上下文中，“牺牲掩蔽步骤”是使用图案化在衬底材料上方的掩蔽材料组合随后移除(例如，通过蚀刻)未被掩蔽材料覆盖的衬底材料的图案化技术，且其中掩蔽材料的至少最上部分是牺牲的且从而最终从衬底上方移除。掩蔽材料可包括保留为完成电路构造的部分的最下部分。替代地，可完全移除所有牺牲掩蔽材料。例如，图3中的构造10包含第一牺牲掩模23，第一牺牲掩模23包含已图案化在衬底材料22/20/18/12顶上的掩蔽材料25。掩蔽材料25可包含感光成像材料，或具有或没有一或多个其它硬掩蔽或其它材料层的其它材料。形成掩模23的实例技术包括具有或没有节距倍增的光刻图案化。
图4展示第一牺牲掩蔽步骤的实例完成，由此已移除掩模23的竖向向内的至少一些暴露材料。具体来说，图4展示第一牺牲掩模23已用来例如沿第一方向26图案化数字线材料18、其上方的含沟道材料20及含源极/漏极材料22，以在阵列14内形成数字线28的列15，且使含沟道材料20的线29及含源极/漏极材料22的线30位于其上方。举例来说，此可使用选择性地相对于掩蔽材料25的至少下部部分来蚀刻材料18、20及22的任何适合现存或待开发各向异性蚀刻化学物来进行。在本发明中，选择性蚀刻或移除是其中以至少2.0:1的比率相对于另一所述材料移除一种材料的蚀刻或移除。如所展示，此已形成横向地位于数字线28与其上方的线29、30之间的沟槽32。为了简单及方便描述，仅展示两组线28/29/30，但可能在阵列14内沿方向26形成数千组、数万组线等。此外，此类线被展示为相对于方向26及列15为笔直线性的，但可使用弯曲、非平行、弯曲及笔直分段的组合配置等。
参考图5，且在一个实施例中，已移除所有掩蔽材料25(未展示)且已在沟槽32中形成第一材料34。实例技术包括：充分沉积第一材料34以填充及过填充沟槽32，之后往回平坦化材料34(例如，通过CMP)至少到含源极/漏极材料22的最上表面。材料34理想地是介电的，尤其是在此是不完全牺牲的情况下，其中氮化硅及/或掺杂或未掺杂二氧化硅是实例。
参考图6，已在材料22及34上方形成且已沿不同于第一方向26的第二方向38图案化包含掩蔽材料27的第二牺牲掩模36。可将相同或不同于上文所描述的(若干)材料及/或(若干)技术用于形成第一牺牲掩模23。
参考图7，第二牺牲掩模36(未展示)已用来沿第二方向38图案化含沟道材料20及含源极/漏极材料22以形成竖向延伸支柱40(在一个实施例中，竖直支柱)，且包含形成在阵列14内的个别存储器单元的个别晶体管的个别沟道42及个别上部源极/漏极区域44。第一材料34横向地位于支柱40之间。在一个实施例中，支柱40可被视为其中第一材料34形成第二竖向延伸支柱46的第一竖向延伸支柱，其中此类第一竖向延伸支柱40及第二竖向延伸支柱46分别沿行17相对彼此交替(即，行17内交替)。而且，为了简单及方便描述，仅展示四个行17，但数千个、数万个行17等可能沿方向38形成在阵列14内，且产生数十万个、数百万个支柱40等。此外且无论如何，将行17展示为相对于方向38为笔直线性的，但可使用弯曲、非平行、弯曲及笔直分段的组合配置等。构造10可被视为包含行17之间的沟槽21。在一个实施例中，已在移除材料22、20及/或18期间及/或之后从衬底移除所有牺牲掩蔽材料27(未展示)。
因此，且在一个实施例中，上文关于图1到7所描述的处理仅是一种图案化数字线材料、含沟道材料及含源极/漏极材料以在阵列内形成数字线且形成包含阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域的竖向延伸支柱的实例技术。在一个此实施例中，图案化包含在阵列内使用多于一个牺牲掩蔽步骤进行消减蚀刻，且在一个实施例中，在阵列内使用不超过两个牺牲掩蔽步骤。
替代地或另外考虑，上述处理仅是一种形成从数字线28竖向向上延伸的支柱40的实例技术，其中支柱40个别地包含阵列14内的个别存储器单元的个别晶体管的个别沟道42及个别上部源极/漏极区域44。替代地或另外考虑，上述处理仅是一种使用第二牺牲掩模来沿不同于第一方向的第二方向图案化含沟道材料以将数字线上方的含沟道材料的线切割成阵列内的个别存储器单元的个别晶体管的间隔开的个别沟道的实例技术。
为继续讨论且参考图8到10，支柱40可被视为具有横向侧33、35、37及39。个别沟道42(图9)可被视为包含分别作为支柱侧33、35、37及39的部分的横向侧41、43、45及47。上部源极/漏极区域44(图10)可被视为包含还分别作为支柱侧33、35、37及39的部分的横向侧49、51、53及55。支柱40及46被展示为具有四边形水平横截面，且具有四个笔直横向侧。可使用包括更少、更多非笔直及/或弯曲横向侧的替代形状。
源极/漏极区域44可被视为包含顶部48(图7)且支柱40可被视为包含顶部50(图7)。在一个实施例中，支柱40经形成为从上部源极/漏极区域44到支柱40的顶部50是导电的(例如，由此上部源极/漏极区域44有效地竖向向上延伸到支柱顶部50，从而不具支柱内顶部48)。在一个实施例中，支柱40经形成为从顶部48到支柱顶部50是非导电的。在一个此实施例中，支柱40经形成为从顶部48到支柱顶部50是绝缘的，且在此另一实施例中，经形成为从顶部48到支柱顶部50是半导电的。
横向地跨越且操作地横向相邻于个别晶体管沟道的横向侧(例如，在所描绘实施例中，沟道侧49、51、53及55中的至少一者)形成存取线。当如此相邻时，此包含有效地形成个别晶体管的存取栅极的存取线的部分。存取线可个别地完全环绕(未展示)相应个别晶体管沟道或可仅位于此类沟道的圆周的部分上方，例如，仅位于晶体管沟道的对置横向侧上方。参考图11到15来描述一种形成存取线的实例方法。
参考图11，已在支柱顶部50上方且横向地跨越个别支柱40的一对第一横向对置侧35、39形成栅极绝缘体52(例如，二氧化硅、氮化硅、高k电介质、铁电材料等)，第一横向对置侧35、39操作地横向相邻于阵列14内的个别沟道42的一对第一横向对置侧43、47且位于横向行相邻支柱40之间(例如，位于行间相邻支柱之间)。存取栅极材料54(例如，TiN)已形成在栅极绝缘体52上方，包括在支柱顶部50上方、在支柱40的第一横向对置侧35、39上方及在沟道42的一对第一横向对置侧43、47上方且在横向行相邻支柱40之间。
参考图12，且在一个实施例中，存取栅极材料54已经受无掩模各向异性蚀刻(即，至少在整个阵列14内无掩模)，且在一个实施例中相对于栅极绝缘体52选择性地进行无掩模各向异性蚀刻以从位于支柱顶部50上方及互连在横向行相邻支柱40之间移除材料54。还可在存取栅极材料54的此无掩模各向异性蚀刻期间或之后如此移除(未展示)栅极绝缘体52。
参考图13，支柱40的行17之间的沟槽21的至少下部部分已插入有牺牲材料56(例如，光致抗蚀剂)。此可通过沉积材料56之后定时回蚀来进行，如所展示。
参考图14，已往回移除(例如，通过定时蚀刻)存取栅极材料54，且在一个实施例中如所展示般选择性地相对于牺牲材料56及栅极绝缘体52移除存取栅极材料54。在所描绘实施例中，此已导致横向地跨越且操作地横向相邻于个别晶体管沟道42的横向侧形成存取线58，因此形成个别晶体管19。如此相邻的个别存取线58的那些部分有效地形成个别晶体管19的存取栅极。位于个别沟道42正下方的数字线28的相应最上部分可用作个别晶体管19的个别下部源极/漏极区域。在一个实施例中且如所展示，个别存取线58呈横向地跨越支柱40的第一横向对置侧35、39的存取线对59、60的形式，第一横向对置侧35、39操作地横向相邻于阵列14内的个别沟道42的第一横向对置侧43、47。在一个实施例中，存取线对59、60位于相应个别列线17中且使所述行中的晶体管互连。在一个实施例中且根据上述处理，在至少两个时间间隔开的蚀刻步骤(例如，图12及图14)中进行存取栅极材料的无掩模各向异性蚀刻，且在一个实施例中，在无掩模各向异性蚀刻步骤的后期步骤(图14)期间使支柱40的行17之间的沟槽21的下部部分插入有牺牲材料56。对59及60中的每一者的实例横向厚度是30埃到75埃。图14展示沿阵列14的列侧的仅四个晶体管19，但数千个、数万个晶体管等将沿个别列及个别行延伸以产生阵列14内的数十万个、数百万个晶体管等。图15展示随后移除牺牲材料56(未展示)。
在一个实施例中，在另一牺牲掩蔽步骤中或以其它方式，个别存取线58的相应存取线对59及60可在阵列14外、在外围区域16内(其中仅图1中展示外围区域16)相对于彼此电耦合(在一个实施例中，直接电耦合)。在本发明中，如果在正常操作中电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，那么区域/材料/组件彼此“电耦合”，且当充分生成次原子正电荷及/或负电荷时，主要通过移动次原子正电荷及/或负电荷来达成彼此电耦合。另一电子组件可位于区域/材料/组件之间且可电耦合到区域/材料/组件。相比来说，当区域/材料/组件被称为“直接电耦合”时，那么无介入电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)位于直接电耦合的区域/材料/组件之间。
参考图16，第二材料62已形成在沟槽21中。材料62可具有任何适合成分，其中如果材料62未完全牺牲，那么其至少下部部分是绝缘的。如果栅极绝缘体52保留在行相邻存取线58之间及/或存取线58上方的沟槽21的基底上，那么栅极绝缘体52有效地变成第二材料62的部分且可具有相同或不同于原始第二材料62的成分，且如图16中所展示般具有相同成分。在一个实施例中，第一材料34及第二材料62经形成为具有彼此相同的成分，且在另一实施例中，经形成为具有彼此不同的成分。
最终形成个别地使其电容器电极中的一者直接抵靠阵列内的个别存储器单元的个别晶体管中的一者的上部源极/漏极区域的横向侧的电容器。在一个实施例中，所述一个电容器电极个别地形成为直接抵靠相应上部源极/漏极区域的不足整个横向侧，且在一个实施例中，形成为直接抵靠相应上部源极/漏极区域的不足一半横向侧。在一个实施例中，形成电容器形成直接抵靠个别上部源极/漏极区域的第一横向对置侧(且在一个此实施例中，不超过两个横向对置侧)的所述一个电容器电极中的个别电容器电极。在一个实施例中，个别上部源极/漏极区域可被视为具有完全环绕的外围横向侧表面，且其中个别一个电容器电极直接抵靠个别上部源极/漏极区域的所有完全环绕的外围横向侧表面。接着参考图17到24来描述形成电容器的两个实例实施例。
参考图17，已充分移除第一材料34及第二材料62以暴露个别上部源极/漏极区域44的环绕外围横向侧49、51、53及55(侧49在图17中不可见)。
参考图18及19，含第一电容器电极材料63(例如，TiN)已形成在支柱40的顶部50及第一横向对置侧35、39上方，第一横向对置侧35、39直接抵靠个别上部源极/漏极区域44的一对第一横向对置侧51、55且位于横向行相邻支柱40直之间。在一个实施例中且如所展示，含第一电容器电极材料63完全环绕且直接抵靠阵列14内的个别上部源极/漏极区域44的所有环绕外围横向侧49、51、53及55(侧49在图18及19中不可见)。材料63的实例厚度是25埃到50埃。
参考图20及21，且在一个实施例中，已对含第一电容器电极材料63进行无掩模各向异性蚀刻(即，至少在整个阵列14内无掩模)以从位于支柱顶部50上方及互连在横向行相邻支柱40之间移除含第一电容器电极材料63。从而，且在一个实施例中，第一电容器电极64已形成为完全环绕且直接抵靠阵列内的个别上部源极/漏极区域的所有环绕外围横向侧。
参考图22，电容器绝缘体66已形成在第一电容器电极64上方且第二电容器电极68已形成在阵列14内的电容器绝缘体66上方，因此形成个别电容器75及个别存储器单元85。在一个实施例中且如所展示，第二电容器电极68是单个的且由阵列14内的电容器75共用。第二电容器电极68的材料可具有相同或不同于含第一电容器电极材料63的成分。在一个实施例中且如所展示，电容器绝缘体66完全环绕个别第一电容器电极64，且第二电容器电极68绕阵列14内的支柱40完全环绕电容器绝缘体66。
实例电容器绝缘体材料包括SiO2、Si3N4及/或高k电介质且由此电容器是非易失性的。替代地，在其它实例实施例中，电容器绝缘体66包含可编程材料，使得电容器经形成为非易失性的且可编程成至少两种不同量值电容状态(例如，由此可编程材料足够厚且在不同状态中保持绝缘，使得足以擦除存储状态的电流不会在操作电压下流动通过可编程材料)。此类实例可编程材料包括铁电材料、导电桥接RAM(CBRAM)材料、相变材料及电阻式RAM(RRAM)材料，其中铁电体被视为是理想的。实例铁电材料包括具有过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸锆铅及钛酸锶钡中的一或多者的铁电体，且其中可具有包含硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂剂。在一个实施例中，电容器绝缘体66包含电介质材料，使得电容器是易失性的。例如，此可包含不可编程电介质材料(例如二氧化硅、氮化硅、氧化铝、高k电介质等)中的一或多者，由此在从电容器的两个电容器电极中的一者或两者移除或充分减小电压/电位之后，无电荷保留在材料66中。非易失性可编程电容器可具有具(若干)可编程材料及(若干)不可编程材料的适合组合的电容器绝缘体。无论如何，电容器绝缘体66的实例厚度是30埃到100埃。
可掺杂有适合导电性改质掺杂剂以提供选定导电性的任何材料(例如材料20及22)可在沉积时及/或随后如此掺杂。
可在上文参考图1到22所描述的实施例中使用如本文中所描述及/或所展示的任何其它(若干)属性或(若干)方面。
图17到22描绘其中第一电容器电极64已形成为使其相应顶部65平坦且与其相应环绕支柱40的平坦顶部50竖向重合的实施例。替代地且举例来说，第一电容器电极可形成为使其相应顶部与其相应环绕支柱的顶部非竖向重合，例如如接着参考图23及24中所展示的替代实施例构造10a所描述。已适当地使用来自上述实施例的类似符号，其中使用后缀“a”或使用不同符号来指示一些构造差异。图23中的构造10a展示在替代图22展示的图20及21之后立即进行的处理。具体来说，在形成第一电容器电极64之后，已在形成电容器绝缘体之前相对于第一电容器电极64选择性地移除支柱40的材料22。图23展示往回移除材料22到上部源极/漏极区域44的顶部48。替代地，在一个实施例中，可移除(未展示)上部源极/漏极区域44的一些上部材料，只要其一些横向侧表面保持横向地抵靠相应第一电容器电极64。替代地，可不将支柱40的材料22向下移除到源极/漏极区域44的顶部48(未展示)。在其中选择性地移除支柱40的材料22的一个实施例中，此移除在形成电容器绝缘体之前移除超过一半支柱材料20/22。
无论如何，图24展示后续处理，其中电容器绝缘体66a及第二电容器电极68a已横向地形成在大部分第一电容器电极64的径向内侧及径向外侧上方，因此形成电容器75a及存储器单元85a。图24展示实例实施例，其中第一电容器电极64已形成为使其顶部65高于其环绕支柱40的顶部50。在一个实施例中且如所展示，电容器绝缘体66a形成为直接抵靠环绕个别源极/漏极区域44的顶部48。在一个实施例中且如所展示，电容器绝缘体66a横向地形成在个别第一电容器电极64的所有径向外侧上方且仅横向地形成在个别第一电容器电极64的一些径向内侧上方。在一个实施例中且如所展示，图23及24可被视为形成呈具有径向内侧及径向外侧的圆筒的形式的第一电容器电极64。电容器绝缘体66a位于第一电容器电极圆筒64的径向外侧及径向内侧上方。第二电容器电极68a位于电容器绝缘体66a上方且位于第一电容器电极圆筒64的径向外侧及径向内侧上方。可使用如本文中所描述及/或所展示的任何其它(若干)属性或(若干)方面。
关于图1到22所描述的上述实施例是在形成第一电容器电极之后缺乏支柱的蚀刻材料的实例方法实施例，而上文关于图23及24所描述的实施例在形成第一电容器电极之后蚀刻支柱的材料。
接着关于如图25到35中所展示的构造10b来描述额外实例实施例。已适当地使用来自上述实施例的类似符号，其中使用后缀“b”或使用不同符号来指示一些构造差异。图25类似于如上文所描述的图16。在图16中，第一材料34及第二材料62可包含相同或不同成分材料，其中图16通过第一材料34与第二材料62之间的虚线界面来展示相同成分。在图25中，第一材料34及第二材料62通过其间的实线界面来展示为具有不同成分。无论如何，在图25到35的实施例中，一种形成个别地包含晶体管及电容器的存储器单元阵列的方法包含分别形成交替的第一竖向延伸支柱40及第二竖向延伸支柱46。第一支柱40从数字线28竖向向上延伸且个别地包含阵列14内的个别存储器单元的个别晶体管的个别沟道42及个别上部源极/漏极区域44。横向地跨越第一支柱40及第二支柱46的横向侧形成栅极绝缘体52及存取线58，第一支柱40及第二支柱46的横向侧操作地横向相邻于个别晶体管沟道42的横向侧。在一个实施例中且如所展示，存取线58可呈存取线对59、60的形式，存取线对59、60操作地横向相邻于阵列14内的个别第一支柱40的个别沟道42的一对第一横向对置侧43、47。
参考图26，已相对于支柱材料22及第一材料34选择性地往回移除(例如，通过定时蚀刻)第二材料62。
参考图27，已沉积且接着在一个实施例中无掩模各向异性蚀刻(即，至少在整个阵列14内无掩模)含第一电容器电极材料63以从位于支柱顶部50上方及横向地位于第一支柱40与第二支柱46之间移除含第一电容器电极材料63。此被展示为横向地跨越第一支柱40及第二支柱46形成第一电容器电极线对67。第一电容器电极线对67直接抵靠阵列14内的个别第一支柱40的个别上部源极/漏极区域44的第一横向对置侧51、55。
参考图28及图29(俯视图)，电容器绝缘体66已形成在第一电容器电极线对67上方且含第二电容器电极材料68已形成在阵列14内的电容器绝缘体66上方。
参考图30及图31(俯视图)，已使材料68及66充分往回平坦化以向上暴露支柱46的第一材料34(图31)。
参考图32，此是图31展示的处理步骤之后的处理步骤中的图31构造的横截面图且水平穿过上部源极/漏极区域44的最上部分截取。已从第一电容器电极线对67的横向侧移除第二支柱46(未展示)的材料34(未展示)。在一个实施例中且如所展示，已将第二支柱的所有材料向下移除到衬底12。
参考图33，已横向地切穿(例如，通过各向同性及/或各向异性蚀刻)第一电容器电极线对67的横向侧(不再展示)以形成个别地直接抵靠阵列14内的个别上部源极/漏极区域44的第一横向对置侧51、55的第一电容器电极64。
参考图34，已沉积且往回平坦化适合电介质材料(例如，如所展示的材料62)以填充在支柱40之间(例如，行内填充在行17之间)，因此有效地再形成支柱46(图34中未用符号标示)。
参考图35，已使含第一电容器电极材料63的上部分凹入/回蚀(或氧化)且使绝缘体材料70(例如，二氧化硅或氮化硅)形成在所述上部部分上方。替代地，作为实例，在图34中沉积电介质材料62之前使材料63凹入，其中此电介质材料62接着填充(未展示)此类凹部。已沉积额外含第二电容器电极材料68，从而形成电容器75及存储器单元85。可使用如本文中所描述及/或所展示的任何其它(若干)属性或(若干)方面。
上文关于图25到35所描述的实施例在横向地切穿第一电容器电极线对的横向侧的所述动作之前将电容器绝缘体提供在第一电容器电极上方且将第二电容器电极提供在电容器绝缘体上方。替代地，可在此切割动作之后提供电容器绝缘体及含第二电容器电极材料，例如如关于图36到42关于构造10c所展示且描述。已适当地使用来自上述实施例的类似符号，其中使用后缀“c”或使用不同符号来指示一些构造差异。
参考图36及37，构造10c对应于图27衬底的处理以产生不同于图28及29中所展示的构造的构造10c。具体来说，在图36及37中，已沉积且往回平坦化电介质材料62以填充沟槽21。接着，已从第一电容器电极线对67的横向侧移除(例如，代替沉积电容器材料66及68且在沉积电容器材料66及68之前)第二支柱46(未展示)的材料34(未展示)。
参考图38，已横向地切穿第一电容器电极线对67(不再展示)的横向侧以形成第一电容器电极64。
参考图39，已通过沉积且往回平坦化电介质材料来有效地再形成支柱46(图34中未用符号标示)，例如其中电介质材料34(例如氮化硅)如所展示般。
参考图40，已相对于其它暴露材料选择性地回蚀第二材料62。
参考图41及42，随后形成电容器绝缘体66及第二电容器电极68。可使用如本文中所描述及/或所展示的任何其它(若干)属性或(若干)方面。
上述处理及图展示例如存储器单元阵列的层/层面/阶层的制造。可将此类额外层/层面/阶层提供或制造在图中所描绘的一个层上方或下方。替代地，可仅制造此单个此类层/层面/阶层。
无论如何，本发明的实施例涵盖一种在阵列区域内形成存储器单元阵列的层的方法，其中所述存储器单元个别地包含晶体管及电容器，其中所述方法包含在所述层的所述阵列区域内使用两个且仅使用两个牺牲掩蔽步骤来形成所述存储器单元。上述实施例中的每一者仅是此方法的实例。具体来说，且例如，图3到5是此类牺牲掩蔽步骤的一个实例(例如，延伸到其中移除材料25的至少上部部分的图5)且上文关于图6及7所展示及所描述的处理是另一实例牺牲掩蔽步骤。在上述实例实施例中且根据此章节的一个实施例，形成个别存储器单元的所描绘层的阵列区域14内不存在其它牺牲掩蔽步骤。此可通过以自对准方式形成电路组件来促进。在本发明中，“自对准”表示其中通过抵靠先前图案化结构的侧壁沉积材料来界定结构的至少横向表面的技术。
在此实施例中，在两个牺牲掩蔽步骤中的每一者中，消减地蚀刻阵列区域内的晶体管的经暴露的含沟道材料，同时使用阵列区域内的此含沟道材料的未暴露部分上方(例如，完全覆盖)的牺牲掩蔽材料作为掩模。在一个此实施例中，在两个牺牲掩蔽步骤中的每一者中，在阵列区域内消减地蚀刻材料，但两个掩蔽步骤均不包括阵列区域内的电容器的材料。例如，图3到5或图6到7展示的掩蔽步骤均不蚀刻阵列区域14内的电容器的材料，至少是因为此尚未形成。
在一个实施例中，两个掩蔽步骤中的循序第一掩蔽步骤包含使用牺牲掩蔽材料来掩蔽数字线材料，同时消减地蚀除经暴露的数字线材料以在牺牲掩蔽材料下方且最终在阵列区域内形成的晶体管及电容器下方形成数字线。在一个实施例中，蚀刻晶体管的栅极材料以形成晶体管栅极，且蚀刻形成电容器的所有材料以在此类蚀刻期间在阵列区域内形成电容器而没有任何掩蔽材料形成在电容器上方。
在一个实施例中，根据本发明的方法包含使个别存储器单元形成为1T-1C。这些个别存储器单元的特征在于：仅具有一个晶体管及仅一个电容器且无其它/额外可操作电子组件(例如，无其它选择装置等)，还可包括使晶体管及电容器互连在一起且使个别存储器单元互连到个别存储器单元外的其它组件的导电材料。
本发明的实施例还涵盖使个别存储器单元形成为2T-2C。此类存储器单元的特征在于：仅具有两个晶体管及仅两个电容器且无其它可操作电子组件(例如，无其它选择装置等)，还可包括使两个晶体管及两个电容器互连在一起且使个别存储器单元互连到个别存储器单元外的其它组件的导电材料。在图43中，2T-2C存储器单元架构示意性地展示为存储器单元2。存储器单元的两个晶体管被标记为T1及T2，且两个电容器被标记为CAP-1及CAP-2。第一晶体管T1的源极/漏极区域与第一电容器(CAP-1)的节点连接，且T1的另一源极/漏极区域与第一比较性位线(BL-1)连接。T1的栅极与字线(WL)连接。第二晶体管T2的源极/漏极区域与第二电容器(CAP-2)的节点连接，且T2的另一源极/漏极区域与第二比较性位线BL-2连接。T2的栅极与字线WL连接。第一电容器及第二电容器(CAP-1及CAP-2)中的每一者具有与共同板(CP)电耦合的节点。共同板可与任何适合电压耦合。比较性位线BL-1及BL-2延伸到电路4，电路4比较两个比较性位线的电性质(例如，电压)以确认存储器单元2的存储器状态。2T-2C存储器单元的优点是：可通过比较两个比较性位线BL-1与BL-2的彼此电性质来确认存储器状态。因此，可省略与其它存储器(例如，1T-1C存储器)相关联的参考位线。在此实施例中，BL-1及BL-2可电耦合到相同感测放大器作为电路4的部分。
图44中展示图22的构造的替代实施例构造，其可包含如同图43中所展示的架构的2T-2C架构。已适当地使用来自上述实施例的相同符号，其中使用后缀“d”来指示一些构造差异。构造10d包含2T-2C架构的个别存储器单元85d且可取决于电容器绝缘体的成分而为易失性或非易失性的。横向紧邻晶体管对19被展示为使其相应栅极直接电耦合在一起以包含阵列的一个2T-2C存储器单元85d。此在图44中由延伸到用于所描绘的两个此类个别对的节点80的导电互连件79示意性展示。互连件79及节点80的构造(未展示)可在图44所在的页面的平面内及/或外且可在阵列14内及/或外。对于BL-1及BL-2，如所展示且根据图43示意图重新配置数字线28d(或其延伸部)。可使用如本文中所描述及/或所展示的任何其它(若干)属性或(若干)方面。
本发明的实施例涵盖独立于制造方法的存储器单元(例如，85、85a、85d)的阵列(例如，14)。然而，独立于制造方法的存储器单元阵列可具有如上文所描述及/或所展示的(若干)属性或(若干)方面中的任一者。此阵列包含存取线(例如，58)的行(例如，17)及数字线的列(例如，15)。列中的个别列包含阵列内的个别存储器单元的竖向延伸晶体管(例如，19)的沟道(例如，42)下方且使所述列中的晶体管互连的数字线(例如，28)。行中的个别行包含位于数字线上方的存取线，其中存取线横向地跨越晶体管沟道的横向侧(例如，41、43、45及/或47)延伸且操作地横向相邻于所述横向侧且使所述行中的晶体管互连。在一个实施例中，此存取线包含存取线对(例如，59、60)，存取线对横向地跨越且操作地横向相邻于使所述行中的晶体管互连的晶体管沟道的一对第一横向对置侧(例如，43、47)延伸。
阵列内的个别存储器单元的电容器(例如，75、75a)个别地包含直接抵靠阵列内的晶体管中的个别晶体管的上部源极/漏极区域(例如，44)的横向侧(例如，49、51、53及/或55)的第一电容器电极(例如，64)。在一个此实施例中，第一电容器电极直接抵靠阵列内的个别晶体管的上部源极/漏极区域的一对第一横向对置侧(例如，51、55及/或49、53)。在一个此实施例中，第一电容器电极直接抵靠阵列内的个别晶体管的上部源极/漏极区域的不超过两个横向对置侧。在此另一实施例中，个别上部源极/漏极区域已完全环绕外围横向侧表面(例如，49、51、53、55)，其中个别第一电容器电极直接抵靠个别上部源极/漏极区域的整个完全环绕的外围横向侧表面。
电容器绝缘体(例如，66)位于第一电容器电极上方且第二电容器电极(例如，68)位于电容器绝缘体上方。在一个实施例中，电容器绝缘体包含铁电材料。
在一个实施例中，个别存储器单元包含在数字线上方竖向延伸的支柱(例如，40)。支柱包含晶体管沟道中的一者及晶体管中的个别晶体管的上部源极/漏极区域。在一个实施例中，此支柱具有为一个晶体管沟道的厚度的至少三倍的竖向厚度。在一个实施例中，支柱经形成为从上部源极/漏极区域到支柱的顶部(例如50)是导电的。在一个实施例中，支柱经形成为从上部源极/漏极区域的顶部(例如48)到支柱的顶部是非导电的。在一个此实施例中，支柱经形成为从上部源极/漏极区域的顶部到支柱顶部是绝缘的，且在另一实施例中，经形成为从上部源极/漏极区域的顶部到支柱顶部是半导电的。
在一个实施例中，第一电容器电极具有平坦且与其支柱的平坦顶部竖向重合的顶部(例如，65)。在另一实施例中，第一电容器具有与其支柱的顶部非竖向重合的顶部。在一个实施例中，第一电容器电极顶部是平坦的。在一个实施例中，第一电容器顶部位于其支柱顶部的竖向外部。在一个实施例中，第一电容器电极直接抵靠阵列内的相应个别晶体管的上部源极/漏极区域的不超过两个横向对置侧。在一个实施例中，个别上部源极/漏极区域具有完全环绕的外围横向侧表面，其中个别第一电容器电极直接抵靠个别上部源极/漏极区域的整个完全环绕的外围横向侧表面。
在一个实施例中，阵列内的个别存储器单元的电容器个别地包含向上敞开且向下敞开的第一电容器电极圆筒(例如，64)，其完全环绕且直接抵靠阵列内的晶体管中的个别晶体管的上部源极/漏极区域的所有外围横向侧。在一个此实施例中，电容器绝缘体及第二电容器电极位于第一电容器电极圆筒的大部分径向内侧及大部分径向外侧上方。在一个实施例中，电容器绝缘体横向地位于第一电容器电极圆筒的所有径向外侧上方且横向地位于第一电容器电极圆筒的仅一些径向内侧上方。在一个实施例中，电容器绝缘体直接抵靠经环绕个别上部源极/漏极区域的顶部。在一个实施例中，电容器绝缘体直接抵靠第一电容器电极圆筒的顶部。在一个实施例中，电容器绝缘体直接抵靠经环绕个别上部源极/漏极区域的顶部且直接抵靠第一电容器电极圆筒的顶部。
在一个实施例中，个别存储器单元是1T-1C，且在另一实施例中是2T-2C。然而，个别存储器单元可具有包括至少一个晶体管及电容器的任何现存或待开发示意图。
结论
在一些实施例中，一种在阵列区域内形成存储器单元阵列的层的方法(其中所述存储器单元个别地包含电容器及竖向延伸晶体管)包含在所述层的所述阵列区域内使用两个且仅使用两个牺牲掩蔽步骤来形成所述存储器单元。
在一些实施例中，一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法包含使用第一牺牲掩模来沿第一方向图案化数字线材料及其上方的含沟道材料以在所述阵列内形成数字线，以使所述含沟道材料的线位于所述数字线上方。使用第二牺牲掩模来沿不同于所述第一方向的第二方向图案化所述含沟道材料，以将所述数字线上方的所述含沟道材料的所述线切割成所述阵列内的个别存储器单元的个别晶体管的间隔开的个别沟道。横向地跨越且操作地横向相邻于所述个别晶体管沟道的横向侧形成栅极绝缘体及存取线。形成电容器，所述电容器个别地使其电容器电极中的一者直接抵靠所述阵列内的所述个别存储器单元的所述个别晶体管中的一者的上部源极/漏极区域的横向侧。
在一些实施例中，一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的层的方法包含在衬底上方形成数字线材料，在所述数字线材料上方形成含沟道材料，及在所述含沟道材料上方形成含源极/漏极材料。图案化所述数字线材料、所述含沟道材料及所述含源极/漏极材料，以在所述阵列内形成数字线且形成竖向延伸支柱，所述支柱包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域。横向地跨越且操作地横向相邻于所述个别晶体管沟道的横向侧形成栅极绝缘体及存取线。在所述支柱中直接抵靠所述阵列内的所述个别上部源极/漏极区域的一对第一横向对置侧的所述第一横向对置侧上方形成第一电容器电极。在所述第一电容器电极上方形成电容器绝缘体且在所述阵列内的所述电容器绝缘体上方形成第二电容器电极。
在一些实施例中，一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法包含形成从数字线竖向向上延伸的支柱，所述支柱个别地包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域。横向地跨越且操作地横向相邻于所述个别晶体管沟道的横向侧形成栅极绝缘体及存取线。形成完全环绕且直接抵靠所述阵列内的所述个别上部源极/漏极区域的所有外围横向侧的第一电容器电极。电容器绝缘体在所述第一电容器电极中的个别第一电容器电极上方形成并完全环绕所述个别第一电容器电极且第二电容器电极在所述阵列内的所述环绕电容器绝缘体上方形成并完全环绕所述环绕电容器绝缘体。
在一些实施例中，一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法包含在衬底上方形成数字线材料，在所述数字线材料上方形成含沟道材料，及在所述含沟道材料上方形成含源极/漏极材料。沿第一方向图案化所述数字线材料、所述含沟道材料及所述含源极/漏极材料以在所述阵列内形成数字线，以使所述含沟道材料的线及所述含源极/漏极材料的线位于所述数字线上方。在横向地位于所述阵列内的所述数字线与其上方的所述线之间的沟槽中形成第一材料。沿不同于所述第一方向的第二方向图案化所述含沟道材料、所述含源极/漏极材料及所述第一材料以形成竖向延伸支柱，所述竖向延伸支柱包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域且使所述第一材料横向地位于所述支柱之间。横向地跨越所述支柱的一对第一横向对置侧形成栅极绝缘体及存取线对，所述对第一横向对置侧操作地横向相邻于所述阵列内的所述个别沟道的一对第一横向对置侧。在横向地位于所述支柱与所述阵列内的所述第一材料之间的沟槽中形成第二材料。充分移除所述第一材料及所述第二材料以暴露所述个别上部源极/漏极区域的环绕外围横向侧。形成完全环绕且直接抵靠所述阵列内的所述个别上部源极/漏极区域的所有所述环绕外围横向侧的第一电容器电极。电容器绝缘体在所述第一电容器电极中的个别第一电容器电极上方形成并完全环绕所述个别第一电容器电极，且第二电容器电极在所述阵列内的所述环绕电容器绝缘体上方形成并完全环绕所述环绕电容器绝缘体。
在一些实施例中，一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法包含形成交替的第一竖向延伸支柱及第二竖向延伸支柱，所述第一支柱从数字线竖向向上延伸且个别地包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域。横向地跨越且操作地横向相邻于所述个别晶体管沟道的横向侧形成栅极绝缘体及存取线。横向地跨越所述第一支柱及所述第二支柱形成第一电容器电极线对。所述第一电容器电极线对直接抵靠所述阵列内的所述个别第一支柱的所述个别上部源极/漏极区域的一对第一横向对置侧。从所述第一电容器电极线对的横向侧移除所述第二支柱的材料且接着横向地切穿所述第一电容器电极线对的所述横向侧以形成第一电容器电极，所述第一电容器电极个别地直接抵靠所述阵列内的所述个别上部源极/漏极区域的所述第一横向对置侧。在所述第一电容器电极上方提供电容器绝缘体且在所述阵列内的所述电容器绝缘体上方提供第二电容器电极。
在一些实施例中，一种存储器单元阵列个别地包含电容器及竖向延伸晶体管，且其中所述阵列包含存取线的行及数字线的列，所述阵列具有所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线。所述行中的个别行包含位于所述数字线上方的存取线。所述存取线横向地跨越并操作地横向相邻于所述晶体管沟道的横向侧延伸且使所述行中的所述晶体管互连。所述阵列内的所述个别存储器单元的电容器个别地包含直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的横向侧的第一电容器电极。电容器绝缘体位于所述第一电容器电极上方。第二电容器电极位于所述电容器绝缘体上方。
在一些实施例中，一种存储器单元阵列个别地包含电容器及竖向延伸晶体管，且其中所述阵列包含存取线的行及数字线的列，所述阵列具有所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线。所述行中的个别行包含位于所述数字线上方的存取线。所述存取线横向地跨越并操作地横向相邻于所述晶体管沟道的横向侧延伸且使所述行中的所述晶体管互连。所述阵列内的所述个别存储器单元的电容器个别地包含直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的一对第一横向对置侧的第一电容器电极。电容器绝缘体位于所述第一电容器电极上方。第二电容器电极位于所述电容器绝缘体上方。
在一些实施例中，一种存储器单元阵列个别地包含电容器及竖向延伸晶体管，且其中所述阵列包含存取线的行及数字线的列，所述阵列具有所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线。所述行中的个别行包含位于所述数字线上方的存取线。所述存取线横向地跨越并操作地横向相邻于所述晶体管沟道的横向侧延伸且使所述行中的所述晶体管互连。所述个别存储器单元包含在所述数字线上方竖向延伸的支柱。所述支柱包含所述晶体管沟道中的一者及所述晶体管中的个别晶体管的上部源极/漏极区域。所述支柱具有为所述一个晶体管沟道的竖向厚度的至少三倍的竖向厚度。所述阵列内的所述个别存储器单元的电容器个别地包含直接抵靠所述支柱的一对第一横向对置侧及所述阵列内的所述相应一个个别晶体管的所述上部源极/漏极区域的第一电容器电极。电容器绝缘体位于所述第一电容器电极上方。第二电容器电极位于所述电容器绝缘体上方。
在一些实施例中，一种存储器单元阵列个别地包含电容器及竖向延伸晶体管，且其中所述阵列包含存取线的行及数字线的列，所述阵列具有所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线。所述行中的个别行包含位于所述数字线上方的存取线。所述存取线横向地跨越并操作地横向相邻于所述晶体管沟道的横向侧延伸且使所述行中的所述晶体管互连。所述阵列内的所述个别存储器单元的电容器个别地包含向上敞开且向下敞开的第一电容器电极圆筒，其完全环绕且直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的所有外围横向侧。电容器绝缘体位于所述第一电容器电极圆筒的径向外侧及径向内侧上方。第二电容器电极位于所述电容器绝缘体上方且位于所述第一电容器电极圆筒的所述径向外侧及所述径向内侧上方。

Claims (74)

1.一种在阵列区域内形成存储器单元阵列的层的方法，所述存储器单元个别地包含电容器及竖向延伸晶体管，所述方法包含在所述层的所述阵列区域内使用两个且仅使用两个牺牲掩蔽步骤来形成所述存储器单元，在所述存储器单元中的个别存储器单元中，所述电容器中的个别电容器经形成为使其电容器电极中的一者直接抵靠所述竖向延伸晶体管中的个别竖向延伸晶体管的上部源极/漏极区域的横向侧。
2.根据权利要求1所述的方法，其中在所述两个牺牲掩蔽步骤中的每一者中，消减地蚀刻所述阵列区域内的所述晶体管的经暴露的含沟道材料，同时将所述阵列区域内的所述含沟道材料的未暴露部分上方的牺牲掩蔽材料用作掩模。
3.根据权利要求1所述的方法，其中在所述两个牺牲掩蔽步骤中的每一者中，消减地蚀刻所述阵列区域内的材料，且所述两个牺牲掩蔽步骤均不蚀刻所述阵列区域内的所述电容器的材料。
4.根据权利要求1所述的方法，其中所述两个牺牲掩蔽步骤中的循序第一牺牲掩蔽步骤包含使用牺牲掩蔽材料来掩蔽数字线材料，同时消减地蚀除经暴露的数字线材料以在所述牺牲掩蔽材料下方且最终在所述阵列区域内形成的所述晶体管及电容器下方形成数字线。
5.根据权利要求1所述的方法，其包括蚀刻所述晶体管的栅极材料以形成晶体管栅极，且蚀刻形成所述电容器的所有材料以在此类蚀刻期间在所述阵列区域内形成所述电容器而没有任何掩蔽材料位于其上方。
6.根据权利要求1所述的方法，其包含使个别存储器单元形成为1T-1C。
7.根据权利要求1所述的方法，其包含使个别存储器单元形成为2T-2C。
8.一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法，所述方法循序地包含：
使用第一牺牲掩模来沿第一方向图案化数字线材料及其上方的含沟道材料以在所述阵列内形成数字线，以使所述含沟道材料的线位于所述数字线上方；
使用第二牺牲掩模来沿不同于所述第一方向的第二方向图案化所述含沟道材料，以将所述数字线上方的所述含沟道材料的所述线切割成所述阵列内的个别存储器单元的个别晶体管的间隔开的个别沟道；
横向地跨越且可操作地横向相邻于所述个别晶体管的所述个别沟道的横向侧形成栅极绝缘体及存取线；及
形成电容器，所述电容器个别地使其电容器电极中的一个电容器电极直接抵靠所述阵列内的所述个别存储器单元的所述个别晶体管中的一者的上部源极/漏极区域的横向侧。
9.根据权利要求8所述的方法，其中所述形成所述电容器形成了多个所述一个电容器电极中的个别电容器电极，所述个别电容器电极直接抵靠所述上部源极/漏极区域中的个别上部源极/漏极区域的一对两个横向对置侧。
10.根据权利要求9所述的方法，其中所述形成所述电容器形成所述多个所述一个电容器电极中的所述个别电容器电极，所述个别电容器电极直接抵靠所述上部源极/漏极区域中的个别上部源极/漏极区域的不超过两个横向对置侧。
11.根据权利要求9所述的方法，其中所述个别上部源极/漏极区域具有完全环绕的外围横向侧表面，所述多个所述一个电容器电极中的所述个别电容器电极直接抵靠所述个别上部源极/漏极区域的所有所述完全环绕的外围横向侧表面。
12.根据权利要求8所述的方法，其包含使所述个别存储器单元形成为1T-1C。
13.根据权利要求8所述的方法，其包含使所述个别存储器单元形成为2T-2C。
14.根据权利要求8所述的方法，其中所述一个电容器电极个别地形成为直接抵靠相应上部源极/漏极区域的不到整个所述横向侧。
15.根据权利要求14所述的方法，其中所述一个电容器电极个别地形成为直接抵靠所述相应上部源极/漏极区域的不到一半所述横向侧。
16.一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的层的方法，其包含：
在衬底上方形成数字线材料，在所述数字线材料上方形成含沟道材料且在所述含沟道材料上方形成含源极/漏极材料；
图案化所述数字线材料、所述含沟道材料及所述含源极/漏极材料以在所述阵列内形成数字线且形成竖向延伸支柱，所述支柱包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域；
横向地跨越且可操作地横向相邻于所述个别晶体管的所述个别沟道的横向侧形成栅极绝缘体及存取线；
在所述支柱的第一横向对置侧上方、直接抵靠所述阵列内的所述个别上部源极/漏极区域的一对第一横向对置侧形成第一电容器电极；及
在所述第一电容器电极上方形成电容器绝缘体且在所述阵列内的所述电容器绝缘体上方形成第二电容器电极。
17.根据权利要求16所述的方法，其中所述图案化包含使用所述阵列层内的多于一个牺牲掩蔽步骤进行消减蚀刻。
18.根据权利要求17所述的方法，其包含使所述个别存储器单元形成为1T-1C或2T-2C及在所述阵列层内使用不超过两个牺牲掩蔽步骤。
19.根据权利要求16所述的方法，其中所述支柱经形成为从所述上部源极/漏极区域到所述支柱的顶部是导电的。
20.根据权利要求16所述的方法，其中所述支柱经形成为从所述上部源极/漏极区域的顶部到所述支柱的顶部是非导电的。
21.根据权利要求20所述的方法，其中所述支柱经形成为从所述上部源极/漏极区域的所述顶部到所述支柱顶部是绝缘的。
22.根据权利要求20所述的方法，其中所述支柱经形成为从所述上部源极/漏极区域的所述顶部到所述支柱顶部是半导电的。
23.根据权利要求16所述的方法，其中所述存取线经形成为包含栅极绝缘体及存取线对，所述栅极绝缘体及所述存取线对横向地跨越第一支柱及第二支柱的一对横向对置侧延伸，所述栅极绝缘体及所述存取线对可操作地横向相邻于所述阵列内的所述第一支柱中的个别第一支柱的所述个别沟道的横向对置侧，所述形成所述栅极绝缘体及所述存取线对包含：
在所述支柱及所述个别晶体管的所述个别沟道的顶部及所述第一横向对置侧上方且在所述支柱中的横向行相邻支柱之间形成栅极绝缘体；
在所述栅极绝缘体上方形成存取栅极材料，包括在所述支柱顶部上方，在所述支柱及所述个别晶体管的所述个别沟道的所述第一横向对置侧上方及在所述横向行相邻支柱之间；及
无掩模各向异性蚀刻来自位于所述支柱顶部上方及来自互连在所述横向行相邻支柱之间的存取线材料且在使所述行中的所述晶体管互连的相应个别行线中形成所述存取线对。
24.根据权利要求23所述的方法，其包含在至少两个时间间隔开的蚀刻步骤中进行所述存取栅极材料的所述无掩模各向异性蚀刻。
25.根据权利要求24所述的方法，其中在所述无掩模各向异性蚀刻步骤的后期步骤期间使支柱行之间的沟槽的下部部分插入有牺牲材料，且在形成所述第一电容器电极之前移除所述牺牲材料。
26.根据权利要求16所述的方法，其中形成所述第一电容器电极包含：
在所述支柱的顶部及所述第一横向对置侧上方、直接抵靠所述个别上部源极/漏极区域的所述第一横向对置侧且在所述支柱中的横向行相邻支柱之间形成含第一电容器电极材料；及
无掩模各向异性蚀刻来自位于所述支柱顶部上方及来自互连在所述横向行相邻支柱之间的所述含第一电容器电极材料。
27.一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法，其包含：
形成从数字线竖向向上延伸的支柱，所述支柱个别地包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域；
横向地跨越且可操作地横向相邻于所述个别晶体管的所述个别沟道的横向侧形成栅极绝缘体及存取线；
形成完全环绕且直接抵靠所述阵列内的所述个别上部源极/漏极区域的所有外围横向侧的第一电容器电极；及
在所述第一电容器电极中的个别电容器电极上方并完全环绕所述第一电容器电极中的个别电容器电极形成电容器绝缘体，且在所述阵列内的所述电容器绝缘体上方并完全环绕所述阵列内的所述电容器绝缘体形成第二电容器电极。
28.根据权利要求27所述的方法，其包含使所述第一电容器电极形成为具有平坦且与其经环绕支柱的平坦顶部竖向重合的顶部。
29.根据权利要求27所述的方法，其包含使所述第一电容器电极形成为具有与其经环绕支柱的顶部非竖向重合的顶部。
30.根据权利要求27所述的方法，其中所述方法在形成所述第一电容器电极之后不蚀刻所述支柱的材料。
31.根据权利要求27所述的方法，其包含在形成所述第一电容器电极之后，在形成所述电容器绝缘体之前选择性地相对于所述第一电容器电极蚀刻所述支柱的材料。
32.根据权利要求31所述的方法，其包含在形成所述电容器绝缘体之前蚀除过半所有支柱材料。
33.根据权利要求31所述的方法，其包含横向地在所述第一电容器电极中的大部分个别第一电容器电极的径向内侧及径向外侧上方形成所述电容器绝缘体及所述第二电容器电极。
34.根据权利要求33所述的方法，其包含直接抵靠经环绕个别上部源极/漏极区域的顶部形成所述电容器绝缘体。
35.根据权利要求33所述的方法，其包含横向地在所述个别第一电容器电极的所有所述径向外侧上方且横向地在所述个别第一电容器电极的仅一些所述径向内侧上方形成所述电容器绝缘体。
36.一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法，其包含：
在衬底上方形成数字线材料，在所述数字线材料上方形成含沟道材料，及在所述含沟道材料上方形成含源极/漏极材料；
沿第一方向图案化所述数字线材料、所述含沟道材料及所述含源极/漏极材料以在所述阵列内形成数字线，以使所述含沟道材料的线及所述含源极/漏极材料的线位于所述数字线上方；
在横向地位于所述阵列内的所述数字线与其上方的所述含沟道材料的所述线及所述含源极/漏极材料的所述线之间的沟槽中形成第一材料；
沿不同于所述第一方向的第二方向图案化所述含沟道材料、所述含源极/漏极材料及所述第一材料以形成竖向延伸支柱，所述竖向延伸支柱包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域且使所述第一材料横向地位于所述支柱之间；
横向地跨越所述支柱的一对第一横向对置侧形成栅极绝缘体及存取线对，所述对第一横向对置侧可操作地横向相邻于所述阵列内的所述个别沟道的一对第一横向对置侧；
在横向地位于所述支柱与所述阵列内的所述第一材料之间的沟槽中形成第二材料；
充分移除所述第一材料及所述第二材料以暴露所述个别上部源极/漏极区域的环绕外围横向侧；
形成完全环绕且直接抵靠所述阵列内的所述个别上部源极/漏极区域的所有所述环绕外围横向侧的第一电容器电极；及
在所述第一电容器电极中的个别第一电容器电极上方并完全环绕所述第一电容器电极中的个别第一电容器电极形成电容器绝缘体且在所述阵列内的所述电容器绝缘体上方并完全环绕所述阵列内的所述电容器绝缘体形成第二电容器电极。
37.根据权利要求36所述的方法，其中所述第一材料及所述第二材料经形成为彼此具有相同成分。
38.根据权利要求36所述的方法，其中所述第一材料及所述第二材料经形成为彼此具有不同成分。
39.根据权利要求36所述的方法，其包含使所述第一电容器电极形成为具有高于其经环绕支柱的顶部的顶部。
40.一种形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法，其包含：
形成交替的第一竖向延伸支柱及第二竖向延伸支柱，所述第一竖向延伸支柱从数字线竖向向上延伸且个别地包含所述阵列内的个别存储器单元的个别晶体管的个别沟道及个别上部源极/漏极区域；
横向地跨越且可操作地横向相邻于所述个别晶体管的所述个别沟道的横向侧形成栅极绝缘体及存取线；
横向地跨越第一竖向延伸支柱及第二竖向延伸支柱形成第一电容器电极线对，所述第一电容器电极线对直接抵靠所述阵列内的个别第一竖向延伸支柱的所述个别上部源极/漏极区域的一对第一横向对置侧；
从所述第一电容器电极线对的横向侧移除所述第二竖向延伸支柱的材料且接着横向地切割穿透所述第一电容器电极线对的所述横向侧以形成第一电容器电极，所述第一电容器电极个别地直接抵靠所述阵列内的所述个别上部源极/漏极区域的所述第一横向对置侧；及
在所述第一电容器电极上方提供电容器绝缘体且在所述阵列内的所述电容器绝缘体上方提供第二电容器电极。
41.根据权利要求40所述的方法，其中所述提供是在所述切割之后发生。
42.根据权利要求40所述的方法，其中所述提供是在所述切割之前发生。
43.根据权利要求40所述的方法，其中所述移除是移除所述第二竖向延伸支柱的所有材料。
44.根据权利要求40所述的方法，其中所述存取线经形成为包含栅极绝缘体及存取线对，所述栅极绝缘体及所述存取线对横向地跨越所述第一竖向延伸支柱及所述第二竖向延伸支柱的一对第一横向对置侧延伸，所述栅极绝缘体及所述存取线对可操作地横向相邻于所述阵列内的所述第一竖向延伸支柱中的个别第一竖向延伸支柱的所述个别沟道的第一横向对置侧。
45.一种个别地包含电容器及竖向延伸晶体管的存储器单元阵列，所述阵列包含存取线的行及数字线的列，包含：
所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线；
所述行中的个别行，其包含位于所述数字线上方的存取线，所述存取线横向地跨越并可操作地横向相邻于所述竖向延伸晶体管的所述沟道的横向侧延伸且使所述行中的所述晶体管互连；及
所述阵列内的所述个别存储器单元的电容器，其个别地包含：
第一电容器电极，其直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的横向侧；
电容器绝缘体，其位于所述第一电容器电极上方；及
第二电容器电极，其位于所述电容器绝缘体上方。
46.根据权利要求45所述的阵列，其中所述存取线包含横向地跨越所述行中的所述竖向延伸晶体管的所述沟道的一对第一横向对置侧延伸的存取线对。
47.根据权利要求45所述的阵列，其中所述第一电容器电极直接抵靠所述阵列内的所述个别晶体管的所述上部源极/漏极区域的横向对置侧。
48.根据权利要求47所述的阵列，其中所述第一电容器电极直接抵靠所述阵列内的所述个别晶体管的所述上部源极/漏极区域的不超过两个横向对置侧。
49.根据权利要求47所述的阵列，其中个别上部源极/漏极区域具有完全环绕的外围横向侧表面，个别第一电容器电极直接抵靠所述个别上部源极/漏极区域的所有所述完全环绕的外围横向侧表面。
50.根据权利要求45所述的阵列，其中所述第一电容器电极个别地直接抵靠相应上部源极/漏极区域的所述横向侧的不足整个。
51.根据权利要求45所述的阵列，其中所述第一电容器电极个别地直接抵靠相应上部源极/漏极区域的所述横向侧的不足一半。
52.根据权利要求45所述的阵列，其中所述电容器绝缘体包含可编程材料。
53.根据权利要求52所述的阵列，其中所述电容器绝缘体包含可编程铁电材料。
54.根据权利要求45所述的阵列，其中所述个别存储器单元是1T-1C。
55.根据权利要求45所述的阵列，其中所述个别存储器单元是2T-2C。
56.一种个别地包含电容器及竖向延伸晶体管的存储器单元阵列，所述阵列包含存取线的行及数字线的列，包含：
所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线；
所述行中的个别行，其包含位于所述数字线上方的存取线，所述存取线横向地跨越并可操作地横向相邻于所述竖向延伸晶体管的所述沟道的横向侧延伸且使所述行中的所述晶体管互连；及
所述阵列内的所述个别存储器单元的电容器，其个别地包含：
第一电容器电极，其直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的一对第一横向对置侧；
电容器绝缘体，其位于所述第一电容器电极上方；及
第二电容器电极，其位于所述电容器绝缘体上方。
57.根据权利要求56所述的阵列，其中所述个别存储器单元是1T-1C。
58.根据权利要求56所述的阵列，其中所述个别存储器单元是2T-2C。
59.一种个别地包含电容器及竖向延伸晶体管的存储器单元阵列，所述阵列包含存取线的行及数字线的列，包含：
所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线；
所述行中的个别行，其包含位于所述数字线上方的存取线，所述存取线横向地跨越并可操作地横向相邻于所述竖向延伸晶体管的所述沟道的横向侧延伸且使所述行中的所述晶体管互连；及
所述个别存储器单元，其包含在所述数字线上方竖向延伸的支柱，所述支柱包含所述竖向延伸晶体管的所述沟道中的一者及所述晶体管中的个别晶体管的上部源极/漏极区域，所述支柱具有为所述竖向延伸晶体管的所述沟道中的所述一者的竖向厚度的至少三倍的竖向厚度；及
所述阵列内的所述个别存储器单元的电容器，其个别地包含：
第一电容器电极，其直接抵靠所述支柱的一对第一横向对置侧及所述阵列内的相应一个个别晶体管的所述上部源极/漏极区域；
电容器绝缘体，其位于所述第一电容器电极上方；及
第二电容器电极，其位于所述电容器绝缘体上方。
60.根据权利要求59所述的阵列，其中所述支柱经形成为从所述上部源极/漏极区域到所述支柱的顶部是导电的。
61.根据权利要求59所述的阵列，其中所述支柱经形成为从所述上部源极/漏极区域的顶部到所述支柱的顶部是非导电的。
62.根据权利要求61所述的阵列，其中所述支柱经形成为从所述上部源极/漏极区域的所述顶部到所述支柱顶部是绝缘的。
63.根据权利要求61所述的阵列，其中所述支柱经形成为从所述上部源极/漏极区域的所述顶部到所述支柱顶部是半导电的。
64.根据权利要求59所述的阵列，其中所述第一电容器电极具有平坦且与其支柱的平坦顶部竖向重合的顶部。
65.根据权利要求59所述的阵列，其中所述第一电容器电极具有与其支柱的顶部非竖向重合的顶部。
66.根据权利要求65所述的阵列，其中所述第一电容器电极顶部是平坦的。
67.根据权利要求59所述的阵列，其中所述第一电容器电极直接抵靠所述阵列内的所述相应一个个别晶体管的所述上部源极/漏极区域的不超过两个横向对置侧。
68.根据权利要求59所述的阵列，其中个别上部源极/漏极区域具有完全环绕的外围横向侧表面，个别第一电容器电极直接抵靠所述个别上部源极/漏极区域的所有所述完全环绕的外围横向侧表面。
69.一种个别地包含电容器及竖向延伸晶体管的存储器单元阵列，所述阵列包含存取线的行及数字线的列，包含：
所述列中的个别列，其包含位于所述阵列内的个别存储器单元的竖向延伸晶体管的沟道下方且使所述列中的所述晶体管互连的数字线；
所述行中的个别行，其包含位于所述数字线上方的存取线，所述存取线横向地跨越并可操作地横向相邻于所述竖向延伸晶体管的所述沟道的横向侧延伸且使所述行中的所述晶体管互连；及
所述阵列内的所述个别存储器单元的电容器，其个别地包含：
向上敞开且向下敞开的第一电容器电极圆筒，其完全环绕且直接抵靠所述阵列内的所述晶体管中的个别晶体管的上部源极/漏极区域的所有外围横向侧；
电容器绝缘体，其位于所述第一电容器电极圆筒的径向外侧及径向内侧上方；及
第二电容器电极，其位于所述电容器绝缘体上方且位于所述第一电容器电极圆筒的所述径向外侧及所述径向内侧上方。
70.根据权利要求69所述的阵列，其中所述电容器绝缘体及所述第二电容器电极位于所述第一电容器电极圆筒的所述径向内侧的一部分及所述径向外侧的一部分上方。
71.根据权利要求69所述的阵列，其中所述电容器绝缘体横向地位于所述第一电容器电极圆筒的所有所述径向外侧上方且横向地位于所述第一电容器电极圆筒的所述径向内侧的一部分上方。
72.根据权利要求69所述的阵列，其中所述电容器绝缘体直接抵靠经环绕个别上部源极/漏极区域的顶部。
73.根据权利要求69所述的阵列，其中所述电容器绝缘体直接抵靠所述第一电容器电极圆筒的顶部。
74.根据权利要求69所述的阵列，其中所述电容器绝缘体直接抵靠经环绕的个别上部源极/漏极区域的顶部且直接抵靠所述第一电容器电极圆筒的顶部。
CN201780082818.4A 2017-01-10 2017-12-22 存储器单元阵列及形成存储器单元阵列的层的方法 Active CN110214374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/402,463 2017-01-10
US15/402,463 US9837420B1 (en) 2017-01-10 2017-01-10 Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
PCT/US2017/068223 WO2018132249A1 (en) 2017-01-10 2017-12-22 Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Publications (2)

Publication Number Publication Date
CN110214374A CN110214374A (zh) 2019-09-06
CN110214374B true CN110214374B (zh) 2024-03-19

Family

ID=60452123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780082818.4A Active CN110214374B (zh) 2017-01-10 2017-12-22 存储器单元阵列及形成存储器单元阵列的层的方法

Country Status (4)

Country Link
US (4) US9837420B1 (zh)
CN (1) CN110214374B (zh)
TW (1) TWI659416B (zh)
WO (1) WO2018132249A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US9972626B1 (en) * 2017-06-22 2018-05-15 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
EP3646379A4 (en) * 2017-06-29 2020-07-01 Micron Technology, Inc. STORAGE ARRANGEMENTS WITH VERTICAL ALTERNATING LAYERS OF INSULATING MATERIAL AND STORAGE CELLS AND METHOD FOR PRODUCING A STORAGE ARRANGEMENT WITH STORAGE CELLS THAT INDIVIDUALLY INCLUDE A TRANSISTOR AND A CAPACITOR
US10679687B2 (en) 2017-08-22 2020-06-09 Micron Technology, Inc. Memory cells and arrays of memory cells
US10461185B2 (en) 2017-12-22 2019-10-29 Micron Technology, Inc. Assemblies having conductive structures along pillars of semiconductor material
US10229874B1 (en) * 2018-03-22 2019-03-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
US10388658B1 (en) * 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10381352B1 (en) * 2018-05-04 2019-08-13 Micron Technology, Inc. Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies
US10686014B2 (en) * 2018-06-26 2020-06-16 International Business Machines Corporation Semiconductor memory device having a vertical active region
US10818673B2 (en) 2018-10-03 2020-10-27 Micron Technology, Inc. Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars
US10825828B2 (en) 2018-10-11 2020-11-03 Micron Technology, Inc. Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation
US10886285B2 (en) * 2018-12-07 2021-01-05 Micron Technology, Inc. Memory circuitry and methods of forming memory circuitry
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US10833092B2 (en) 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11177266B2 (en) 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11171146B2 (en) * 2019-12-12 2021-11-09 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11088142B2 (en) * 2019-12-26 2021-08-10 Micron Technology, Inc. Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
US11600535B2 (en) 2020-05-06 2023-03-07 Micron Technology, Inc. Integrated assemblies having conductive material along three of four sides around active regions, and methods of forming integrated assemblies
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11355531B1 (en) * 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines
CN116133362A (zh) * 2021-08-04 2023-05-16 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082875A1 (en) * 2001-10-30 2003-05-01 Brian Lee Method of forming a deep trench dram cell
US20030119258A1 (en) * 2001-11-14 2003-06-26 Stmicroelectronics S.R.L. Process for fabricating a dual charge storage location memory cell
US20040070018A1 (en) * 1995-09-20 2004-04-15 Brent Keeth Semiconductor memory circuitry
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
US20070037334A1 (en) * 2005-08-15 2007-02-15 Klaus Muemmler Memory device and method of manufacturing a memory device
CN101140935A (zh) * 2006-09-07 2008-03-12 奇梦达股份公司 存储单元阵列以及形成该存储单元阵列的方法
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN102468181A (zh) * 2010-11-08 2012-05-23 海力士半导体有限公司 具有埋入式结的垂直晶体管及其制造方法
US20130037879A1 (en) * 2011-08-08 2013-02-14 Micron Technology, Inc. Vertical devices and methods of forming

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405553B2 (ja) 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) * 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7430986B2 (en) 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
US7763513B2 (en) * 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) * 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
US8450175B2 (en) * 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6305050B2 (ja) 2013-12-18 2018-04-04 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9252205B2 (en) 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) * 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) * 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
KR20180036879A (ko) * 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) * 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070018A1 (en) * 1995-09-20 2004-04-15 Brent Keeth Semiconductor memory circuitry
US20030082875A1 (en) * 2001-10-30 2003-05-01 Brian Lee Method of forming a deep trench dram cell
US20030119258A1 (en) * 2001-11-14 2003-06-26 Stmicroelectronics S.R.L. Process for fabricating a dual charge storage location memory cell
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
US20070037334A1 (en) * 2005-08-15 2007-02-15 Klaus Muemmler Memory device and method of manufacturing a memory device
CN101140935A (zh) * 2006-09-07 2008-03-12 奇梦达股份公司 存储单元阵列以及形成该存储单元阵列的方法
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN102468181A (zh) * 2010-11-08 2012-05-23 海力士半导体有限公司 具有埋入式结的垂直晶体管及其制造方法
US20130037879A1 (en) * 2011-08-08 2013-02-14 Micron Technology, Inc. Vertical devices and methods of forming

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
动态随机存储器器件研究进展;吴俊等;《中国科学:物理学 力学 天文学》;20161020(第10期);全文 *

Also Published As

Publication number Publication date
US20200017839A1 (en) 2020-01-16
US20190136207A1 (en) 2019-05-09
US10443046B2 (en) 2019-10-15
US9837420B1 (en) 2017-12-05
CN110214374A (zh) 2019-09-06
WO2018132249A1 (en) 2018-07-19
TW201826268A (zh) 2018-07-16
US20180195049A1 (en) 2018-07-12
US10676722B2 (en) 2020-06-09
US10202583B2 (en) 2019-02-12
TWI659416B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
CN110214374B (zh) 存储器单元阵列及形成存储器单元阵列的层的方法
TWI692081B (zh) 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
CN109937481B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
CN110168727B (zh) 包括垂直对置电容器对的阵列及其形成方法
CN110192278B (zh) 电容器阵列和存储器单元阵列及其形成方法
CN109891587B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
CN110520989B (zh) 存储器阵列
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN110800107A (zh) 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法
CN112106196A (zh) 晶体管、晶体管阵列、个别包括电容器及在竖向上延伸的晶体管的存储器单元阵列及形成晶体管阵列的方法
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
WO2022026209A1 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
CN111292785A (zh) 存储器电路和形成存储器电路的方法
CN114121801A (zh) 用于形成垂直晶体管阵列和存储器单元阵列的方法
CN114334835A (zh) 集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法
KR101155093B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant