CN116133362A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116133362A
CN116133362A CN202110890950.6A CN202110890950A CN116133362A CN 116133362 A CN116133362 A CN 116133362A CN 202110890950 A CN202110890950 A CN 202110890950A CN 116133362 A CN116133362 A CN 116133362A
Authority
CN
China
Prior art keywords
capacitor
forming
oxide layer
substrate
capacitor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110890950.6A
Other languages
English (en)
Inventor
王沛萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110890950.6A priority Critical patent/CN116133362A/zh
Priority to PCT/CN2022/076281 priority patent/WO2023010826A1/zh
Priority to EP22748212.2A priority patent/EP4152393A4/en
Priority to US17/660,060 priority patent/US20230041544A1/en
Priority to TW111123067A priority patent/TWI800410B/zh
Publication of CN116133362A publication Critical patent/CN116133362A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成电容基板，所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间且覆盖所述电容转接结构顶面的隔离层；去除覆盖于所述电容转接结构顶面的所述隔离层，暴露所述电容转接结构；氧化所述电容基板暴露有所述电容转接结构的表面，形成氧化层；去除所述氧化层，暴露所述电容转接结构。本发明减少了电容转接结构表面的缺陷，且避免了相邻电容转接结构之间短路的问题，从而改善了半导体结构的电性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括用于存储电荷的电容器和存取电容器的晶体管。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
所述电容器通过电容基板中的电容转接结构与所述漏极连接。但是，由于当前制造工艺的限制，电容基板表面易产生缺陷，且相邻的电容转接结构之间易发生短路。
因此，如何减少电容基板表面的缺陷，并避免相邻电容转接结构之间的短路，以提高半导体结构的电性能，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有的电容基本表面易产生缺陷且相邻的电容转接结构之间易发生短路的问题，以提高半导体结构的电性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
形成电容基板，所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间且覆盖所述电容转接结构顶面的隔离层；
去除覆盖于所述电容转接结构顶面的所述隔离层，暴露所述电容转接结构；
氧化所述电容基板暴露有所述电容转接结构的表面，形成氧化层；
去除所述氧化层，暴露所述电容转接结构。
可选的，形成电容基板的具体步骤包括：
提供衬底，所述衬底内具有多个电容接触区；
形成多个电容转接结构于所述衬底表面，且多个所述电容转接结构与多个所述电容接触区一一对应电连接；
形成填充满相邻所述电容转接结构之间的间隙并覆盖所述电容转接结构顶面的隔离层。
可选的，去除覆盖于所述电容转接结构顶面的所述隔离层的具体步骤包括：
采用干法刻蚀工艺刻蚀所述隔离层。
可选的，所述隔离层的材料为氮化物材料；采用干法刻蚀工艺刻蚀所述隔离层的具体步骤还包括：
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层。
可选的，氧化所述电容基板暴露有所述电容转接结构的表面的具体步骤包括：
采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面。
可选的，采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面时的反应温度为25℃～300℃。
可选的，采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面的具体步骤包括：
传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面。
可选的，所述混合气体等离子体的流量为100sccm～15000sccm，所述混合气体等离子体的压力为10mtorr～10000mtoor。
可选的，传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面的具体步骤包括：
采用100W～10000W的射频功率电离包括O2和H2N2的混合气体，形成混合气体等离子体；
传输所述混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面。
可选的，去除所述氧化层的具体步骤包括：
清洗所述电容基板。
可选的，清洗所述电容基板的具体步骤包括：
采用DHF溶液清洗所述电容基板。
可选的，DHF溶液中HF与H2O的体积比为(10:1)～(1000:1)。
可选的，去除所述氧化层的具体步骤包括：
采用湿法刻蚀工艺去除所述氧化层。
可选的，采用湿法刻蚀工艺去除所述氧化层的具体步骤包括：
选择对所述氧化层和所述电容转接结构的刻蚀选择比大于或者等于10:1的湿法刻蚀剂去除所述氧化层。
可选的，所述电容转接结构的材料为金属材料；采用湿法刻蚀工艺去除所述氧化层的具体步骤包括：
采用碱性溶液作为湿法刻蚀剂去除所述氧化层。
可选的，采用碱性溶液作为湿法刻蚀剂去除所述氧化层的具体步骤包括：
采用NH4OH与H2O的混合溶液作为湿法刻蚀剂去除所述氧化层。
可选的，所述湿法刻蚀剂中NH4OH与H2O的体积比为(5:1)～(1000:1)。
可选的，去除所述氧化层之后，还包括如下步骤：
干燥所述电容基板。
可选的，干燥所述电容基板的具体步骤包括：
采用氮气和异丙醇的混合气体吹扫所述电容基板。
为了解决上述问题，本发明还提供了一种半导体结构，采用如上述任一项所述的半导体结构的形成方法形成。
本发明提供的半导体结构及其形成方法，在去除隔离层并暴露电容转接结构的顶面之后，采用氧化的方式氧化所述电容转接结构的表面以及残留于电容转接结构表面的导电颗粒物，使得所述电容基板表面材料均一，去除所述氧化层之后，所述电容转接结构表面的缺陷、以及所述电容转接结构表面和所述隔离层表面残留的颗粒物均可以去除，减少了电容转接结构表面的缺陷，且避免了相邻电容转接结构之间短路的问题，从而改善了半导体结构的电性能。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2D是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图；
附图3A-3D是本发明具体实施方式在形成氧化层的过程中主要的工艺截面示意图；
附图4A-4E是本发明具体实施方式在去除氧化层的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2D是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2D所示，所述半导体结构的形成方法，包括如下步骤：
步骤S11，形成电容基板21，所述电容基板21包括多个电容转接结构211以及位于相邻所述电容转接结构211之间且覆盖所述电容转接结构211顶面的隔离层212，如图2A所示。
可选的，形成电容基板21的具体步骤包括：
提供衬底20，所述衬底20内具有多个电容接触区；
形成多个电容转接结构211于所述衬底20表面，且多个所述电容转接结构211与多个所述电容接触区一一对应电连接；
形成填充满相邻所述电容转接结构211之间的间隙并覆盖所述电容转接结构211顶面的隔离层212。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20内具有呈阵列排布的多个有源区，每一所述有源区中均包括位线接触区和电容接触区。在形成多个所述电容转接结构211之前，还可以先于所述衬底20表面形成电容接触层，所述电容接触层中具有与多个所述电容接触区一一电性接触的电容接触点。所述电容接触点的材料可以为多晶硅。之后，形成与多个所述电容接触点一一对应电连接的多个所述电容转接结构211。所述电容转接结构211的材料可以为导电金属材料，例如钨。多个所述电容转接结构211相互独立，即相邻的所述电容转接结构211之间具有空隙。为了避免相邻所述电容转接结构211之间的影响，在形成多个所述电容转接结构211之后，沉积绝缘材料于相邻所述电容转接结构211之间的空隙内并覆盖所述电容转接结构211的顶面，形成如图2A所示的隔离层212。所述隔离层212的材料可以为氧化物材料(例如二氧化硅)，也可以为氮化物材料(例如氮化硅)。
步骤S12，去除覆盖于所述电容转接结构211顶面的所述隔离层212，暴露所述电容转接结构211，如图2B所示。
可选的，去除覆盖于所述电容转接结构211顶面的所述隔离层212的具体步骤包括：
采用干法刻蚀工艺刻蚀所述隔离层212。
可选的，所述隔离层212的材料为氮化物材料；采用干法刻蚀工艺刻蚀所述隔离层212的具体步骤还包括：
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层212。
具体来说，在所述隔离层212的材料为氮化硅等氮化物材料时，可以采用CF4、CHF3和O2的混合气体作为刻蚀气体、沿图2B中箭头所示的方向(即垂直于所述电容基板21表面的方向)向下刻蚀所述隔离层212，以所述电容转接结构211作为刻蚀截止层，去除部分的所述隔离层212，暴露所述电容转接结构211的顶面，如图2B所示。在采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀的过程中，CF4、CHF3和O2的混合气体形成的等离子体会对所述电容转接结构211的顶面造成损伤，使得所述电容转接结构211中的材料粒子被轰出，部分材料粒子还容易被O2氧化，形成包括材料粒子和材料粒子氧化物的颗粒物22，所述颗粒物22粘附于所述电容基板21表面，如图2B所示。
以所述电容转接结构211的材料为钨为例，CF4、CHF3和O2的混合气体形成的等离子体对所述电容转接结构211的表面造成轰击，造成钨颗粒和氧化钨颗粒残留于所述电容基板21表面。
步骤S13，氧化所述电容基板21暴露有所述电容转接结构211的表面，形成氧化层23，如图2C所示。
本具体实施方式在暴露所述电容转接结构211的顶面之后，通过氧化的方式使得所述电容基板21表面残留的所述材料粒子以及所述电容转接结构211的顶面均形成与所述材料粒子氧化物成分相同的所述氧化层23。所述电容基板21顶面材料的统一，便于后续彻底去除所述电容基板21表面的所述颗粒物22，避免了相邻电容转接结构211之间短路的问题；且部分去除或者完全去除所述电容转接结构211表面的损伤区域，使得所述电容转接结构211表面的缺陷减少或是完全消除。
可选的，氧化所述电容基板21暴露有所述电容转接结构211的表面的具体步骤包括：
采用O2等离子体氧化所述电容基板21暴露有所述电容转接结构211的表面。
可选的，采用O2等离子体氧化所述电容基板21暴露有所述电容转接结构211的表面时的反应温度为25℃～300℃。举例来说，采用O2等离子体氧化所述电容基板21暴露有所述电容转接结构211的表面时的反应温度为25℃～100℃、150℃～200℃或者200℃～250℃，较优的反应温度为200℃～250℃。
可选的，采用O2等离子体氧化所述电容基板21暴露有所述电容转接结构211的表面的具体步骤包括：
传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构211的所述电容基板21表面。
可选的，所述混合气体等离子体的流量为100sccm～15000sccm。举例来说，所述混合气体等离子体的流量为100sccm～500sccm、400sccm～100sccm、1000sccm～5000sccm、8000sccm～12000sccm或者10000sccm～15000sccm，较优的流量为8000sccm～12000sccm。在采用O2等离子体氧化所述电容基板21暴露有所述电容转接结构211的表面的初始阶段，所述混合气体等离子体的流量可以处于相对较高的状态；在氧化接近饱和的阶段，所述混合气体等离子体的流量则可以调整到相对较低的状态。这是因为，所述混合气体等离子体的流量处于相对较高的状态时，主要进行所述电容转接结构211表面的氧化反应；所述混合气体等离子体的流量处于相对较低的状态时，主要进行反应残留物的清扫。
可选的，所述混合气体等离子体的压力为10mtorr～10000mtoor。举例来说，所述混合气体等离子体的压力为10mtorr～100mtorr、50mtorr～500mtorr、500mtorr～1200mtorr或者2000mtorr～10000mtorr，较优的压力为500mtorr～1200mtorr。
可选的，传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构211的所述电容基板21表面的具体步骤包括：
采用100W～10000W的射频功率电离包括O2和H2N2的混合气体，形成混合气体等离子体；举例来说，所述射频功率可以为100W～500W、500W～1000W、2500W～5000W或者5000W～10000W，较优的射频功率为2500W～5000W。
传输所述混合气体等离子体至暴露有所述电容转接结构211的所述电容基板21表面。
附图3A-3D是本发明具体实施方式在形成氧化层的过程中主要的工艺截面示意图。举例来说，形成所述氧化层23的具体步骤包括：首先，提供反应腔室30，所述反应腔室30内具有支撑台31、位于所述反应腔室30上部的喷淋头32，所述喷淋头与进气通道33连通，在放置所述电容基板21至所述反应腔室30之前，先预热用于承载所述电容基板21的所述支撑台31至25℃～300℃，如图3A所示。之后，放置所述电容基板21至所述支撑台31表面，并通过所述进气通道33向所述反应腔室30内传输作为干法刻蚀气体的O2、H2N2和N2的混合气体或者O2、H2N2和Ar的混合气体，所述干法刻蚀气体经所述喷淋头32均匀分散后、再经100W～10000W的射频功率电离，形成包括O2等离子体、H2N2等离子体和N2等离子体的混合气体等离子体或者形成包括O2等离子体、H2N2等离子体和Ar等离子体的混合气体等离子体，所述混合气体等离子体氧化所述电容基板21表面，形成所述氧化层23，如图3B所示。本步骤中所述混合气体等离子体的流量为100sccm～15000sccm、所述混合气体等离子体的压力为10mtorr～10000mtoor，通过采用低流量低压力的所述干法刻蚀气体，便于控制氧化终点，避免对所述电容转接结构211造成过度氧化。接着，持续对所述反应腔室30进行N2吹扫，使得所述电容基板21降至室温，如图3C所示。然后，将所述电容基板21自所述反应腔室30中取出。
步骤S14，去除所述氧化层23，暴露所述电容转接结构211，如图2D所示。
可选的，去除所述氧化层23的具体步骤包括：
清洗所述电容基板21。
可选的，清洗所述电容基板21的具体步骤包括：
采用DHF溶液清洗所述电容基板21。
可选的，DHF溶液中HF与H2O的体积比为(10:1)～(1000:1)。举例来说，DHF溶液中HF与H2O的体积比为(10:1)～(50:1)、(20:1)～(100:1)、(200:1)～(800:1)或者(500:1)～(1000:1)，较优的体积比为(200:1)～(800:1)。
附图4A-4E是本发明具体实施方式在去除氧化层的过程中主要的工艺截面示意图。举例来说，洗所述电容基板21的具体步骤包括：首先，通过第一喷射管40向所述电容基板21上的所述氧化层23喷射去离子水，以将所述氧化层23润湿，如图4A所示。之后，通过所述第一喷射管40继续向所述电容基板21的所述氧化层23表面喷射DHF(去离子水稀释的HF)溶液，如图4B所示，以去除所述氧化层23表面的颗粒污染物和自然氧化物，暴露所述氧化层23。
可选的，去除所述氧化层23的具体步骤包括：
采用湿法刻蚀工艺去除所述氧化层23。
可选的，采用湿法刻蚀工艺去除所述氧化层23的具体步骤包括：
选择对所述氧化层23和所述电容转接结构211的刻蚀选择比大于或者等于10:1的湿法刻蚀剂去除所述氧化层23。
由于本具体实施方式通过氧化将所述电容基板21表面残留颗粒物的成分统一，且所述氧化层23的组分与所述电容转接结构211的组分不同，因此，可以通过选择对所述氧化层23和所述电容转接结构211具有高刻蚀选择比的刻蚀剂充分去除所述氧化层23，且不对所述电容转接结构211造成损伤。
可选的，所述电容转接结构211的材料为金属材料；采用湿法刻蚀工艺去除所述氧化层23的具体步骤包括：
采用碱性溶液作为湿法刻蚀剂去除所述氧化层23。
可选的，采用碱性溶液作为湿法刻蚀剂去除所述氧化层23的具体步骤包括：
采用NH4OH与H2O的混合溶液作为湿法刻蚀剂去除所述氧化层23。
可选的，所述湿法刻蚀剂中NH4OH与H2O的体积比为(5:1)～(1000:1)。举例来说，所述湿法刻蚀剂中NH4OH与H2O的体积比为(5:1)～(100:1)、(20:1)～(200:1)、(50:1)～(500:1)或者(100:1)～(1000:1)，较优的体积比为(50:1)～(500:1)。
可选的，去除所述氧化层23之后，还包括如下步骤：
干燥所述电容基板21。
可选的，干燥所述电容基板21的具体步骤包括：
采用氮气和异丙醇的混合气体吹扫所述电容基板21。
以下以所述电容转接结构211的材料为钨、所述氧化层23的材料为氧化钨为例进行说明。首先，通过所述第一喷射管40向所述氧化层23表面喷射包括NH4OH与H2O的ADM溶液，如图4C所示，ADM溶液能够与氧化钨反应、但是不与钨反应，且ADM溶液对氧化钨和钨的刻蚀选择比为50：1，从而能充分去除氧化钨、且不对钨造成损伤。之后，再次通过所述第一喷射管40向所述电容基板21表面喷射去离子水，如图4D所示，去除残余的ADM溶液。接着，通过第二喷射管41倾斜(例如图4E中的箭头方向)向所述电容基板21表面喷射氮气和异丙醇的混合气体，如图4E所示，防止残留的水汽再次氧化钨。
不仅如此，本具体实施方式还提供了一种半导体结构，采用如上述任一项所述的半导体结构的形成方法形成。
本具体实施方式提供的半导体结构及其形成方法，在去除隔离层并暴露电容转接结构的顶面之后，采用氧化的方式氧化所述电容转接结构的表面以及残留于电容转接结构表面的导电颗粒物，使得所述电容基板表面材料均一，去除所述氧化层之后，所述电容转接结构表面的缺陷、以及所述电容转接结构表面和所述隔离层表面残留的颗粒物均可以去除，减少了电容转接结构表面的缺陷，且避免了相邻电容转接结构之间短路的问题，从而改善了半导体结构的电性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成电容基板，所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间且覆盖所述电容转接结构顶面的隔离层；
去除覆盖于所述电容转接结构顶面的所述隔离层，暴露所述电容转接结构；
氧化所述电容基板暴露有所述电容转接结构的表面，形成氧化层；
去除所述氧化层，暴露所述电容转接结构。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成电容基板的具体步骤包括：
提供衬底，所述衬底内具有多个电容接触区；
形成多个电容转接结构于所述衬底表面，且多个所述电容转接结构与多个所述电容接触区一一对应电连接；
形成填充满相邻所述电容转接结构之间的间隙并覆盖所述电容转接结构顶面的隔离层。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除覆盖于所述电容转接结构顶面的所述隔离层的具体步骤包括：
采用干法刻蚀工艺刻蚀所述隔离层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的材料为氮化物材料；采用干法刻蚀工艺刻蚀所述隔离层的具体步骤还包括：
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，氧化所述电容基板暴露有所述电容转接结构的表面的具体步骤包括：
采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面时的反应温度为25℃～300℃。
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，采用O2等离子体氧化所述电容基板暴露有所述电容转接结构的表面的具体步骤包括：传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述混合气体等离子体的流量为100sccm～15000sccm，所述混合气体等离子体的压力为10mtorr～10000mtoor。
9.根据权利要求7所述的半导体结构的形成方法，其特征在于，传输至少包括O2等离子体和H2N2等离子体的混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面的具体步骤包括：
采用100W～10000W的射频功率电离包括O2和H2N2的混合气体，形成混合气体等离子体；
传输所述混合气体等离子体至暴露有所述电容转接结构的所述电容基板表面。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述氧化层的具体步骤包括：
清洗所述电容基板。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，清洗所述电容基板的具体步骤包括：
采用DHF溶液清洗所述电容基板。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，DHF溶液中HF与H2O的体积比为(10:1)～(1000:1)。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述氧化层的具体步骤包括：
采用湿法刻蚀工艺去除所述氧化层。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述氧化层的具体步骤包括：
选择对所述氧化层和所述电容转接结构的刻蚀选择比大于或者等于10:1的湿法刻蚀剂去除所述氧化层。
15.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述电容转接结构的材料为金属材料；采用湿法刻蚀工艺去除所述氧化层的具体步骤包括：
采用碱性溶液作为湿法刻蚀剂去除所述氧化层。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，采用碱性溶液作为湿法刻蚀剂去除所述氧化层的具体步骤包括：
采用NH4OH与H2O的混合溶液作为湿法刻蚀剂去除所述氧化层。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀剂中NH4OH与H2O的体积比为(5:1)～(1000:1)。
18.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述氧化层之后，还包括如下步骤：
干燥所述电容基板。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，干燥所述电容基板的具体步骤包括：
采用氮气和异丙醇的混合气体吹扫所述电容基板。
20.一种半导体结构，其特征在于，采用如权利要求1-19中任一项所述的半导体结构的形成方法形成。
CN202110890950.6A 2021-08-04 2021-08-04 半导体结构及其形成方法 Pending CN116133362A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110890950.6A CN116133362A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法
PCT/CN2022/076281 WO2023010826A1 (zh) 2021-08-04 2022-02-15 半导体结构及其形成方法
EP22748212.2A EP4152393A4 (en) 2021-08-04 2022-02-15 SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF
US17/660,060 US20230041544A1 (en) 2021-08-04 2022-04-21 Semiconductor structure and forming method thereof
TW111123067A TWI800410B (zh) 2021-08-04 2022-06-21 半導體結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110890950.6A CN116133362A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116133362A true CN116133362A (zh) 2023-05-16

Family

ID=85155064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110890950.6A Pending CN116133362A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Country Status (3)

Country Link
CN (1) CN116133362A (zh)
TW (1) TWI800410B (zh)
WO (1) WO2023010826A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
JP2004342789A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
US7078289B2 (en) * 2003-11-16 2006-07-18 Nanya Technology Corp. Method for fabricating a deep trench capacitor of DRAM device
US7871935B2 (en) * 2008-04-23 2011-01-18 International Business Machines Corporation Non-plasma capping layer for interconnect applications
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
CN111755381A (zh) * 2019-03-29 2020-10-09 长鑫存储技术有限公司 双面电容结构及其形成方法、dram存储器
EP3723148A1 (en) * 2019-04-08 2020-10-14 Murata Manufacturing Co., Ltd. Three-dimensional capacitive structures and their manufacturing methods
CN112908936B (zh) * 2021-01-27 2023-04-07 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
TW202308059A (zh) 2023-02-16
WO2023010826A1 (zh) 2023-02-09
TWI800410B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
KR100437451B1 (ko) 트랩형 비휘발성 메모리 장치의 제조 방법
JP4493295B2 (ja) シリコンオキシド層を含む半導体素子の製造方法
KR20000011820A (ko) 반도체장치의제조방법
US20090258469A1 (en) Method of manufacturing semiconductor device
US20080160768A1 (en) Method of manufacturing gate dielectric layer
US7476622B2 (en) Method of forming a contact in a semiconductor device
CN116133362A (zh) 半导体结构及其形成方法
US20230041544A1 (en) Semiconductor structure and forming method thereof
US6486016B2 (en) Method for forming self aligned contacts
CN115050701A (zh) 半导体结构的制备方法及半导体结构
CN114242788A (zh) 一种埋栅晶体管及其制造方法、半导体存储器件
US20070148863A1 (en) Method for fabricating semiconductor device
CN116133361A (zh) 半导体结构及其形成方法
US20230043874A1 (en) Semiconductor structure and manufacturing method thereof
US20070178657A1 (en) Method of manufacturing a semiconductor device
US6667208B2 (en) Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device
JP2009170729A (ja) 半導体装置の製造方法
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR0132506B1 (ko) 반도체 메모리장치의 제조방법
KR100596836B1 (ko) 반도체소자의 형성방법
CN100411150C (zh) 非易失性存储器的制造方法
CN115996569A (zh) 半导体结构的制造方法
CN117423616A (zh) 一种半导体膜层的刻蚀方法和半导体工艺设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination