CN116133361A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116133361A
CN116133361A CN202110890567.0A CN202110890567A CN116133361A CN 116133361 A CN116133361 A CN 116133361A CN 202110890567 A CN202110890567 A CN 202110890567A CN 116133361 A CN116133361 A CN 116133361A
Authority
CN
China
Prior art keywords
capacitor
protective layer
layer
forming
capacitor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110890567.0A
Other languages
English (en)
Inventor
王沛萌
卢经文
郗宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110890567.0A priority Critical patent/CN116133361A/zh
Publication of CN116133361A publication Critical patent/CN116133361A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:形成电容基板,所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间的间隙;形成至少覆盖所述电容转接结构顶面的保护层;形成填充满所述间隙并覆盖所述保护层表面的隔离层;去除覆盖于所述保护层顶面的所述隔离层,暴露所述保护层;去除所述保护层,暴露所述电容转接结构。本发明避免了相邻所述电容转接结构之间的短路问题,提高了半导体结构的良率,改善了半导体结构的电性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及集成电路技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)是计算机等电子设备中常用的半导体结构,其由多个存储单元构成,每个存储单元通常包括用于存储电荷的电容器和存取电容器的晶体管。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接,字线上的字线电压能够控制晶体管的开启与关闭,从而通过位线能够读取存储在电容器中的数据信息,或者将数据信息写入到电容器中。
所述电容器通过电容基板中的电容转接结构与所述漏极连接。但是,由于当前制造工艺的限制,电容基板表面易产生缺陷,且相邻的电容转接结构之间易发生短路。
因此,如何减少电容基板表面的缺陷,并避免相邻电容转接结构之间的短路,以提高半导体结构的电性能,是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法,用于解决电容基板表面易产生缺陷且相邻的电容转接结构之间易发生短路的问题,以提高半导体结构的电性能。
根据本申请的一些实施例,本申请一方面提供了一种半导体结构的形成方法,包括如下步骤:
形成电容基板,所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间的间隙;
形成至少覆盖所述电容转接结构顶面的保护层;
形成填充满所述间隙并覆盖所述保护层表面的隔离层;
去除覆盖于所述保护层顶面的所述隔离层,暴露所述保护层;
去除所述保护层,暴露所述电容转接结构。
在一些实施例中,形成至少覆盖所述电容转接结构顶面的保护层的具体步骤包括:
形成覆盖所述电容转接结构的顶面和侧壁的保护层。
在一些实施例中,形成至少覆盖所述电容转接结构顶面的保护层的具体步骤包括:
钝化处理所述电容转接结构的表面,形成覆盖所述电容转接结构表面的所述保护层。
在一些实施例中,钝化处理所述电容转接结构的表面的具体步骤包括:
氮化处理所述电容转接结构的表面。
在一些实施例中,所述电容转接结构的材料为金属材料;氮化处理所述电容转接结构的表面的具体步骤包括:
采用氮源气体处理所述电容转接结构表面,形成作为所述保护层的金属氮化物,所述氮源气体包括H2、O2和NH3
在一些实施例中,去除覆盖于所述保护层顶面的所述隔离层的具体步骤包括:
采用干法刻蚀工艺去除覆盖于所述保护层顶面的所述隔离层。
在一些实施例中,所述隔离层的材料为氮化物材料;采用干法刻蚀工艺去除覆盖于所述保护层顶面的所述隔离层的具体步骤包括:
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层。
在一些实施例中,去除所述保护层的具体步骤包括:
采用湿法刻蚀工艺去除所述保护层。
在一些实施例中,所述保护层的材料为金属氮化物材料;采用湿法刻蚀工艺去除所述保护层的具体步骤包括:
采用去离子水或者有机溶剂去除所述电容转接结构顶面上的所述保护层。
在一些实施例中,去除所述保护层,暴露所述电容转接结构之后,还包括如下步骤:
清洁所述电容转接结构的表面。
在一些实施例中,清洁所述电容转接结构的表面的具体步骤包括:
采用湿法清洗工艺去除所述电容转接结构表面的颗粒物和自然氧化层;
干燥所述电容转接结构。
根据本申请的另外一些实施例,本申请还提供了一种半导体结构,采用如上任一项所述的半导体结构的形成方法形成,所述半导体结构包括:
电容基板,所述电容基板包括多个电容转接结构;
隔离层,位于相邻的所述电容转接结构之间,用于隔离相邻的所述电容转接结构;
保护层,覆盖于所述电容转接结构的部分侧壁。
在一些实施例中,还包括:
扩散阻挡层,覆盖所述电容转接结构的底面和部分侧壁。
在一些实施例中,所述扩散阻挡层和所述保护层共同覆盖所述电容转接结构的整个侧壁。
在一些实施例中,所述保护层的厚度为0.5nm~5nm。
本申请一些实施例中提供的半导体结构及其形成方法,通过形成至少覆盖电容转接结构顶面的保护层,使得在去除覆盖于所述保护层顶面的所述隔离层不对所述电容转接结构造成损伤,确保了电容转接结构的形貌完整性,减少了电容转接结构中的缺陷。而且,由于所述保护层的覆盖,避免了在去除覆盖于所述保护层顶面的所述隔离层的过程中所述电容转接结构中的导电粒子飞溅至所述隔离层表面,从而避免了相邻所述电容转接结构之间的短路问题,提高了半导体结构的良率,改善了半导体结构的电性能。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图;
附图2A-2J是本发明具体实施方式在形成半导体结构的过程中主要的工艺示意图;
附图3是本发明具体实施方式中半导体结构的示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法,附图1是本发明具体实施方式中半导体结构的形成方法流程图,附图2A-2J是本发明具体实施方式在形成半导体结构的过程中主要的工艺示意图。如图1、图2A-图2J所示,所述半导体结构的形成方法,包括如下步骤:
步骤S11,形成电容基板,所述电容基板包括多个电容转接结构21以及位于相邻所述电容转接结构21之间的间隙22,如图2A所示。
在一些实施例中,形成电容基板的具体步骤可以包括:
提供衬底20,所述衬底20内具有多个电容接触区;
形成多个电容转接结构21于所述衬底20表面,且多个所述电容转接结构21与多个所述电容接触区一一对应电连接,且相邻的所述电容转接结构21之间具有所述间隙22。
具体来说,所述衬底20可以是但不限于硅衬底,本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中,所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20内具有呈阵列排布的多个有源区,每一所述有源区中均包括位线接触区和电容接触区。在形成多个所述电容转接结构21之前,还可以先于所述衬底20表面形成电容接触层,所述电容接触层中具有与多个所述电容接触区一一电性接触的电容接触点。所述电容接触点的材料可以为多晶硅。之后,形成与多个所述电容接触点一一对应电连接的多个所述电容转接结构21。所述电容转接结构21的材料可以为导电金属材料,例如钨。多个所述电容转接结构21相互独立,即相邻的所述电容转接结构21之间具有间隙22。所述电容转接结构21表面的部分区域覆盖有扩散阻挡层23。所述扩散阻挡层23用于避免所述电容转接结构21中的导电粒子向所述电容转接结构21外部扩散,也避免所述电容转接结构21外部的粒子进入所述电容转接结构21。所述电容转接结构21用于传输电容信号。所述电容转接结构21的形状可以根据实际需要进行设置,例如根据预所述电容转接结构邻近的位线结构的形状进行设置,本具体实施方式对此不做限定。
步骤S12,形成至少覆盖所述电容转接结构21顶面的保护层24,如图2B所示。
在一些实施例中,形成至少覆盖所述电容转接结构21顶面的保护层24的具体步骤包括:
形成覆盖所述电容转接结构21的顶面和侧壁的保护层25。
具体来说,所述保护层24覆盖所述电容转接结构21的表面(包括所述电容转接结构21的顶面和所述电容转接结构21的侧壁),用于保护所述电容转接结构21,避免后续工艺对所述电容转接结构21造成损伤。所述保护层25覆盖所述电容转接结构21的侧壁,有助于进一步电隔离相邻的所述电容转接结构21,避免相邻的所述电容转接结构21之间的信号串扰。在一示例中,所述保护层24的材料可以为致密度较高的绝缘材料。
所述保护层24可以通过沉积工艺(例如化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺)形成,也可以直接通过处理所述电容转接结构21的表面形成。在一些实施例中,形成至少覆盖所述电容转接结构21顶面的保护层24的具体步骤包括:
钝化处理所述电容转接结构21的表面,形成覆盖所述电容转接结构21表面的所述保护层24。
在一些实施例中,钝化处理所述电容转接结构21的表面的具体步骤包括:
氮化处理所述电容转接结构21的表面。
在一些实施例中,所述电容转接结构21的材料为金属材料;氮化处理所述电容转接结构21的表面的具体步骤包括:
采用氮源气体处理所述电容转接结构21表面,形成作为所述保护层24的金属氮化物,所述氮源气体包括H2、O2和NH3
以下以所述电容转接结构21的材料为钨(W)为例进行说明。在沉积钨材料,形成所述电容转接结构21之后,由于钨暴露在空气中,因此,在所述电容转接结构21的表面的部分区域会形成一层自然氧化层,即氧化钨(WO3)。传输包括H2、O2和NH3的所述氮源气体至所述电容转接结构21表面时,发生如下反应:
WO3+H2+O2→W+H2O+O2
W+NH3+O2→WNx+H2O
其中,0<x<1。通过所述氮源气体的处理,所述电容转接结构21表面的氧化钨被还原为钨,钨会与氨气继续反应,生成氮化钨,并以生成的氮化钨作为所述保护层24。通过调整通入的所述氮源气体的量,可以相应调整生成的所述保护层24的厚度。在本具体实施方式中,所述保护层24的厚度不宜过薄,过薄不能有效的保护所述电容转接结构21;所述保护层24的厚度也不宜过厚,过厚一方面会消耗过多的所述电容转接结构21的材料(钨),影响所述电容转接结构21的电性能,另一方面还不利于后续的去除。基于此,本具体实施方式将所述保护层24的厚度设置为0.5nm~5nm。
步骤S13,形成填充满所述间隙22并覆盖所述保护层24表面的隔离层25,如图2C所示。
具体来说,在形成所述保护层24之后,可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺沉积氮化硅等材料于所述电容基板上,形成填充满所述间隙22并覆盖所述保护层24表面的隔离层25。
步骤S14,去除覆盖于所述保护层24顶面的所述隔离层25,暴露所述保护层24,如图2D所示。
在一些实施例中,去除覆盖于所述保护层24顶面的所述隔离层25的具体步骤包括:
采用干法刻蚀工艺去除覆盖于所述保护层24顶面的所述隔离层25。
在一些实施例中,所述隔离层25的材料为氮化物材料;采用干法刻蚀工艺去除覆盖于所述保护层24顶面的所述隔离层25的具体步骤包括:
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层25。
以下以所述隔离层25的材料为氮化硅、所述保护层24的材料为氧化钨为例进行说明。在形成所述隔离层25之后,采用干法刻蚀工艺、并以CF4、CHF3和O2的混合气体作为刻蚀气体轰击所述隔离层25,去除部分的所述隔离层25,暴露所述保护层24的表面。之后,采用H2N2等离子体去除刻蚀所述隔离层25的过程中产生的副产物。
在一示例中,所述保护层24与所述隔离层25之间应该具有较高的刻蚀选择比,例如所述保护层24与所述隔离层25之间的刻蚀选择比大于3,以便于在去除部分所述隔离层25的过程中,不对所述保护层24造成损伤或者损伤很小,从而更好的保护的所述电容转接结构21。
步骤S15,去除所述保护层24,暴露所述电容转接结构21,如图2E所示。
在一些实施例中,去除所述保护层24的具体步骤包括:
采用湿法刻蚀工艺去除所述保护层24。
在其他具体实施方式中,本领域技术人员也可以根据所述保护层24的具体材料选择相应的去除工艺,例如也可以采用干法刻蚀工艺。
在一些实施例中,所述保护层24的材料为金属氮化物材料;采用湿法刻蚀工艺去除所述保护层24的具体步骤包括:
采用去离子水(DIW)或者有机溶剂去除所述电容转接结构21顶面上的所述保护层24。
举例来说,由于氮化钨易溶于水和有机溶剂,因此,可以采用热的去离子水(HotDIW,HDIW)或者有机溶剂作为湿法刻蚀剂去除所述电容转接结构21顶面上的所述保护层24。具体来说,可以通过第一喷管40向电容基板30表面喷射HDIW,润湿所述电容基板30之后,去除所述保护层24,如图2F所示。之后,可以采用IPA(异丙醇)干燥所述电容基板,通过吹扫去除残留的去离子水或者有机溶剂。采用热的去离子水(温度在40℃以上)可以提高所述氮化钨的溶解度,从而提高去除所述保护层24的效率。
本具体实施方式仅去除位于所述电容转接结构21顶面的所述保护层24,保留所述电容转接结构21侧壁的所述保护层24。在其他具体实施方式中,本领域技术人员还可以根据实际需要去除全部的所述保护层24(包括所述电容转接结构21顶面和侧壁上的所述保护层24),从而可以在相邻的所述电容转接结构21之间形成空气隙,增强相邻所述电容转接结构21之间的电性隔离效果。
在一些实施例中,去除所述保护层24,暴露所述电容转接结构21之后,还包括如下步骤:
清洁所述电容转接结构21的表面。
在一些实施例中,清洁所述电容转接结构21的表面的具体步骤包括:
采用湿法清洗工艺去除所述电容转接结构21表面的颗粒物和自然氧化层;
干燥所述电容转接结构21。
具体来说,在去除所述保护层24之后,可以先通过所述第一喷管40向所述电容基板30喷射DHF(稀释的氢氟酸)与去离子水的混合溶液,如图2G所示,以去除所述电容转接结构21表面的颗粒物和自然氧化层,并进一步去除残留在所述电容转接结构21顶面的所述保护层24。在对所述电容基板30进行IPA干燥之后,再次通过所述第一喷管40向所述电容基板30喷射DSP(磷酸氢二钾),如图2H所示,以进一步去除所述电容基板30表面的颗粒物以及刻蚀所述隔离层25的过程中产生的聚合物。在对所述电容基板30再次进行IPA干燥之后,通过所述第一喷管40向所述电容基板30喷射DIW,如图2I所示,浸润所述电容基板30,以去除残留的DSP。之后,通过第二喷管41向所述电容基板30喷射N2和IPA的混合气体,去除残留的DIW,以防止残留的水汽再次氧化所述电容转接结构21。
在其他具体实施方式中,也可以通过所述第一喷管40向所述电容基板喷射DHF和DSP的混合溶液,之后进行IPA干燥,以提高所述电容基板的清洁效率。
不仅如此,本具体实施方式还提供了一种半导体结构,附图3是本发明具体实施方式中半导体结构的示意图。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2J所示的半导体结构的形成方法形成。如图1、图2A-图2J、以及图3所示,所述半导体结构包括:
电容基板,所述电容基板包括多个电容转接结构21;
隔离层25,位于相邻的所述电容转接结构21之间,用于隔离相邻的所述电容转接结构21;
保护层24,覆盖于所述电容转接结构21的部分侧壁。
在一些实施例中,所述半导体结构还包括:
扩散阻挡层23,覆盖所述电容转接结构21的底面和部分侧壁。
在一些实施例中,所述扩散阻挡层23和所述保护层24共同覆盖所述电容转接结构21的整个侧壁。
具体来说,所述扩散阻挡层23与所述保护层24共同覆盖所述电容转接结构21的整个侧壁,且所述扩散阻挡层23与所述保护层24不重合。
在一些实施例中,所述保护层24的厚度为0.5nm~5nm。
本具体实施方式提供的半导体结构及其形成方法,通过形成至少覆盖电容转接结构顶面的保护层,使得在去除覆盖于所述保护层顶面的所述隔离层不对所述电容转接结构造成损伤,确保了电容转接结构的形貌完整性,减少了电容转接结构中的缺陷。而且,由于所述保护层的覆盖,避免了在去除覆盖于所述保护层顶面的所述隔离层的过程中所述电容转接结构中的导电粒子飞溅至所述隔离层表面,从而避免了相邻所述电容转接结构之间的短路问题,提高了半导体结构的良率,改善了半导体结构的电性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的形成方法,其特征在于,包括如下步骤:
形成电容基板,所述电容基板包括多个电容转接结构以及位于相邻所述电容转接结构之间的间隙;
形成至少覆盖所述电容转接结构顶面的保护层;
形成填充满所述间隙并覆盖所述保护层表面的隔离层;
去除覆盖于所述保护层顶面的所述隔离层,暴露所述保护层;
去除所述保护层,暴露所述电容转接结构。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成至少覆盖所述电容转接结构顶面的保护层的具体步骤包括:
形成覆盖所述电容转接结构的顶面和侧壁的保护层。
3.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成至少覆盖所述电容转接结构顶面的保护层的具体步骤包括:
钝化处理所述电容转接结构的表面,形成覆盖所述电容转接结构表面的所述保护层。
4.根据权利要求3所述的半导体结构的形成方法,其特征在于,钝化处理所述电容转接结构的表面的具体步骤包括:
氮化处理所述电容转接结构的表面。
5.根据权利要求4所述的半导体结构的形成方法,其特征在于,所述电容转接结构的材料为金属材料;氮化处理所述电容转接结构的表面的具体步骤包括:
采用氮源气体处理所述电容转接结构表面,形成作为所述保护层的金属氮化物,所述氮源气体包括H2、O2和NH3
6.根据权利要求1所述的半导体结构的形成方法,其特征在于,去除覆盖于所述保护层顶面的所述隔离层的具体步骤包括:
采用干法刻蚀工艺去除覆盖于所述保护层顶面的所述隔离层。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述隔离层的材料为氮化物材料;采用干法刻蚀工艺去除覆盖于所述保护层顶面的所述隔离层的具体步骤包括:
采用CF4、CHF3和O2的混合气体作为刻蚀气体刻蚀所述隔离层。
8.根据权利要求1所述的半导体结构的形成方法,其特征在于,去除所述保护层的具体步骤包括:
采用湿法刻蚀工艺去除所述保护层。
9.根据权利要求7所述的半导体结构的形成方法,其特征在于,所述保护层的材料为金属氮化物材料;采用湿法刻蚀工艺去除所述保护层的具体步骤包括:
采用去离子水或者有机溶剂去除所述电容转接结构顶面上的所述保护层。
10.根据权利要求1所述的半导体结构的形成方法,其特征在于,去除所述保护层,暴露所述电容转接结构之后,还包括如下步骤:
清洁所述电容转接结构的表面。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,清洁所述电容转接结构的表面的具体步骤包括:
采用湿法清洗工艺去除所述电容转接结构表面的颗粒物和自然氧化层;
干燥所述电容转接结构。
12.一种半导体结构,其特征在于,采用如权利要求1-10中任一项所述的半导体结构的形成方法形成,所述半导体结构包括:
电容基板,所述电容基板包括多个电容转接结构;
隔离层,位于相邻的所述电容转接结构之间,用于隔离相邻的所述电容转接结构;
保护层,覆盖于所述电容转接结构的部分侧壁。
13.根据权利要求12所述的半导体结构,其特征在于,还包括:
扩散阻挡层,覆盖所述电容转接结构的底面和部分侧壁。
14.根据权利要求13所述的半导体结构,其特征在于,所述扩散阻挡层和所述保护层共同覆盖所述电容转接结构的整个侧壁。
15.根据权利要求12所述的半导体结构,其特征在于,所述保护层的厚度为0.5nm~5nm。
CN202110890567.0A 2021-08-04 2021-08-04 半导体结构及其形成方法 Pending CN116133361A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110890567.0A CN116133361A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110890567.0A CN116133361A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116133361A true CN116133361A (zh) 2023-05-16

Family

ID=86308556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110890567.0A Pending CN116133361A (zh) 2021-08-04 2021-08-04 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116133361A (zh)

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR100343286B1 (ko) 웨이퍼 가장자리의 결함 요인 처리 방법
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US12108594B2 (en) Semiconductor device manufacturing method comprising first conductive layer with increased roughness in array region
US20090258469A1 (en) Method of manufacturing semiconductor device
CN109659222B (zh) 半导体装置的形成方法
KR100465865B1 (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
CN116133361A (zh) 半导体结构及其形成方法
CN107731730B (zh) 半导体结构的形成方法
US6153465A (en) Method of fabricating a capacitor of dynamic random access memory
US6495418B2 (en) Method of manufacturing a semiconductor device having a capacitor
US20230059733A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
US6251725B1 (en) Method of fabricating a DRAM storage node on a semiconductor wafer
US20070148863A1 (en) Method for fabricating semiconductor device
WO2023010826A1 (zh) 半导体结构及其形成方法
US20230041544A1 (en) Semiconductor structure and forming method thereof
TWI841428B (zh) 半導體元件及其製造方法
US20230043874A1 (en) Semiconductor structure and manufacturing method thereof
CN114823541B (zh) 半导体结构的形成方法
US20230078585A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
KR100709439B1 (ko) 반도체소자의 캐패시터 형성방법
US7615451B2 (en) Method for forming semiconductor device
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100702134B1 (ko) 반도체소자의 커패시터 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination