KR100258370B1 - 반도체소자의 콘택방법 - Google Patents

반도체소자의 콘택방법 Download PDF

Info

Publication number
KR100258370B1
KR100258370B1 KR1019970075709A KR19970075709A KR100258370B1 KR 100258370 B1 KR100258370 B1 KR 100258370B1 KR 1019970075709 A KR1019970075709 A KR 1019970075709A KR 19970075709 A KR19970075709 A KR 19970075709A KR 100258370 B1 KR100258370 B1 KR 100258370B1
Authority
KR
South Korea
Prior art keywords
contact
semiconductor substrate
forming
conductor
semiconductor device
Prior art date
Application number
KR1019970075709A
Other languages
English (en)
Other versions
KR19990055754A (ko
Inventor
김정호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970075709A priority Critical patent/KR100258370B1/ko
Publication of KR19990055754A publication Critical patent/KR19990055754A/ko
Application granted granted Critical
Publication of KR100258370B1 publication Critical patent/KR100258370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택방법에 관한 것으로, 반도체기판 상부에 제1도전체패턴을 형성하고 전체표면상부에 층간절연막을 형성한 다음, 상기 반도체기판 상부에 평탄화시키는 제2도전체를 형성하고 상기 제2도전체를 식각하여 콘택부분으로 예정된 부분에만 남긴 다음, 상기 반도체기판 상부에 평탄화절연막을 형성하고 상기 평탄화절연막을 콘택마스크를 이용한 식각공정으로 식각하여 상기 제2도전체를 노출시킨 다음, 상기 제2도전체를 제거하고 층간절연막을 제거함으로써 상기 반도체기판을 노출시키는 미세콘택홀을 용이하게 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택방법
본 발명은 반도체소자의 콘택방법에 관한 것으로, 특히 콘택부분에 기둥형상의 구조물을 형성하고 후공정에서 이를 제거하여 콘택홀을 용이하게 형성하는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다.
그러나, 근본적으로 노광기술을 이용하여 이를 해결할 수 없으며, 콘택의 단차가 증가함에 따라 콘택건식식각시 접합부위의 손상이 증가하여 누설전류를 증가시킴으로써 소자의 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 예정된 부분을 노출시키는 콘택홀을 용이하게 형성하는 반도체소자의 콘택방법을 제공하는데 그 목적이 있다.
도 1 내지 도 7 은 본 발명의 실시예에 따른 반도체소자의 콘택방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 게이트전극 13 : 평탄화절연막
15 : 제1감광막패턴 17 : 평탄화절연막
19 : 층간절연막 21 : 제2감광막패턴
23 : 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택방법은,
반도체기판 상부에 제1도전체패턴을 형성하는 공정과,
전체표면상부에 층간절연막을 형성하는 공정과,
상기 반도체기판 상부에 평탄화시키는 제2도전체를 형성하는 공정과,
상기 제2도전체를 식각하여 콘택부분으로 예정된 부분에만 남기는 공정과,
상기 반도체기판 상부에 평탄화절연막을 형성하는 공정과,
상기 평탄화절연막을 콘택마스크를 이용한 식각공정으로 식각하여 상기 제2도전체를 노출시키는 공정과,
상기 제2도전체를 제거하고 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 7 는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 소자분리절연막(도시안됨)을 형성하고, 상부에 마스크산화막이 구비된 게이트전극(11)을 형성한다.
그리고, 전체표면상부에 층간절연막(19)을 산화막이나 질화막으로 형성한다.
그 다음에, 전체표면상부에 다결정실리콘막(13)을 형성한다.
그리고, 상기 다결정실리콘막(13) 상부에 제1감광막패턴(15)을 형성한다. 이때, 상기 제1감광막패턴(15)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성하되, 통상의 콘택마스크와 달리 콘택홀이 형성될 부분에 감광막패턴이 형성될 수 있도록 극성이 다른 콘택마스크를 사용하거나 극성이 다른 감광막을 사용하여 형성한다. (도 1)
그리고, 상기 제1감광막패턴(15)을 마스크로하고 상기 층간절연막(19)을 식각장벽으로 하여 상기 다결정실리콘막(13)을 식각함으로써 기둥형상의 다결정실리콘막(13)을 형성한다. 그리고, 상기 감광막패턴(15)을 제거한다.
이때, 상기 다결정실리콘막(13) 식각공정은, 층간절연막(19)과 큰 식각선택비 차이를 가질 수 있도록 Cl2, O2, HBr, He, N2, CF4, NF3등의 가스를 이용하여 실시한다.
그리고, 상기 다결정실리콘막(13) 식각공정시 유발된 다결정실리콘막(13) 잔유물은, HBr 가스를 이용하거나 Ar, Xe 등과 같은 무거운 가스를 이용하여 제거한다. (도 2)
그 다음에, 전체표면상부를 평탄화시키는 평탄화절연막(17)을 형성한다.
그리고, 상기 평탄화절연막(17) 상부에 제2감광막패턴(21)을 형성한다. 이때, 상기 제2감광막패턴(21)은 통상의 감광막패턴과 극성이 같은 것으로 상기 제1감광막패턴(15)과 극성이 다른 것이다. (도 3, 도 4)
그 다음에, 상기 제2감광막패턴(21)을 마스크로하여 상기 평탄화절연막(15)을 일정두께 식각하여 상기 기둥형상의 다결정실리콘막(13)을 노출시킨다. (도 5)
그리고, 상기 평탄화절연막(15)과의 식각선택비 차이를 이용하여 상기 다결정실리콘막(13)을 제거한다.
이때, 상기 다결정실리콘막(13)의 제거공정은, CF4, NF3, SF6등의 가스와 O2, N2, He, Ar, Xe, Ne 등의 가스를 혼합하여 실시한다.
그 다음, 자기정렬적인 식각공정을 실시하여 상기 반도체기판을 노출시키는 콘택홀(23)을 형성한다. 이때, 상기 층간절연막(19)의 식각공정은 상기 층간절연막(19)의 식각속도가 낮은 조건으로 실시하거나 습식방법으로 실시하되, 상기 습식방법은 후속공정에서 다른 도전체를 형성하기 위한 세정공정시 자연산화막과 같이 제거한다. (도 6, 도 7)
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 콘택방법은, 콘택부분에 기둥을 형성하고 이를 이용하여 콘택면적을 확보한 다음, 후속공정에서 이를 제거하여 콘택홀을 용이하게 형성함으로써 반도체소자의 고집적화에 충분한 미세콘택을 용이하게 형성할 수 있는 효과가 있다.

Claims (5)

  1. 반도체기판 상부에 제1도전체패턴을 형성하는 공정과,
    전체표면상부에 층간절연막을 형성하는 공정과,
    상기 반도체기판 상부에 평탄화시키는 제2도전체를 형성하는 공정과,
    상기 제2도전체를 식각하여 콘택부분으로 예정된 부분에만 남기는 공정과,
    상기 반도체기판 상부에 평탄화절연막을 형성하는 공정과,
    상기 평탄화절연막을 콘택마스크를 이용한 식각공정으로 식각하여 상기 제2도전체를 노출시키는 공정과,
    상기 제2도전체를 제거하고 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 산화막이나 질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택방법.
  3. 제 1 항에 있어서,
    상기 제2도전체 식각공정은 상기 층간절연막과 큰 식각선택비 차이를 가질 수 있도록 Cl2, O2, HBr, He, N2, CF4, NF3등의 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 콘택방법.
  4. 제 1 항에 있어서,
    상기 제2도전체 식각공정시 유발된 잔유물을 제거하기 위하여 HBr 가스를 이용하거나 Ar, Xe 등과 같은 무거운 가스를 이용하여 제거하는 것을 특징으로하는 반도체소자의 콘택방법.
  5. 제 1 항에 있어서,
    상기 제2도전체 제거공정은, CF4, NF3, SF6등의 가스와 O2, N2, He, Ar, Xe, Ne 등의 가스를 혼합하여 실시하는 것을 특징으로하는 반도체소자의 콘택방법.
KR1019970075709A 1997-12-27 1997-12-27 반도체소자의 콘택방법 KR100258370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075709A KR100258370B1 (ko) 1997-12-27 1997-12-27 반도체소자의 콘택방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075709A KR100258370B1 (ko) 1997-12-27 1997-12-27 반도체소자의 콘택방법

Publications (2)

Publication Number Publication Date
KR19990055754A KR19990055754A (ko) 1999-07-15
KR100258370B1 true KR100258370B1 (ko) 2000-06-01

Family

ID=19529049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075709A KR100258370B1 (ko) 1997-12-27 1997-12-27 반도체소자의 콘택방법

Country Status (1)

Country Link
KR (1) KR100258370B1 (ko)

Also Published As

Publication number Publication date
KR19990055754A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR20010061020A (ko) 반도체소자의 제조방법
US6716756B2 (en) Method for forming capacitor of semiconductor device
KR0183764B1 (ko) 랜딩 패드 형성방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100709439B1 (ko) 반도체소자의 캐패시터 형성방법
US7517755B2 (en) Method for fabricating semiconductor device
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
KR100275341B1 (ko) 반도체소자의콘택방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR100451987B1 (ko) 반도체소자의 미세콘택 형성방법
KR100223766B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR100641083B1 (ko) 반도체장치의 스토리지노드 전극용 콘택부 제조 방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100223895B1 (ko) Dram 셀 및 그 제조 방법
KR100217920B1 (ko) 반도체 소자의 비트라인 형성방법
KR20010044868A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee