KR100451987B1 - 반도체소자의 미세콘택 형성방법 - Google Patents

반도체소자의 미세콘택 형성방법 Download PDF

Info

Publication number
KR100451987B1
KR100451987B1 KR10-2002-0037733A KR20020037733A KR100451987B1 KR 100451987 B1 KR100451987 B1 KR 100451987B1 KR 20020037733 A KR20020037733 A KR 20020037733A KR 100451987 B1 KR100451987 B1 KR 100451987B1
Authority
KR
South Korea
Prior art keywords
etching
forming
interlayer insulating
contact hole
semiconductor device
Prior art date
Application number
KR10-2002-0037733A
Other languages
English (en)
Other versions
KR20040002283A (ko
Inventor
안성환
최봉호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037733A priority Critical patent/KR100451987B1/ko
Publication of KR20040002283A publication Critical patent/KR20040002283A/ko
Application granted granted Critical
Publication of KR100451987B1 publication Critical patent/KR100451987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로,
반도체소자의 고집적화에 따른 미세 콘택홀을 용이하게 실시할 수 있도록 하기 위하여 감광막패턴 측벽에 식각장벽층을 형성하되, 비 반응성 플라즈마로 감광막패턴으로 인해 노출된 층간절연막을 식각하여 형성함으로써 이를 이용한 미세 콘택 공정을 용이하게 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세콘택 형성방법{A method for forming a contact hole of a semiconductor device}
본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로, 특히 비반응성 플라즈마를 이용한 스퍼터링 식각공정으로 감광막패턴 측벽에 식각장벽층을 형성하고 이를 이용하여 후속공정을 실시함으로써 반도체소자의 고집적화에 충분한 미세 콘택 공정을 실시할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하였다.
이를 위하여 해상도가 높은 고가의 장비를 이용하거나, 콘택 식각공정시 폴리머를 이용한 포지티브 슬로프 식각을 복합적으로 사용하기도 하였다.
상기 포지티브 슬로프를 사용하여 콘택홀의 크기를 감소시키는 경우 콘택홀의 상측부에서 CD를 작게 형성하는 것이 불가능하고,
콘택홀의 깊이를 낮게 형성하는 경우 슬로프 식각을 실시하더라도 콘택홀 크기를 작게 하는 효과에 한계가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 비 반응성 가스로 노출된 표면을 스퍼터링 식각하여 콘택식각용 감광막패턴의 측벽에 식각장벽층을 형성하여 미세 콘택 공정을 용이하게 실시할 수 있도록 하는 반도체소자의 미세콘택 형성방법을 제공하는데 그 목적이 있다.
도 1 는 본 발명의 실시예에 따라 비반응성 플라즈마를 이용한 식각공정을 도시한 단면도.
도 2a 는 본 발명의 실시예에 따라 반응성 플라즈마를 이용한 식각공정을 도시한 단면도.
도 2b 및 도 2c 는 비 반응성 플라즈마 및 반응성 플라즈마를 이용한 식각공정 후를 도시한 셈 사진.
도 3 은 습식식각 후를 도시한 셈 사진.
도 4 는 감광막패턴 제거 후 남아있는 식각장벽층을 도시한 셈사진.
본 발명의 실시예에 따른 반도체소자의 미세콘택 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 층간절연막
15 : 감광막패턴 17 : 식각장벽층
19 : 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세콘택 형성방법은,
반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 콘택용 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 상기 층간절연막을 식각하되, 비 반응성 플라즈마를 이용하여 스퍼터링 식각함으로써 상기 감광막패턴 측벽에 식각장벽층을 형성하는 공정과,
상기 식각장벽층 및 감광막패턴을 마스크로 하여 상기 층간절연막을 식각하되, 반응성 플라즈마를 이용하여 식각하는 공정과,
상기 층간절연막을 습식방법으로 식각하여 콘택홀의 크기를 증가시키는 공정을 포함하되,
상기 층간절연막은 산화막이나 질화막인 것과,
상기 비 반응성 플라즈마는 넌-플로우로 카본 플라즈마 ( non-flouro carbon plasma ) 인 것과,
상기 반응성 플라즈마는 플로우로 카본 플라즈마 ( flouro carbon plasma ) 인 것과,
상기 식각장벽층은 상기 습식식각 후에 HF를 포함한 용액으로 제거하는 공정을 포함하는 것을 특징으로 한다.
한편, 본 발명의 원리는,
산화막이나 질화막으로 형성된 표면 상부에 콘택마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하고,
이를 마스크로 하여 비 반응성 플라즈마로 상기 표면을 스퍼터링 식각함으로써 상기 감광막패턴 측벽에 식각장벽층을 형성하고,
이를 이용하여 미세 콘택홀을 형성할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 1 내지 도 4 는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성방법을 도시한 단면도 및 셈 사진이다.
도 1 은 비 반응성 플라즈마에 의한 스퍼터링 식각공정으로 식각장벽층이 형성된 것을 도시한 단면도이다.
도 1를 참조하면, 콘택될 도전층(도시안됨)이 형성된 반도체기판(11) 상부에 층간절연막(13)을 형성한다.
이때, 상기 층간절연막(13)은 산화막이나 질화막으로 형성한다.
그 다음, 상기 층간절연막(13) 상부에 감광막패턴(15)을 형성한다.
이때, 상기 감광막패턴(15)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
그 다음, 상기 감광막패턴(15)을 마스크로 하여 상기 층간절연막(13)을 비 반응성 ( non flouro-carbon plasma ) 플라즈마를 이용해 스퍼터링 식각함으로써 상기 감광막패턴(15) 측벽에 식각장벽층(17)을 형성한다.
도 2a 는 비 반응성 플라즈마에 의한 식각공정후 실시되는 반응성 ( flouro-carbon plasma ) 플라즈마를 이용한 식각공정을 도시한 단면도이고, 도 2b 및 도 2c 는 상기 도 2a 의 셈사진을 도시하고, 도 2c 는 상기 식각장벽층의 존재를 설명하기 위한 것이다.
도 2a를 참조하면, 상기 감광막패턴(15) 및 식각장벽층(17)을 마스크로 하여 상기 층간절연막(13)을 식각함으로써 상기 반도체기판(11)을 노출시키는 콘택홀(19)을 형성한다.
이때, 상기 층간절연막(13)의 식각공정은 반응성 플라즈마를 이용하여 실시한 것이다.
여기서, 상기 반응성 플라즈마는 CF를 포함하는 플라즈마를 말한다.
도 3 은 상기 도 2b 의 셈 사진 후 습식 식각공정으로 콘택홀 크기를 증가시킨 것을 도시한 셈사진이다.
도 3를 참조하면, 상기 감광막패턴(15)을 제거한다.
그리고, 상기 식각장벽층(17)을 HF를 함유하는 식각용액을 이용하여 제거한다.
도 4는 상기 감광막패턴(15)을 제거하고 남아 있는 식각장벽층(17)을 설명하기 위한 셈사진이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 미세콘택 형성방법은, 비 반응성 가스를 이용한 식각공정으로 감광막패턴 측벽에 식각장벽층을 형성하여 콘택홀의 크기를 감소시킴으로써 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (5)

  1. 반도체기판 상에 층간절연막을 형성하는 공정과,
    상기 층간절연막 상부에 콘택용 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 상기 층간절연막을 식각하되, 넌-플로우로 카본 플라즈마 ( non-flouro carbon plasma ) 인 비 반응성 플라즈마를 이용하여 스퍼터링 식각함으로써 상기 감광막패턴 측벽에 식각장벽층을 형성하는 공정과,
    상기 식각장벽층 및 감광막패턴을 마스크로 하여 상기 층간절연막을 식각하되, 플로우로 카본 플라즈마 ( flouro carbon plasma ) 인 반응성 플라즈마를 이용하여 식각하는 공정과,
    상기 층간절연막을 습식방법으로 식각하여 콘택홀의 크기를 증가시키는 공정을 포함하는 반도체소자의 미세콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 산화막이나 질화막인 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 식각장벽층은 상기 습식식각 후에 HF를 포함한 용액으로 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
KR10-2002-0037733A 2002-06-29 2002-06-29 반도체소자의 미세콘택 형성방법 KR100451987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037733A KR100451987B1 (ko) 2002-06-29 2002-06-29 반도체소자의 미세콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037733A KR100451987B1 (ko) 2002-06-29 2002-06-29 반도체소자의 미세콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20040002283A KR20040002283A (ko) 2004-01-07
KR100451987B1 true KR100451987B1 (ko) 2004-10-08

Family

ID=37313986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037733A KR100451987B1 (ko) 2002-06-29 2002-06-29 반도체소자의 미세콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100451987B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621562B1 (ko) 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183764B1 (ko) * 1995-12-05 1999-04-15 김광호 랜딩 패드 형성방법
JP2000156367A (ja) * 1998-11-19 2000-06-06 Sony Corp ドライエッチング方法
JP2000164571A (ja) * 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
JP2000340549A (ja) * 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183764B1 (ko) * 1995-12-05 1999-04-15 김광호 랜딩 패드 형성방법
JP2000156367A (ja) * 1998-11-19 2000-06-06 Sony Corp ドライエッチング方法
JP2000164571A (ja) * 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
JP2000340549A (ja) * 1999-06-01 2000-12-08 Canon Inc エッチング方法及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621562B1 (ko) 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법

Also Published As

Publication number Publication date
KR20040002283A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
JP2001230320A (ja) 半導体素子の自己整合コンタクト形成方法
US20070123050A1 (en) Etch process used during the manufacture of a semiconductor device and systems including the semiconductor device
KR100451987B1 (ko) 반도체소자의 미세콘택 형성방법
KR100895375B1 (ko) 반도체 소자의 형성 방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100348222B1 (ko) 반도체소자의 콘택 형성방법
KR20010044868A (ko) 반도체 소자의 캐패시터 제조 방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR100971206B1 (ko) 반도체 장치의 제조 방법
KR100248143B1 (ko) 반도체 소자의 콘택 형성방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR100250741B1 (ko) 반도체 소자의 제조 방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법
KR101031443B1 (ko) 반도체소자의 캐패시터 형성방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR100239454B1 (ko) 반도체 소자의 격리영역 형성방법
KR100223766B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100388213B1 (ko) 반도체 소자의 저장전극 형성방법
KR20000004545A (ko) 반도체소자의 콘택 형성 방법
KR20030000490A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee