KR20010044868A - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20010044868A KR20010044868A KR1019990047911A KR19990047911A KR20010044868A KR 20010044868 A KR20010044868 A KR 20010044868A KR 1019990047911 A KR1019990047911 A KR 1019990047911A KR 19990047911 A KR19990047911 A KR 19990047911A KR 20010044868 A KR20010044868 A KR 20010044868A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- barrier layer
- capacitor
- photoresist pattern
- etch barrier
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000007517 polishing process Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 반도체 소자의 고집적화에 따라 하부층과의 중첩으로 인하여 캐패시터의 하부전극에 손상이 발생하며, 서로 다른 크기의 패턴을 형성하기 위하여 각각의 경우마다 식각과 증착 과정을 반복함에 따라 공정 시간이 많이 소요되는 문제점을 해결하기 위하여, 콘택 플러그를 형성하기 위한 절연막 상에 식각 방지층을 형성하고, 콘택 플러그와 캐패시터의 하부전극 형성용 콘택을 동시에 식각하여 형성하므로써, 간단한 공정과정으로 손상이 없이 하부전극을 만들 수 있고, 캐패시터의 전하저장용량을 증대시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 개시된다.
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 전하저장 전극의 표면적을 증가시켜 캐패시터의 전하저장 용량을 극대할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 집적시켜야 할 회로는 점점 더 많아지고, 그에 따라 집적시킬 면적은 점차 줄어 들게 된다. 반도체 소자의 동작에는 최소한의 전하저장전극의 용량이 필요하게 되는데, 전하저장전극의 용량(C)은 유전율(ε)과 전하저장전극 즉, 하부전극의 표면적(A)에 비례하며, 유전체막의 두께(d)에 반비레한다. 하부전극의 용량을 증대시키는 방법으로는 여러 가지가 있는데 그 중에서 하부전극의 표면적을 증가시키는 방법이 주로 이용되고 있으며, 그 중에서도 하부전극의 형태를 단순한 스택으로 높이 올리는 방법으로 전하저장전극의 표면적을 증가시키고 있다. 그런데, 이 방법의 경우 콘택 플러그를 형성하기 위한 하부층과 캐패시터 형성용 콘택의 중첩(overlay)으로 인하여 과도식각시 중첩 마진으로 인해 노출된 하부 콘택 플러그 부분이 파이기 시작하고 점점 옆쪽으로 치고 들어가게 되어, 심한 경우 스택이 쓰러지며, 스택이 쓰러지지 않더라도 캐패시터의 전기적 특성이 저하되게 된다. 또한, 콘택 플러그 형성 공정이 추가로 도입됨에 따라 공정진행시 많은 시간과 노력이 허비되는 문제점이 있다.
따라서 본 발명은 플러그용 콘택 홀과 캐패시터 형성용 콘택 홀을 식각 장벽층을 이용하여 동시에 식각하므로써, 하부전극의 손상 없이 표면적을 증가시켜 캐패시터의 전하저장 용량을 증대시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 c하부구조가 형성된 반도체 기판 상에 제 1 층간 절연막 및 식각 장벽층을 형성하고, 제 1 포토레지스트 패턴을 이용한 식각 공정으로 상기 식각 장벽층을 제거하여 콘택 플러그가 형성될 부분의 상기 제 1 층간 절연막 상부를 노출시키는 단계; 전체구조 상에 제 2 층간 절연막 및 반사 방지막을 순차적으로 형성한 다음 캐패시터의 하부전극을 정의하기 위한 제 2 포토레지스트 패턴을 형성하는 단계; 상기 제 2 포토레지스트 패턴을 이용한 노광 및 식각 공정으로 상기 반사 방지막 및 제 2 층간 절연막을 식각하여, 하부전극용 콘택을 형성함과 동시에 상기 식각 장벽층이 노출되도록 하는 단계; 상기 노출된 식각 장벽층을 마스크로 한 식각 공정으로 제 1 층간 절연막을 식각하여 콘택 플러그를 형성하는 단계; 및 상기 콘택 플러그 및 하부전극용 콘택이 매립되도록 전체구조 상에 폴리실리콘층을 형성하고, 제 2 포토레지스트 패턴 상부가 노출되도록 연마공정을 실시한다음 노출된 제 2 포토레지스트 패턴, 반사 방지막 및 제 2 층간 절연막을 제거하여 캐패시터의 하부전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
11 : 반도체 기판 12 : 제 1 층간 절연막
13 : 식각 장벽층 14 : 제 1 포토레지스트 패턴
15 : 제 2 층간 절연막 16 : 반사방지막
17 : 제 2 포토레지스트 패턴 18 : 폴리실리콘층
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1a 내지 1d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 워드라인, 비트라인 등의 하부구조가 형성된 반도체 기판(11) 상에 제 1 층간 절연막(12)을 형성하고, 제 1 층간 절연막(12) 상에 식각 장벽층(13)을 형성한다. 여기에서, 식각 장벽층(13)은 습식 및 건식 식각 모두의 경우에 식각 장벽층 역할을 할 수 있는 물질을 이용한다. 이후, 식각 장벽층 상에 콘택 플러그를 형성하기 위한 형태를 갖는 제 1 포토레지스트 패턴(14)을 형성하고 노출된 부분의 식각 장벽층(13)을 제거하여 콘택 플러그가 형성될 부분의 제 1 층간 절연막(12) 상부를 노출시킨다.
도 1b에 도시된 바와 같이, 제 1 포토레지스트 패턴(14)을 제거하고, 전체구조 상에 제 2 층간 절연막(15) 및 반사 방지막(16)을 순차적으로 형성한 다음 캐패시터의 하부전극을 정의하기 위한 형태를 갖는 제 2 포토레지스트 패턴(17)을 형성한다.
도 1c에 도시된 바와 같이, 제 2 포토레지스트 패턴(17)을 이용한 노광 및 식각 공정으로 반사 방지막(16) 및 제 2 층간 절연막(15)을 식각하여, 하부전극용 콘택을 형성함과 동시에 식각 장벽층(13)이 노출되도록 한다. 이후, 노출된 식각 장벽층을 마스크로 한 식각 공정으로 제 1 층간 절연막을 식각하여 콘택 플러그를 형성한다.
도 1d에 도시된 바와 같이, 콘택 플러그 및 하부전극용 콘택이 매립되도록 전체구조 상에 폴리실리콘층(18)을 형성하고, 제 2 포토레지스트 패턴(17) 상부가 노출되도록 연마공정을 실시한다. 이후, 노출된 제 2 포토레지스트 패턴(17), 반사 방지막(16) 및 제 2 층간 절연막(17)을 제거하므로써 캐패시터의 하부전극이 형성된다.
이와 같은 방법으로 하부전극이 형성된 후에는 유전체막 및 상부전극을 형성하여 캐패시터의 제조를 완료한다. 또한, 상술한 본 발명의 실시 예에서는 스택 형태의 하부전극에 대하여 설명하였지만, 하부전극의 어떠한 형태에도 적용이 가능하다.
상술한 바와 같이 본 발명은 콘택 플러그를 형성하기 위한 절연막 상에 식각 방지층을 형성하고, 콘택 플러그와 캐패시터의 하부전극 형성용 콘택을 동시에 식각하여 형성하므로써, 간단한 공정과정으로 손상이 없이 하부전극을 만들 수 있고, 캐패시터의 전하저장용량을 증대시킬 수 있는 효과가 있다.
Claims (2)
- 하부구조가 형성된 반도체 기판 상에 제 1 층간 절연막 및 식각 장벽층을 형성하고, 제 1 포토레지스트 패턴을 이용한 식각 공정으로 상기 식각 장벽층을 제거하여 콘택 플러그가 형성될 부분의 상기 제 1 층간 절연막 상부를 노출시키는 단계;전체구조 상에 제 2 층간 절연막 및 반사 방지막을 순차적으로 형성한 다음 캐패시터의 하부전극을 정의하기 위한 제 2 포토레지스트 패턴을 형성하는 단계;상기 제 2 포토레지스트 패턴을 이용한 노광 및 식각 공정으로 상기 반사 방지막 및 제 2 층간 절연막을 식각하여, 하부전극용 콘택을 형성함과 동시에 상기 식각 장벽층이 노출되도록 하는 단계;상기 노출된 식각 장벽층을 마스크로 한 식각 공정으로 제 1 층간 절연막을 식각하여 콘택 플러그를 형성하는 단계; 및상기 콘택 플러그 및 하부전극용 콘택이 매립되도록 전체구조 상에 폴리실리콘층을 형성하고, 제 2 포토레지스트 패턴 상부가 노출되도록 연마공정을 실시한다음 노출된 제 2 포토레지스트 패턴, 반사 방지막 및 제 2 층간 절연막을 제거하여 캐패시터의 하부전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 식각 장벽층은 습식 및 건식 식각 모두의 경우에 식각 장벽층 역할을 할 수 있는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047911A KR20010044868A (ko) | 1999-11-01 | 1999-11-01 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047911A KR20010044868A (ko) | 1999-11-01 | 1999-11-01 | 반도체 소자의 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010044868A true KR20010044868A (ko) | 2001-06-05 |
Family
ID=19617978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990047911A KR20010044868A (ko) | 1999-11-01 | 1999-11-01 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010044868A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454161B1 (ko) * | 2001-09-20 | 2004-10-26 | 김연숙 | 동슬래그를 이용한 원적외선방사물질 |
| KR100812298B1 (ko) * | 2001-06-29 | 2008-03-10 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
-
1999
- 1999-11-01 KR KR1019990047911A patent/KR20010044868A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100812298B1 (ko) * | 2001-06-29 | 2008-03-10 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| KR100454161B1 (ko) * | 2001-09-20 | 2004-10-26 | 김연숙 | 동슬래그를 이용한 원적외선방사물질 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100895375B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20010044868A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100292941B1 (ko) | 디램셀커패시터의제조방법 | |
| KR0147660B1 (ko) | 반도체방치의 커패시터 제조방법 | |
| KR100451987B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR100319169B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| KR100576467B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR20020002172A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100250741B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100388213B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100258370B1 (ko) | 반도체소자의 콘택방법 | |
| KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
| KR100444312B1 (ko) | 반도체소자의미세콘택형성방법 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010065306A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980036134A (ko) | 커패시터의 제조방법 | |
| KR20060038746A (ko) | 반도체 소자의 콘택플러그 형성 방법 | |
| KR19990003487A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR19980020704A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR20040083936A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR20020055543A (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |