KR100319169B1 - 반도체소자의 저장전극 형성방법 - Google Patents
반도체소자의 저장전극 형성방법 Download PDFInfo
- Publication number
- KR100319169B1 KR100319169B1 KR1019990063575A KR19990063575A KR100319169B1 KR 100319169 B1 KR100319169 B1 KR 100319169B1 KR 1019990063575 A KR1019990063575 A KR 1019990063575A KR 19990063575 A KR19990063575 A KR 19990063575A KR 100319169 B1 KR100319169 B1 KR 100319169B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- storage electrode
- sacrificial insulating
- pattern
- sacrificial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 44
- 230000002265 prevention Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 56
- 230000008569 process Effects 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Abstract
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 실린더형 저장전극을 형성하기 위해 희생절연막패턴을 형성하고, 상기 희생절연막패턴 상부에 후속 저장전극용 도전층을 형성하고, 평탄화를 위해 상기 희생절연막패턴과 동일한 박막을 적층하고, 식각방지막을 형성하여 적층구조를 형성한 다음, 저장전극마스크를 식각마스크로 사용하여 상기 적층구조를 식각한 후, 상기 식각방지막을 제거하여 상기 박막을 노출시킴으로써 후속 화학적 기계적 연마(chemical mechanical polishing, CMP)공정시 저장전극 상부가 손상되는 것을 방지하여 저장전극의 표면적이 감소되는 것을 방지하고 저장전극 간에 브리지가 발생하는 것을 방지하여 소자의 전기적 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 실린더형 저장전극을 형성하기 위한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP라 함)공정시 저장전극의 상부가 손상되는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다. .
일반적으로, 반도체소자의 고집적화가 1G DRAM급 이상으로 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다.
종래에는 256M이상 이너실린더형(inner cylindrical) 저장전극을 적용하는 캐패시터에서 저장전극을 형성하기 위한 희생절연막인 PSG막을 형성하고, 그 상부에 식각방지막을 형성한다. 그 다음, 저장전극을 형성하기 위한 사진공정을 실시하여 실린더형 저장전극을 형성한 후 저장전극용 도전층을 형성한다.
다음, 사진공정을 실시하여 셀영역을 보호하는 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 사용하여 주변회로영역 상에 형성되어 있는 상기 저장전극용 도전층을 제거한 다음, CMP공정으로 상기 감광막패턴 및 저장전극용 도전층을 제거하여 실린더형 저장전극을 형성한다. 이때, 저장전극 내부에 존재하고 있는 감광막패턴보다 식각방지막이 단단한 특성을 가지고 있기 때문에 국부적으로 CMP공정이 불균일하게 실시되어 저장전극의 상부가 긁히거나 부러지는 현상이 일어나게 된다.
상기와 같은 현상은 저장전극의 높이를 변화시켜 불안정한 정전용량의 변화를 가져오고, 부러진 저장전극은 웨이퍼 밖으로 빠져나가지 못한 경우 저장전극 간의 브리지를 유발시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극의 형태를 형성하는 희생절연막과 식각방지막을 형성하고, 상기 식각방지막과 희생절연막을 식각하여 저장전극이 형성될 부분을 식각하여 노출시킨 다음, 상기 식각방지막을 제거한 후 저장도전층을 형성하고, 전체표면 상부에 상기 희생절연막과 동일한 물질을 형성한 다음, CMP공정을 실시하여 저장전극 상부의 손상없이 저장전극을 형성하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 6 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11 : 반도체기판 13 : 비트라인
15 : 층간절연막패턴 17 : 저장전극 콘택플러그
19 : 제1식각방지막패턴 21 : 제1희생절연막
23 : 제2희생절연막 25 : 제3희생절연막
27 : 제2식각방지막 29 : 저장전극용 도전층패턴
31 : 제4희생절연막 33 : 저장전극
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막패턴과 제1식각방지막패턴의 적층구조를 형성하는 공정과,
전체표면 상부에 제1희생절연막과 상기 제1희생절연막과 연마속도가 다른 제2희생절연막과 제2식각방지막을 순차적으로 형성하는 공정과,
저장전극마스크를 식각마스크로 상기 제2식각방지막, 제2희생절연막, 제1희생절연막 및 제1식각방지막패턴을 식각하여 패터닝하는 공정과,
상기 제2식각방지막패턴을 제거하고, 전체표면 상부에 저장전극용 도전층을 형성하는 공정과,
상기 반도체기판의 주변회로영역 상에 형성되어 있는 저장전극용 도전층을 제거하고, 상기 제2희생절연막패턴과 연마속도가 같은 제3희생절연막을 형성하여 평탄화시키는 공정과,
상기 제3희생절연막, 저장전극용 도전층 및 제2희생절연막패턴을 화학적 기계적 연마공정으로 제거하여 저장전극을 형성하는 공정과,
상기 제3희생절연막, 제2희생절연막패턴, 제1희생절연막패턴 및 제1식각방지막패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1 내지 도 6 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 셀영역(Ⅰ)과 주변회로영역(Ⅱ)으로 구성되는 반도체기판(11) 상에 소자분리 산화막과 게이트 산화막(도시안됨)을 형성하고, 게이트 전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터와 비트라인(12)을 형성한다.
다음, 상기 셀영역(Ⅰ)의 소오스/드레인전극 중 저장전극 콘택으로 예정되어 있는 부분에 접속되는 상기 저장전극 콘택플러그(17)가 구비된 층간절연막패턴(15)과 제1식각방지막패턴(19)을 형성한다.
그 다음, 전체표면 상부에 제1희생절연막(21), 제2희생절연막(23), 제3희생절연막(25) 및 제2식각방지막(27)을 순차적으로 형성한다. 이때, 상기 제1희생절연막(21), 제2희생절연막(23) 및 제3희생절연막(25)은 인의 농도차이를 갖는 PSG막으로 형성함으로써 식각선택비 차이를 갖도록 형성하되, 상기 제3희생절연막(25)은 500 ∼ 1000Å 두께로 형성한다. (도 1 참조)
다음, 저장전극마스크를 식각마스크로 상기 제2식각방지막(27), 제3희생절연막(25), 제2희생절연막(23), 제1희생절연막(21) 및 제1식각방지막패턴(19)을 식각하여 저장전극으로 예정되는 부분을 노출시키는 트렌치를 형성한다. 이때, 상기 제1식각방지막패턴(19)이 식각되기 때문에 상기 저장전극 콘택플러그(17)가 노출된다. (도 2 참조)
그 다음, 상기 제2식각방지막(27)을 인산(H3PO4)를 사용한 습식식각방법으로 제거하거나, 건식식각방법을 이용한 전면식각공정으로 제거하여 제3희생절연막(25)을 노출시킨다. (도 3 참조)
다음, 전체표면 상부에 저장전극용 도전층(29)을 형성하고, 상기 주변회로영역(Ⅱ) 상에 형성된 저장전극용 도전층(29)을 제거하여 상기 제3희생절연막(25)을 노출시킨다. (또 4 참조)
그 다음, 전체표면 상부에 제4희생절연막(도시안됨)을 형성하여 평탄화시킨다. 이때, 상기 제4희생절연막은 습식식각공정에 대하여 식각선택비가 크고, 상기 제3희생절연막(25)과 같은 물질으로 형성하여, 후속 CMP공정을 균일하게 실시할 수 있도록 한다.
다음, CMP공정을 실시하여 상기 제4희생절연막, 저장전극용 도전층(29), 제3희생절연막(25)을 제거하여 상기 저장전극용 도전층(29)의 상부를 분리시켜 저장전극(33)을 형성한다. 이때, 상기 CMP공정은 상기 제3희생절연막(25)이 모두 제거될 때까지 실시한다. (도 5 참조)
그 다음, 상기 제4희생절연막, 제2희생절연막(23), 제1희생절연막(21) 및 제1식각방지막패턴(19)을 제거하여 저장전극(33)을 노출시킨다. (도 6 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 실린더형 저장전극을 형성하기 위해 희생절연막패턴을 형성하고, 상기 희생절연막패턴 상부에 후속 저장전극용 도전층을 형성하고, 평탄화를 위해 상기 희생절연막패턴과 동일한 박막을 적층하고, 식각방지막을 형성하여 적층구조를 형성한 다음, 저장전극마스크를 식각마스크로 사용하여 상기 적층구조를 식각한 후, 상기 식각방지막을 제거하여 상기 박막을 노출시킴으로써 후속 화학적 기계적 연마(chemical mechanical polishing, CMP)공정시 저장전극 상부가 손상되는 것을 방지하여 저장전극의 표면적이 감소되는 것을 방지하고 저장전극 간에 브리지가 발생하는 것을 방지하여 소자의 전기적 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
Claims (5)
- 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막패턴과 제1식각방지막패턴의 적층구조를 형성하는 공정과,전체표면 상부에 제1희생절연막, 제2희생절연막과 제2식각방지막을 순차적으로 형성하는 공정과,저장전극마스크를 식각마스크로 상기 제2식각방지막, 제2희생절연막, 제1희생절연막 및 제1식각방지막패턴을 식각하여 패터닝하는 공정과,상기 제2식각방지막패턴을 제거하고, 전체표면 상부에 저장전극용 도전층을 형성하는 공정과,상기 반도체기판의 주변회로영역 상에 형성되어 있는 저장전극용 도전층을 제거하고, 상기 제2희생절연막패턴과 연마속도가 같은 제3희생절연막을 형성하여 평탄화시키는 공정과,상기 제3희생절연막, 저장전극용 도전층 및 제2희생절연막패턴을 화학적 기계적 연마공정으로 제거하여 저장전극을 형성하는 공정과,상기 제3희생절연막, 제2희생절연막패턴, 제1희생절연막패턴 및 제1식각방지막패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 제2희생절연막과 제3희생절연막은 PSG막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 제1희생절연막과 제2희생절연막은 인의 농도차이를 주어 증착하여 식각선택비차이를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 제2희생절연막은 PSG막으로 500 ∼ 1000Å 두께 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
- 제 1 항에 있어서,상기 제2식각방지막은 인산을 이용한 습식식각방법 또는 건식식각방법을 이용한 전면식각방법으로 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063575A KR100319169B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063575A KR100319169B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061091A KR20010061091A (ko) | 2001-07-07 |
| KR100319169B1 true KR100319169B1 (ko) | 2002-01-04 |
Family
ID=19630900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063575A KR100319169B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319169B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955922B1 (ko) | 2003-04-03 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
-
1999
- 1999-12-28 KR KR1019990063575A patent/KR100319169B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955922B1 (ko) | 2003-04-03 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061091A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010061020A (ko) | 반도체소자의 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100319169B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100764336B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100479809B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100702112B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100305024B1 (ko) | 반도체소자의 제조방법 | |
| KR100341248B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR20020002172A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100278918B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100252541B1 (ko) | 디램셀의스택캐패시터제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR20010056884A (ko) | 반도체 비트라인 콘택 형성방법 | |
| KR100709448B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR0164080B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100475273B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20010044868A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20000003611A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR20030000569A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20020002005A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR19980051519A (ko) | 반도체 소자의 제조방법 | |
| KR20040002277A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20010090155A (ko) | 커패시터를 갖는 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |