KR19980051519A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR19980051519A
KR19980051519A KR1019960070421A KR19960070421A KR19980051519A KR 19980051519 A KR19980051519 A KR 19980051519A KR 1019960070421 A KR1019960070421 A KR 1019960070421A KR 19960070421 A KR19960070421 A KR 19960070421A KR 19980051519 A KR19980051519 A KR 19980051519A
Authority
KR
South Korea
Prior art keywords
forming
film
insulating film
pattern
insulating
Prior art date
Application number
KR1019960070421A
Other languages
English (en)
Other versions
KR100400285B1 (ko
Inventor
박철수
김대영
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960070421A priority Critical patent/KR100400285B1/ko
Publication of KR19980051519A publication Critical patent/KR19980051519A/ko
Application granted granted Critical
Publication of KR100400285B1 publication Critical patent/KR100400285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 게이트전극이 형성된 상태에서 저장전극 콘택으로 노출되는 반도체 기판상에 에피택셜 공정으로 콘택 플러그를 형성하고, 전하저장전극 콘택홀을 구비하는 절연막을 형성한 후, 상기 콘택 플러그와 접촉되고 콘택홀의 측벽에도 부착되는 다결정 실리콘막을 구조의 전표면에 형성하고 불필요한 부분을 CMP 공정으로 제거하여 저장전극를 형성함으로서 제조공정이 간단하고, 공정여유도가 증가되며, 정전용량 확보가 용이한 반도체 소자의 제조방법에 관한 것이다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 게이트 전극이 형성된 상태에서 저장전극 콘택으로 노출되는 반도체 기판상에 에피택셜 공정으로 콘택 플러그를 형성하고, 전하저장전극 콘택홀을 구비하는 절연막을 형성한 후, 상기 콘택 플러그와 접촉되고 콘택홀의 측벽에도 부착되는 다결정 실리콘막을 구조의 전표면에 형성하고 불필요한 부분을 화학적·기계적연마(Chemical Mechanical Polishing 이하, CMP) 공정으로 제거하여 저장전극를 형성함으로서 제조 공정이 간단하고, 공정여유도가 증가되며, 정전용량 확보가 용이한 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다. 특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
그리고, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나 유전체막의 두께를 얇게 하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다. 그러나, 이러한 방법들은 각각의 문제점을 가지고 있다. 즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등은 신뢰도 및 박막 특성이 확실하게 확인되지 않아 실제 소자에 적용하기에는 어렵다.
그리고, 반도체 소자의 고집적화됨에 따라 공정여유도가 줄어들고 그에 따른 공정수율이 떨어지게 되며, 표면적이 좁아짐에 따라 정전용량이 감소하게 되는 단점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 게이트전극 형성시 그 상부에 절연막 패턴이 함께 형성되도록 하고, 그 패턴들의 측벽에 절연 스페이서를 형성하여 절연시킨 후, 노출되는 반도체 기판상에 에피택셜 성장으로 자기정렬에 의해 콘택 플러그를 형성하고, 상기 콘택 플러그를 노출시키는 콘택홀을 구비하는 층간절연막을 형성한 후, 콘택플러그와 접촉되는 다결정 실리콘층을 전표면에 형성하고, 층간절연막 상부의 다결정 실리콘층을 CMP 공정으로 제거하여 전하저장전극을 형성하여, 공정여유도가 증가되고, 공정이 간단하며, 공정수율을 향상시키는 반도체 소자의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 게이트산화막
12 : 워드선용 도전층 14 : 제 1절연막
16 : 식각정지층 18 : 제 2절연막
20 : 절연스페이서 22 : 제 1다결정 실리콘막
24 : 제 3절연막 26 : 콘택홀
28 : 제 2다결정 실리콘막
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 도전층을 형성하는 공정과, 상기 도전층상에 제 1절연막을 형성하는 공정과, 상기 제 1절연막상에 식각정지층을 형성하는 공정과, 상기 식각정지층상에 제 2절연막을 형성하는 공정과, 상기 제 2절연막에서 상기 게이트산화막까지 게이트패터닝 마스크를 이용하여 순차적으로 식각하여 제 2절연막패턴, 식각정지층패턴, 제 1절연막패턴, 도전층패턴, 게이트산화막패턴을 형성하는 공정과, 상기 구조 패턴의 측벽에 절연스페이서를 형성하는 공정과, 상기 제 2절연막패턴에 의해 노출되어 있는 상기 반도체 기판상에 상기 제 2절연막패턴 보다 높게 제 1다결정 실리콘막을 에피택셜 공정으로 형성하는 공정과, 상기 구조의 전표면에 일정 두께의 제 3절연막을 형성하는 공정과, 상기 제 3절연막을 저장전극 콘택마스크를 이용하여 식각하되, 상기 제 2절연막패턴의 일부와 그 측벽에 형성된 절연스페이서의 일부분이 제거되도록 하여 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 제 2다결정 실리콘막을 형성하는 공정과, 상기 제 3절연막 상부에 형성된 제 2다결정 실리콘막을 제거하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(10)상에 일정 두께의 게이트산화막(11)과, 워드선용 도전층(12), 제 1절연막(14), 식각정지층(16) 및 제 2절연막(18)을 순차적으로 형성한 후, 게이트패턴닝 마스크를 이용한 식각공정으로 제 2 절연막(18)에서 게이트 산화막(11)까지를 순차적으로 식각하여 제 2절연막(18)패턴과, 식각정지층(16)패턴, 제 1절연막(14)패턴 및 워드선용 도전층(12)패턴을 형성한다.
여기서, 상기 제 1절연막(14)과 제 2절연막(18)은 산화막 재질로 구성되며, 상기 식각정지층(16)은 상기 제2 절연막(18)과는 식각선택비의 차이가 큰 물질, 예를들어 질화막의 재질로 구성되어 상기 제 2절연막(18)의 식각공정시 식각되지 않게 된다.
다음, 상기 구조 패턴의 측벽에 전면 도포 및 전면 식각의 방법으로 절연 스페이서(20)을 형성한 후, 상기 노출되는 반도체 기판(10)상에 에피택셜 공정으로 자기정렬에 의해 제 1다결정 실리콘막(22)을 형성하되, 상기 제 2절연막(18)패턴 보다 높게 형성한다.(도 1a 참조)
그 다음, 상기 구조의 전표면에 1000Å∼1㎛ 두께 정도의 평탄화막인 제3절연막(24)을 형성한 다음, 저장전극 콘택마스크를 이용하여 콘택으로 예정되어 있는 부분상의 상기 제 3절연막(24)을 식각하되 상기 제 2절연막(18)패턴의 일부와 그 측벽에 형성된 상기 절연스페이서(20)의 일부분이 제거되는 콘택홀(26)을 형성한다.
여기서, 상기 저장전극 콘택홀(26)의 크기는 상기 제 1다결정 실리콘막(22)의 지름 이상으로 형성되어 있다.(도 1b 참조)
그 다음, 상기 구조 전체표면에 일정 두께의 제 2다결정 실리콘막(28)을 형성하고 CMP 공정으로 상기 제 3절연막(24) 상부에 형성된 상기 제 2다결정 실리콘막(28)을 제거한 다음, 후속공정으로 유전체막(도시 않됨)과 플레이트 전극(도시 않됨)을 형성하여 정전용량이 증가되는 캐패시터 공정을 완료한다.(도 1c 참조)
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 반도체 소자의 공정 여유도를 증가시켜 공정 수율을 향상시키며, 표면적이 증대되어 정전용량이 증가하는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 도전층을 형성하는 공정과, 상기 도전층상에 제 1절연막을 형성하는 공정과, 상기 제 1절연막상에 식각정지층을 형성하는 공정과, 상기 식각정지층상에 제 2절연막을 형성하는 공정과, 상기 제 2절연막에서 상기 게이트산화막까지 게이트패터닝 마스크를 이용하여 순차적으로 식각하여 제 2절연막패턴, 식각정지층패턴, 제 1절연막패턴, 도전층패턴, 게이트산화막패턴을 형성하는 공정과, 상기 구조 패턴의 측벽에 절연스페이서를 형성하는 공정과, 상기 제 2절연막패턴에 의해 노출되어 있는 상기 반도체 기판상에 상기 제 2절연막패턴 보다 높게 제 1다결정 실리콘막을 에피택셜 공정으로 형성하는 공정과, 상기 구조의 전표면에 일정 두께의 제 3절연막을 형성하는 공정과, 상기 제 3절연막을 저장전극 콘택마스크를 이용하여 식각하되, 상기 제 2절연막패턴의 일부와 그 측벽에 형성된 절연스페이서의 일부분이 제거되도록 하여 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 제 2다결정 실리콘막을 형성하는 공정과, 상기 제 3절연막 상부에 형성된 제 2다결정 실리콘막을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 식각정지층은 실리콘 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제 3절연막은 1000Å∼1㎛ 정도의 두께로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 저장전극 콘택홀의 크기는 상기 제 1다결정 실리콘막의 지름 이상으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 제 2다결정 실리콘막은 CMP 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960070421A 1996-12-23 1996-12-23 반도체 소자의 제조방법 KR100400285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070421A KR100400285B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070421A KR100400285B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980051519A true KR19980051519A (ko) 1998-09-15
KR100400285B1 KR100400285B1 (ko) 2003-12-24

Family

ID=37422341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070421A KR100400285B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100400285B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336770B1 (ko) * 1999-11-08 2002-05-16 박종섭 커패시터 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082797A (en) * 1991-01-22 1992-01-21 Micron Technology, Inc. Method of making stacked textured container capacitor
US5084405A (en) * 1991-06-07 1992-01-28 Micron Technology, Inc. Process to fabricate a double ring stacked cell structure
KR0146245B1 (ko) * 1994-10-28 1998-08-01 김주용 반도체 소자의 캐패시터 제조방법
JP2639363B2 (ja) * 1994-12-26 1997-08-13 株式会社日立製作所 半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336770B1 (ko) * 1999-11-08 2002-05-16 박종섭 커패시터 형성방법

Also Published As

Publication number Publication date
KR100400285B1 (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
US5677221A (en) Method of manufacture DRAM capacitor with reduced layout area
US5821139A (en) Method for manufacturing a DRAM with increased electrode surface area
US6228736B1 (en) Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
US5770510A (en) Method for manufacturing a capacitor using non-conformal dielectric
KR100338958B1 (ko) 반도체 소자의 커패시터 형성 방법
US5763304A (en) Method for manufacturing a capacitor with chemical mechanical polishing
KR0141950B1 (ko) 반도체소자의 제조방법
US5677223A (en) Method for manufacturing a DRAM with reduced cell area
KR100400285B1 (ko) 반도체 소자의 제조방법
US6107132A (en) Method of manufacturing a DRAM capacitor
KR0170323B1 (ko) 반도체 장치의 커패시터 제조 방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
US6080619A (en) Method for manufacturing DRAM capacitor
US6110835A (en) Method for fabricating an electrode structure for a cylindrical capacitor in integrated circuit
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR100330571B1 (ko) 반도체소자의캐패시터형성방법
KR930010111B1 (ko) 고집적 반도체 메모리장치의 커패시터 제조방법
JPH0870106A (ja) 半導体装置およびその製造方法
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR0166029B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee