KR0140476B1 - 반도체 소자의 저장전극 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 캐패시터의 정전용량을 충분히 확보하기 위하여 실린더형 저장전극을 형성하는데 있어서, 저장전극마스크를 이용한 공정으로 저장전극의 하부를 형성하는 제1도전층 상부에 실린더형 저장전극의 측벽을 형성하는 제2도전층 스페이서 형성 전에 절연막을 상기 제1도전층과 제1도전층 사이에 형성함으로써 저장전극 간의 단락으로 인한 특성저하를 방지할 수 있어 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 저장전극 제조방법

제1a도 및 제1b도는 종래 기술에 의한 반도체소자의 저장전극 제조공정을 도시한 단면도,

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 저장전극 제조공정을 도시한 단면도.

*도면의 주요부분에 대한 부호의 설명

11,41:반도체기판13,33:하부절연층

15:산화막17,37:제1다결정실리콘막

21,41:감광막패턴23:선택적 성장 산화막

25:제2다결정실리콘막27:저장전극

30,50:콘택홀35:제1산화막

39:제2산화막43:제2다결정실리콘막 스페이서

본 발명은 반도체소자의 저장전극 제조방법에 관한 것으로, 특히 고집적화된 반도체소자에서 캐패시터의 정전용량을 확보하기 위해 실린더형 저장전극을 형성하는데 있어서, 인접하는 저장전극간의 단락을 방지하여 반도체소자의 신뢰성을 향상시키는 기술에 관한 것이다.

최근에 반도체소자가 고집적화되어 셀 크기가 감소되므로, 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다.

그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta₂O₅, TiO₂또는 SrTiO₃등은 신뢰도 및 박막특성 등이 확실하게 확인되어 있지 않다. 그래서, 실제소자에 적용하기가 어렵다. 그리고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

또한, 캐패시터의 표면적을 증가시키기 위하여 실린더형 저장전극을 형성하였다. 그러나, 반도체소자의 고집적화에 따라 형성된 저장전극과 저장전극이 단락되어 반도체소자의 특성을 저하시킴으로서 반도체소자의 신뢰성을 저하시키고 이로 인하여 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

제1a도 및 제1b도는 종래 기술에 의한 실린더형 저장전극 제조공정을 도시한 단면도이다.

제1a도를 참조하면, 반도체기판(31) 상부에 하부절연층(33) 및 제1산화막(35)을 순차적으로 형성한다. 이때, 상기 하부절연층(33)은 소자분리산화막(도시안됨), 게이트산화막(도시안됨) 및 게이트전극(도시안됨)이 구비된 것이다. 그리고, 콘택마스크(도시안됨)을 이용한 식각공정으로 상기 제1산화막(35)과 하부절연층(33)을 순차적으로 식각하여 상기 반도체기판(31)의 예정된 부분을 노출시키는 콘택홀(50)을 형성한다. 그리고, 상기 콘택홀(50)에 접속되도록 제1다결정실리콘막(37)을 형성한다. 그리고, 상기 제1다결정실리콘막(37) 상부에 제2산화막(39)을 형성한다. 그리고, 상기 제2산화막(39) 상부에 감광막패턴(41)을 형성한다. 상기 감광막패턴(41)을 마스크로 하여 상기 제2산화막(39)과 제1다결정실리콘막(37)을 순차적으로 식각한다.

제1b도를 참조하면, 상기 감광막패턴(41)을 제거한다. 그리고, 상기 제1다결정실리콘막(37)과 제2산화막(39)의 측벽에 제2다결정실리콘막(43) 스페이서를 형성한다. 그리고, 상기 제2산화막(39)과 제1산화막(35)을 제거함으로써 실린더형 저장전극을 형성한다. 여기서, 상기 제1b도의 ⓐ 부분에서 단락이 발생할 수 있다.

따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여, 제1도전층이 형성된 반도체기판 상부에 감광막패턴을 형성하고 상기 감광막패턴을 이용하여 상기 제1도전층을 식각한 다음, 노출되는 절연막을 선택성장시켜 상기 감광막패턴의 높이만큼 선택적 성장 절연막을 형성하고 상기 감광막패턴을 제거한 다음, 상기 선택적 성장 절연막의 측벽에 제2도전층 스페이서를 형성하고 상기 선택적 성장 절연막을 제거함으로써 저장전극 상호간의 단락을 방지할 수 있는 실린더형 저장전극을 형성하는 반도체소자의 저장전극 제조방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부에 하부절연층과 절연막을 순차적으로 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 절연막과 하부절연층을 순차적으로 식각함으로써 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 제1도전층을 식각하는 공정과, 상기 절연막을 선택성장시켜 선택적 성장절연막을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 선택적 성장 절연막 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 절연막과 선택적 성장 절연막을 제거하는 공정을 포함하는 반도체소자의 저장전극 제조방법에 있어서, 상기 선택성장공정은 상기 감광막패턴을 성장장벽으로 하여 상기 감광막패턴과 같은 높이로 형성되도록 실시되는 것과, 상기 절연막과 선택적 성장 절연막은 상기 제1도전층과 제2도전층 스페이서와의 식각선택비를 이용한 습식방법으로 제거되는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 저장전극 제조공정을 도시한 단면도이다.

제2a도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)과 산화막(15)을 순차적으로 형성한다. 이때, 상기 하부절연층(13)은 소자분리산화막(도시안됨), 게이트산화막(도시안됨) 및 게이트전극(도시안됨)이 구비된 것이다. 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)의 예정된 부분을 노출시키는 콘택홀(30)을 형성한다. 그리고, 상기 콘택홀(30)을 통하여 상기 반도체기판(11)에 접속되도록 제1다결정실리콘막(17)을 형성한다. 그리고, 상기 제1다결정실리콘막(17) 상부에 감광막패턴(21)을 형성한다.

제2b도를 참조하면, 상기 감광막패턴(21)을 마스크로 하여 상기 제1다결정실리콘막(17)을 식각한다. 이때, 상기 산화막(15)이 노출된다. 그 다음에, 상기 노출된 산화막(15)을 선택성장시켜 선택적 성장 산화막(23)을 형성한다. 이때, 상기 선택적 성장 산화막(23)은 상기 감광막패턴(21)과 같은 높이로 형성한다.

제2c도를 참조하면, 상기 감광막패턴(21)을 제거한다. 그리고, 상기 선택적 성장 산하막(23) 측벽에 제2다결정실리콘막(25) 스페이서를 형성한다. 상기 제2다결정실리콘막(25) 스페이서는 전체 표면상부에 제2다결정실리콘막(25)을 일정두께 형성하고 상기 제2다결정실리콘막(25)의 두께만큼 이방성식각하여 형성한다.

제2d도를 참조하면, 상기 선택적 성장 산화막(23)과 산화막(15)을 제거함으로써 절연특성이 향상된 실린더형 저장전극(27)을 형성한다. 이때, 상기 선택적 성장 산화막(23)과 산화막(15)은 비.오.이.(BOE:Buffered Oxide Ethant, 이하에서 BOE라 함) 용액이나 HF 용액을 이용한 식각공정으로 제거한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 제조방법은, 종래 기술에서 감광막패턴을 이용한 식각공정후에 도전층 스페이서 형성공정으로 실린더형 저장전극을 형성할 때 발생할 수 있는 저장전극 상호간의 단락을 방지하기 위하여, 감광막패턴을 이용한 식각공정후에 형성된 식각된 도전층 사이에 선택성장공정으로 선택적 성장절연막을 형성하고 상기 감광막패턴 제거후 절연막 스페이서를 형성함으로써 저장전극 상호간에 발생할 수 있는 단락을 방지할 수 있어 반도체소자의 신뢰성을 향상시킴으로써 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (3)

1. 반도체기판 상부에 하부절연층과 절연막을 순차적으로 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 절연막과 하부절연층을 순차적으로 식각함으로써 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 제1도전층을 식각하는 공정과, 상기 절연막을 선택성장시켜 선택적 성장 절연막을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 선택적 성장 절연막 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 절연막과 선택적 성장 절연막을 제거하는 공정을 포함하는 반도체소자의 저장전극 제조방법.
2. 제1항에 있어서, 상기 선택성장공정은 상기 감광막패턴을 성장장벽으로 하여 상기 감광막패턴과 같은 높이로 형성되도록 실시되는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
3. 제1항에 있어서, 상기 절연막과 선택적 성장 절연막은 상기 제1도전층과 제2도전층 스페이서와의 식각선택비를 이용한 습식방법으로 제거되는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.