KR20010061020A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20010061020A KR20010061020A KR1019990063495A KR19990063495A KR20010061020A KR 20010061020 A KR20010061020 A KR 20010061020A KR 1019990063495 A KR1019990063495 A KR 1019990063495A KR 19990063495 A KR19990063495 A KR 19990063495A KR 20010061020 A KR20010061020 A KR 20010061020A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- storage electrode
- sacrificial insulating
- sacrificial
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract 3
- 238000005498 polishing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 고집적소자의 저장전극 형성공정에서 저장전극을 형성하기 위한 코아절연막 상부에 상기 코아절연막과 식각선택비가 다른 희생절연막을 형성한 다음, 웨이퍼의 가장자리 안쪽에 걸친 다이(die) 상에 형성된 상기 희생절연막을 제거하고, 저장전극을 형성하기 위한 후속공정을 실시하되, 웨이퍼의 가장자리에 걸친 다이에 형성되는 저장전극 상부에 상기 희생절연막을 소정 두께 남김으로써 상기 코아절연막을 제거하여 저장전극을 노출시킬 때, 상기 코아절연막과 희생절연막간의 식각선택비에 의해 상기 웨이퍼의 가장자리에 걸친 다이에는 소정 두께의 희생절연막과 코아절연막이 남게 되어 상기 저장전극을 지지하게 되므로 웨이퍼의 가장자리에 걸치 다이에서 저장전극 콘택플러그가 작게 형성되더라도 저장전극이 떨어져나가지 않기 때문에 저장전극 간에 브리지(bridge)가 발생하거나 비트페일(bit fail)이 발생하는 것을 방지하여 소자의 전기적 특성을 향상시키는 동시에 넷 다이(net die)를 증가시켜 공정수율을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 저장전극 형성공정시 저장전극을 형성하기 위한 코아산화막 제거공정에서 웨이퍼의 가장자리부분에 저장전극이 떨어져 나가 잔류물의 소오스가 되는 것을 방지하는 반도체소자의 제조방법에 관한 것이다.
고집적 반도체 메모리소자에서 넷 다이(net die) 증가를 위해 웨이퍼의 가장자리 까지 마스크공정을 진행하고 있으나, 웨이퍼의 가장자리에 걸쳐있는 다이부분은 단차(topology)가 발생할 수 있고, 마스크공정이 용이하게 진행되지 않는다. 즉, 저장전극 콘택 마스크공정시 콘택이 작게 정의되거나, 저장전극 마스크도 작게 정의될 수 있다.
따라서, 저장전극 콘택 마스크공정시 콘택이 작게 정의될 경우 저장전극을 연결시켜주며 지지해주는 저장전극 콘택플러그가 작게 형성되지 않아서 저장전극을 형성하기 위한 코아산화막을 제거하는 공정후 또는 저장전극 형성시 웨이퍼 가장자리부분은 정의가 제대로 되지 않기 때문에 저장전극 콘택플러그와 저장전극이 서로 연결이 되지 않아 잔류물(residue)로 남게 된다.
상기와 같은 잔류물은 메인 셀 블록(main cell block)의 저장전극과 저장전극 간에 브리지를 유발하여 비트 페일(bit fail)을 유발할 수 있고, 디펙트(defect)에 의해 단차가 발생하여 Icc 페일의 유발 및 후속공정을 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극을 형성하기 위한 코아산화막을 형성하고, 웨이퍼의 가장자리에 걸친 다이의 코아산화막 상부에 상기 코아산화막과 식각선택비를 갖는 희생절연막을 형성함으로써 저장전극형성후 상기 코아산화막을 제거하는 공정시 상기 코아산화막과 희생절연막의 식각선택비 차이를 이용하여 상기 웨이퍼의 가장자리의 안쪽에 걸친 다이의 코아산화막만 제거되고, 웨이퍼의 가장자리에 걸친 다이에는 상기 코아산화막과 희생절연막에 의해 저장전극이 지지되도록 형성하여 웨이퍼의 가장자리에 걸친 다이에서 저장전극이 떨어져 나가는 것을 방지하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 9 는 본 발명에 따른 반도체소자의 제조방법을 나타낸 단면도.
< 도면의 주요부분에 대한 부호 설명 >
11 : 웨이퍼 13 : 비트라인
15 : 층간절연막 17 : 저장전극 콘택플러그
19 : 코아산화막 21 : 제1희생절연막
23 : 제1감광막패턴 25 : 제2희생절연막
27 : 식각방지막 29 : 저장전극용 도전층
31 : 제2감광막패턴 33 : 저장전극
Ⅰ : 웨이퍼의 가장자리 안쪽에 걸친 다이
Ⅱ : 웨이퍼의 가장자리에 걸친 다이
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
소정의 하부구조물이 형성되어 있는 웨이퍼 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하고, 전체표면 상부에 코아산화막과 상기 코아산화막과 식각선택비를 갖는 제1희생절연막을 형성하는 공정과,
상기 제1희생절연막 상부에 웨이퍼의 가장자리 안쪽에 걸친 다이를 노출시키는 제1감광막패턴을 형성하고, 상기 제1감광막패턴을 식각마스크로 사용하여 상기 제1희생절연막을 식각하는 공정과,
상기 제1감광막패턴을 제거하고, 전체표면 상부에 상기 제1희생절연막과 식각선택비를 갖는 제2희생절연막과 식각방지막을 형성하는 공정과,
저장전극마스크를 식각마스크로 상기 식각방지막, 제2희생절연막, 제1희생절연막 및 코아절연막을 식각하는 공정과,
전체표면 상부에 저장전극용 도전층을 형성하고, 전체표면 상부에 웨이퍼의 셀영역을 보호하는 제2감광막패턴을 형성하는 공정과,
상기 제2감광막패턴, 저장전극용 도전층, 식각방지막, 제2희생절연막 및 소정 두께의 제1희생절연막을 제거하여 저장전극을 형성하는 공정과,
상기 제2감광막패턴과 코아절연막을 제거하여 웨이퍼의 가장자리 안쪽에 걸친 다이에 형성된 저장전극을 노출시키고, 웨이퍼의 가장자리에 걸친 다이에 형성된 저장전극은 코아절연막과 제1희생절연막에 지지되도록 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 9 은 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 웨이퍼(11) 상부에 소자분리절연막(도시안됨), 게이트전극(도시안됨)과 소오스/드레인접합영역(도시안됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(13)을 형성하고, 전체표면 상부에 저장전극 콘택플러그(17)가 구비된 층간절연막(15)을 형성한다. 이때, 웨이퍼의 웨이퍼에 걸친 다이(Ⅱ)에 형성된 저장전극 콘택플러그(17)가 웨이퍼의 가장자리 안쪽에 걸친 다이(Ⅰ)에 형성된 저장전극 콘택플러그(17)보다 작게 형성된다.
다음, 전체표면 상부에 저장전극을 형성하기 위한 코아산화막(19)을 형성하고, 상기 코아산화막(19) 상부에 상기 코아산화막(19)과 식각선택비를 갖는 제1희생절연막(21)을 형성한다. 이때, 상기 제1희생절연막(21)은 질화막을 사용하여 300 ∼ 700Å 두께로 형성한다. (도 1 참조)
그 다음, 전체표면 상부에 웨이퍼의 가장자리에 걸친 다이(Ⅱ)를 보호하는 제1감광막패턴(23)을 형성하고, 상기 제1감광막패턴(23)을 식각마스크로 상기 제1희생절연막(21)을 식각한다. 이때, 상기 웨이퍼의 가장자리 안쪽에 걸친 다이(Ⅰ) 상에는 코아산화막(19)만 남게 되고, 상기 웨이퍼의 가장자리에 걸친 다이(Ⅱ) 상에는 코아산화막(19)과 제1희생절연막(21)이 남게 된다. (도 2 참조)
다음, 상기 제1감광막패턴(23)을 제거하고, 전체표면 상부에 상기 제1희생절연막(21)과 식각선택비를 갖는 제2희생절연막(25)과 식각방지막(27)을 순차적으로 형성한다. 이때, 상기 제2희생절연막(25)은 산화막을 사용하여 800 ∼ 1200Å 두께로 형성한다. (도 3, 도 4 참조)
그 다음, 저장전극으로 예정되는 부분을 노출시키는 저장전극 마스크를 식각마스크로 상기 식각방지막(27), 제2희생절연막(25), 제1희생절연막(21) 및 코아산화막(19)을 식각한다. (도 5 참조)
다음, 전체표면 상부에 저장전극용 도전층(29)을 소정 두께 형성하고, 전체표면 상부에 웨이퍼(11)의 셀영역을 보호하는 제2감광막패턴(31)을 형성한다.
그 다음, 상기 제2감광막패턴(31)을 식각마스크로 웨이퍼(11)의 주변회로영역 상에 형성되어 있는 저장전극용 도전층(29)을 제거한다. (도 7 참조)
다음, 상기 제2감광막패턴(31), 저장전극용 도전층(29), 식각방지막(27), 제2희생절연막(25) 및 소정 두께의 제1희생절연막(21)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정 또는 전면식각(etch back)공정으로 제거하여 실린더형 저장전극(33)을 형성한 후, 상기 저장전극(33) 내에 남아 있는 제2감광막패턴(31)을 제거한다. 이때, 상기 웨이퍼의 가장자리에 걸친 다이(Ⅱ)에 제1희생절연막(21)이 처음 두께의 절반정도 남게 된다. (도 8 참조)
그 다음, 상기 코아산화막(19)을 습식식각공정으로 제거하여 저장전극(33)을 노출시킨다. 이때, 상기 웨이퍼의 가장자리 안쪽에 걸친 다이(Ⅰ)에 형성되어 있는 코아산화막(19)은 모두 제거되지만, 상기 웨이퍼의 가장자리에 걸친 다이(Ⅱ)에는 제1희생절연막(21)과 코아산화막(19)이 그대로 남게 된다. 이는 상기 코아산화막(19)과 제1희생절연막(21)이 식각선택비를 갖기 때문에 상기 코아산화막(19)이 제거되는 동안 상기 제1희생절연막(21)은 제거되지 않는다. (도 9 참조)
한편, 다른 실시예로 상기 제1희생절연막(21)으로 상기 코아산화막(19)과 식각선택비를 갖는 산화막을 이용하여 형성할 수도 있으며, 이때, 상기 산화막은 질화막을 사용하는 경우보다 두껍게 형성하여야 한다.
상기와 같이 제1희생절연막(21)으로 산화막을 사용하는 경우 제2희생절연막(25)은 상기 제1희생절연막(21)으로 사용되는 산화막과 식각선택비가 다른 산화막을 사용한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 고집적소자의 저장전극 형성공정에서 저장전극을 형성하기 위한 코아절연막 상부에 상기 코아절연막과 식각선택비가 다른 희생절연막을 형성한 다음, 웨이퍼의 가장자리 안쪽에 걸친 다이(die) 상에 형성된 상기 희생절연막을 제거하고, 저장전극을 형성하기 위한 후속공정을 실시하되, 웨이퍼의 가장자리에 걸친 다이에 형성되는 저장전극 상부에 상기 희생절연막을 소정 두께 남김으로써 상기 코아절연막을 제거하여 저장전극을 노출시킬 때, 상기 코아절연막과 희생절연막간의 식각선택비에 의해 상기 웨이퍼의 가장자리에 걸친 다이에는 소정 두께의 희생절연막과 코아절연막이 남게 되어 상기 저장전극을 지지하게 되므로 웨이퍼의 가장자리에 걸치 다이에서 저장전극 콘택플러그가 작게 형성되더라도 저장전극이 떨어져나가지 않기 때문에 저장전극 간에 브리지(bridge)가 발생하거나 비트페일(bit fail)이 발생하는 것을 방지하여 소자의 전기적 특성을 향상시키는 동시에 넷 다이(net die)를 증가시켜 공정수율을 향상시키는 이점이 있다.
Claims (7)
- 소정의 하부구조물이 형성되어 있는 웨이퍼 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하고, 전체표면 상부에 코아산화막과 상기 코아산화막과 식각선택비를 갖는 제1희생절연막을 형성하는 공정과,상기 제1희생절연막 상부에 웨이퍼의 가장자리 안쪽에 걸친 다이를 노출시키는 제1감광막패턴을 형성하고, 상기 제1감광막패턴을 식각마스크로 사용하여 상기 제1희생절연막을 식각하는 공정과,상기 제1감광막패턴을 제거하고, 전체표면 상부에 상기 제1희생절연막과 식각선택비를 갖는 제2희생절연막과 식각방지막을 형성하는 공정과,저장전극마스크를 식각마스크로 상기 식각방지막, 제2희생절연막, 제1희생절연막 및 코아절연막을 식각하는 공정과,전체표면 상부에 저장전극용 도전층을 형성하고, 전체표면 상부에 웨이퍼의 셀영역을 보호하는 제2감광막패턴을 형성하는 공정과,상기 제2감광막패턴, 저장전극용 도전층, 식각방지막, 제2희생절연막 및 소정 두께의 제1희생절연막을 제거하여 저장전극을 형성하는 공정과,상기 제2감광막패턴과 코아절연막을 제거하여 웨이퍼의 가장자리 안쪽에 걸친 다이에 형성된 저장전극을 노출시키고, 웨이퍼의 가장자리에 걸친 다이에 형성된 저장전극은 코아절연막과 제1희생절연막에 지지되도록 형성하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1희생절연막은 질화막을 이용하여 300 ∼ 700Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2희생절연막은 상기 질화막과 식각선택비를 갖는 산화막을 이용하여 800 ∼ 1200Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제1희생절연막은 상기 코아산화막과 식각선택비가 큰 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항 또는 제 4 항에 있어서,상기 제2희생절연막은 상기 산화막과 식각선택비를 갖는 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 제2감광막패턴, 저장전극용 도전층, 식각방지막, 제2희생절연막 및 소정 두께의 제1희생절연막을 제거하여 저장전극을 형성하는 공정은 화학적 기계적연마공정 또는 전면식각공정으로 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 웨이퍼의 가장자리에 걸친 다이에 형성된 저장전극을 지지하는 제1희생절연막의 두께는 처음 두께의 절반정도인 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063495A KR20010061020A (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063495A KR20010061020A (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010061020A true KR20010061020A (ko) | 2001-07-07 |
Family
ID=19630824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063495A KR20010061020A (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010061020A (ko) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868812B1 (ko) * | 2003-12-10 | 2008-11-14 | 미크론 테크놀로지,인코포레이티드 | 반도체 구조 및 커패시터 소자 형성 방법 |
| US7655968B2 (en) | 2003-09-04 | 2010-02-02 | Micron Technology, Inc. | Semiconductor devices |
| US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7858486B2 (en) | 2005-05-18 | 2010-12-28 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7902081B2 (en) | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
| US7915136B2 (en) | 2004-07-19 | 2011-03-29 | Round Rock Research, Llc | Methods of forming integrated circuit devices |
| US7919386B2 (en) | 2005-03-18 | 2011-04-05 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US8207563B2 (en) | 2004-12-06 | 2012-06-26 | Round Rock Research, Llc | Integrated circuitry |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| US8450164B2 (en) | 2007-08-13 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
1999
- 1999-12-28 KR KR1019990063495A patent/KR20010061020A/ko not_active Application Discontinuation
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655968B2 (en) | 2003-09-04 | 2010-02-02 | Micron Technology, Inc. | Semiconductor devices |
| US8786001B2 (en) | 2003-09-04 | 2014-07-22 | Round Rock Research, Llc | Semiconductor devices |
| KR100868812B1 (ko) * | 2003-12-10 | 2008-11-14 | 미크론 테크놀로지,인코포레이티드 | 반도체 구조 및 커패시터 소자 형성 방법 |
| US7915136B2 (en) | 2004-07-19 | 2011-03-29 | Round Rock Research, Llc | Methods of forming integrated circuit devices |
| US8164132B2 (en) | 2004-07-19 | 2012-04-24 | Round Rock Research, Llc | Methods of forming integrated circuit devices |
| US8207563B2 (en) | 2004-12-06 | 2012-06-26 | Round Rock Research, Llc | Integrated circuitry |
| US7919386B2 (en) | 2005-03-18 | 2011-04-05 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7858486B2 (en) | 2005-05-18 | 2010-12-28 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7902081B2 (en) | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
| US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8129240B2 (en) | 2007-02-26 | 2012-03-06 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8263457B2 (en) | 2007-02-26 | 2012-09-11 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8450164B2 (en) | 2007-08-13 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| US9224798B2 (en) | 2008-01-08 | 2015-12-29 | Micron Technology, Inc. | Capacitor forming methods |
| US8734656B2 (en) | 2008-01-08 | 2014-05-27 | Micron Technology, Inc. | Capacitor forming methods |
| US8760841B2 (en) | 2008-04-08 | 2014-06-24 | Micron Technology, Inc. | High aspect ratio openings |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| US9595387B2 (en) | 2008-04-08 | 2017-03-14 | Micron Technology, Inc. | High aspect ratio openings |
| US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8163613B2 (en) | 2008-07-09 | 2012-04-24 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076757B2 (en) | 2010-08-11 | 2015-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US9196673B2 (en) | 2012-07-26 | 2015-11-24 | Micron Technology, Inc. | Methods of forming capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010061020A (ko) | 반도체소자의 제조방법 | |
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100319173B1 (ko) | 반도체소자의 제조방법 | |
| KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100583121B1 (ko) | 반도체소자의 금속배선 콘택홀 제조방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100796515B1 (ko) | 반도체 소자 형성방법 | |
| KR100319169B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20000044673A (ko) | 반도체 메모리소자의 제조방법 | |
| KR100258370B1 (ko) | 반도체소자의 콘택방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100546205B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR20010059980A (ko) | 디램(ｄｒａｍ) 셀 캐패시터의 제조 방법 | |
| KR20070036979A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20030000569A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR19990057826A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20020008873A (ko) | 반도체소자의 제조방법 | |
| KR19980051518A (ko) | 반도체 소자의 제조방법 | |
| KR20040009251A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20030057880A (ko) | 반도체 소자의 제조 방법 | |
| KR19990057357A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990055795A (ko) | 반도체 소자의 폴리 2 콘택방법 | |
| KR20010061081A (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR20020058259A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |