KR19990057826A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.

반도체 소자 제조 방법.

2. 발명이 해결하고자 하는 기술적 과제.

반도체 소자의 금속 배선 공정시, 경사진 부분의 잔류물이 생기지 않도록 하며, 동시에 콘택홀내에 형성되는 플러그의 손상을 최소화 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함을 그 목적으로 한다.

3. 발명의 해결 방법의 요지.

단차를 갖는 하부층 상부에 층간절연막을 형성하는 제1단계; 상기 층간절연막을 식각하여 콘택홀을 형성하는 제2단계; 상기 제2단계가 완료된 결과물 상부에 전도막을 형성하는 제3단계; 적어도 상기 콘택홀에 매립된 전도막을 덮도록 하는 식각 방지막 패턴을 형성하는 제4단계; 및 상기 식각 방지막 패턴을 사용한 식각공정을 실시하여 상기 제4단계가 완료된 후의 전도막을 제거하는 제5단계를 포함하여 이루어진다.

4. 발명이 중요한 용도.

반도체 소자 제조 공정에 이용됨.

Description

반도체 소자의 금속 배선 형성 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 단차를 나타내는 부분에 인접한 영역에서의 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

현추세에 따라, 집적회로 제조시 소자가 고 집적화 되어 가면서 적층형 구조의 소자형성방법이 성행하고 있으며, 이러한 적층된 소자의 절연은 각각의 적층된 소자들 사이의 층간절연막으로 이루어진다. 따라서 소자가 고집적화됨에 따라 주변회로 영역과 셀 영역간의 표면단차는 더욱더 심해지고 있는 추세이며, 소자들간의 전기적 연결을 위한 콘택홀의 크기는 작아지고 있다.

이하, 도1a 내지 도1c를 참조하여 종래의 단차를 나타내는 지역에서의 텅스텐막을 이용한 금속 배선 형성 방법 및 그 문제점을 설명한다.

먼저, 도1a에 도시된 바와 같이, 실리콘 기판 상부(11)에 소자를 형성한 후, 층간절연막을 형성하면, 도시된 바와 같이, 주변 회로 지역과 셀 영역간에 단차를 갖게 된다(이하, 이러한 단차를 나타내는 층간절연막을 도면 부호 "12"로 정의한다). 그리고, 낮은 단차를 갖는 주변 회로 지역의 층간절연막(12)을 선택적 식각하여 실리콘 기판(11)을 노출시키는 콘택홀을 형성한 후, 전체 구조 상부에 텅스텐막(13)을 형성하여 주변 회로 지역에서 실리콘 기판(11)과 콘택되는 텅스텐막을 형성한다.

다음으로, 도1b에 도시된 바와 같이, 텅스텐 플러그(14)를 형성하기 위하여 텅스텐막(13)을 전면 식각 하면, 주변 회로 영역과 셀 영역의 기울기를 나타내는 경계면에는 텅스텐 잔류물(15)이 남게 된다.

다음으로, 이러한 텅스텐 잔류물(15)을 제거하기 위하여 도1c에 도시된 바와 같이, 과도한 텅스텐막(15, 14)의 식각을 실시하면 텅스텐 플러그(14)의 손상(loss)이 발생함으로서 결과적으로 후속 금속 배선 공정시 단락되는 문제점을 야기시키고, 소자 특성을 악화시킨다.

전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 주변 회로 영역과 셀 영역의 단차를 갖는 반도체 소자의 금속 배선 공정시, 경사진 부분의 잔류물이 생기지 않도록 하며, 동시에 콘택홀 내에 형성되는 전도막 플러그의 손상을 최소화 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함을 그 목적으로 한다.

도1a 내지 도1c는 종래의 단차를 갖는 지역의 텅스텐막을 이용한 금속 배선 및 그 문제점을 나타내는 공정 단면도.

도2a 내지 도2d는 본 발명의 일실시예에 따른 단차를 갖는 지역의 텅스텐막을 이용한 금속 배선 형성 방법을 나타내는 공정 단면도.

* 도면의 주요 부분에 대한 간단한 설명

21 : 실리콘 기판

22 : 층간절연막

23 : 텅스텐 플러그

24 : 잔류 텅스텐막

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 금속 배선 형성 방법은, 단차를 갖는 하부층 상부에 층간절연막을 형성하는 제1단계; 상기 층간절연막을 식각하여 콘택홀을 형성하는 제2단계; 상기 제2단계가 완료된 결과물 상부에 전도막을 형성하는 제3단계; 적어도 상기 콘택홀에 매립된 전도막을 덮도록 하는 식각 방지막 패턴을 형성하는 제4단계; 및 상기 식각 방지막 패턴을 사용한 식각공정을 실시하여 상기 제4단계가 완료된 후의 전도막을 제거하는 제5단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 형성 방법을 나타내는 공정 단면도이다.

먼저, 도2a에 도시된 바와 같이, 실리콘 기판 상부(21)에 소자를 형성한 후, 층간절연막을 형성하면, 도시된 바와 같이, 주변 회로 지역과 셀 영역간에 단차를 형성하게 된다(이하, 이러한 단차를 나타내는 층간절연막을 도면 부호 "22"로 정의한다). 그리고, 주변 회로 지역의 층간절연막(22)을 선택적 식각하여 실리콘 기판(21)을 노출시키는 콘택홀을 형성한 후, 전체 구조 상부에 텅스텐막(23)을 형성한다. 그리고, 텅스텐 플러그(23)를 형성하기 위하여 형성된 텅스텐막(23)을 전면 식각 하면, 주변 회로 영역과 셀 영역의 기울기를 나타내는 경계면에는 텅스텐 잔류물(24)이 남게 된다.

다음으로, 도2b에 도시된 바와 같이, 전체 구조 상부에 식각마스크로 예를 들면 포토레지스트(201)를 도포한후, 주변 회로 영역과 셀 영역의 기울기를 나타내는 경계면의 텅스텐 잔류물(24)만을 오픈시키는 포토레지스트 패턴(201)을 형성한다. 이러한 포토레지스트 패턴(201)은 종래와 같이 진행되는 과도한 텅스텐막의 식각공정으로 전도막 플러그가 손상되는 것을 방지하기 위한 식각방지막으로 사용되는 것이다.

다음으로, 도2c에 도시된 바와 같이, 포토레지스트 패턴(201)을 이용하여 텅스텐 잔류물(24)의 식각공정을 진행하는데, 이러한 공정은 불소계 가스 분위기에서 이루어진다.

다음으로, 도2d에 도시된 바와 같이, 텅스텐 플러그(23)의 손상을 방지하기 위하여 형성된 포토레지스트 패턴(201)을 산소 가스 분위기에서 제거하면 콘택홀내에 손상이 되지 않은 텅스텐 플러그(23)를 얻을 수 있다. 이러한 포토레지스트의 제거 후에 BOE(boffered oxide etchant) 및 NH₄OH를 이용한 세정 공정을 실시한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은, 주변 회로 영역과 셀 영역의 단차를 갖는 반도체 소자의 금속 배선 형성 공정시, 전도막 플러그를 덮는 식각방지 마스크를 형성한 후 식각공정을 실시하여 경사진 부분의 잔류물이 생기지 않도록 하며, 동시에 콘택홀내에 형성되는 전도막 플러그의 손상을 최소화하여 소자의 수율을 향상시킨다.

Claims (4)

1. 단차를 갖는 하부층 상부에 층간절연막을 형성하는 제1단계;

   상기 층간절연막을 식각하여 콘택홀을 형성하는 제2단계;

   상기 제2단계가 완료된 결과물 상부에 전도막을 형성하는 제3단계;

   적어도 상기 콘택홀에 매립된 전도막을 덮도록 하는 식각 방지막 패턴을 형성하는 제4단계; 및

   상기 식각 방지막 패턴을 사용한 식각공정을 실시하여 상기 제4단계가 완료된 후의 전도막을 제거하는 제5단계

   를 포함하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
2. 제1항에 있어서,

   상기 제5단계 후에

   상기 잔류 식각 방지막 패턴을 제거하는 제6단계

   상기 제6단계 후에 BOE또는 NH₄OH를 사용하는 세정 공정을 실시하는 제7단계를 더 포함하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
3. 제1항 또는 제2항에 있어서,

   상기 전도막은 텅스텐막을 포함하여 형성하는 반도체 소자의 금속 배선 형성 방법.
4. 제3항에 있어서,

   상기 전도막의 식각은 불소계 가스를 사용하는 반도체 소자의 금속 배선 형성 방법.