KR19990057376A - 반도체 소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로서, 트렌치를 사용하는 소자분리막 형성공정에 로코스(local oxidation of silicon, 이하 LOCOS 라 함) 공정에서의 버즈빅(bird's beak)을 사용함으로써 소자분리막의 양쪽 가장자리와 반도체기판의 경계부분에 급경사를 갖는 단차가 발생하는 것을 억제함으로써 후속 게이트 전극 형성공정시 생성되는 잔류물(residue)이 남는 현상을 방지하여 후속 공정을 용이하게 하고 소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 소자분리막 형성방법

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로써, 특히 DRAM 이나 SRAM 과 같은 메모리소자 제조 공정에서 트렌치를 사용하는 소자분리 공정시 단차를 갖는 프로파일을 완화시켜 상기 단차에 후속 게이트 전극 형성공정에서 발생하는 잔류물이 남는 것을 방지하여 소자분리 절연막의 특성을 향상시키는 반도체소자의 소자분리막 형성방법을 제공함에 있다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 LOCOS 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 질화막을 형성한 다음, 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.

상기와 같은 문제점을 해결하기 위하여 상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 작은 면적으로 소자를 분리할 수 있는 트렌치에 의한 소자분리막 제조방법이 초고집적소자에서 많이 사용되고 있다.

도 1a 및 도 1b 는 종래기술의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(12) 상부에 제1절연막(도시안됨)인 패드산화막을 형성한다.

그리고, 상기 제1절연막 상부에 제2절연막(도시안됨)인 질화막을 증착한 후, 감광막 패턴(도시안됨)을 형성한다.

그 후, 상기 감광막 패턴을 사용하여 상기 제1절연막과 제2절연막을 식각함으로써 소정 깊이의 트렌치(도시안됨)를 형성한다.

그리고, 상기 구조의 전 표면에 상기 트렌치를 완전히 매립하는 제3절연막(14)을 형성한 다음, 화학적 기계적 연마(Chemical mechanical polishing, 이하 CMP 라 함)방법으로 연마하여 상기 트렌치를 메운 부분만이 남도록 한다.

그러나, 상기와 같은 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 소자분리막이 반도체기판 보다 낮게 또는 높게 형성되어 상기 소자분리막과 반도체기판의 경계부분에 급경사를 갖는 단차가 발생되어 후속 게이트 전극 패터닝 공정시 생성되는 잔류물이 상기 단차에 남게 되어 소자의 전기적 특성 열화를 초래하게 된다. (도 1a, 도 1b참조)

본 발명은 상기한 문제점을 해결하기 위하여, 트렌치를 사용하는 소자분리막 형성방법에서 LOCOS 공정에서의 버즈빅 특성을 이용하여 소자분리막과 반도체기판의 경계부분에 급경사를 갖는 단차가 발생하는 것을 방지함으로써 후속공정을 용이하게 하는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11, 12 : 반도체 기판 13 : 제1절연막

15 : 제2절연막 17 : 열산화막

19 : 트렌치 21, 14 : 제3절연막

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은,

반도체기판의 소자분리 영역을 노출시키는 절연막 패턴을 형성하는 공정과,

상기 소자분리영역을 열산화시켜 열산화막을 형성하는 공정과,

상기 절연막 패턴을 식각마스크로 사용하여 상기 열산화막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,

상기 구조 전표면에 소자분리 절연막을 형성하는 공정과,

상기 열산화막이 노출될 때까지 상기 소자분리 절연막 및 절연막 패턴을 CMP 하는 공정과,

상기 CMP 공정으로 남은 절연막 패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2f 는 본 발명에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 제1절연막(13)과 제2절연막(15)을 순차적으로 형성한다. 이때, 상기 제1절연막(13)은 산화막으로 형성하고, 제2절연막(15)은 질화막을 사용하여 형성한다.

다음, 상기 제2절연막(15) 상부에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 감광막 패턴(도시안됨)을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 제2절연막(15) 및 제1절연막(13)을 패터닝하여 소자분리 영역으로 예정되어 있는 반도체기판(11)을 노출시킨다.

그 다음, 상기 감광막 패턴은 산소플라즈마를 이용하여 제거한다. (도 2a참조)

그리고, 상기 노출된 반도체기판(11)을 열산화시켜 800 ∼ 1200 Å 두께의 열산화막(17)을 형성한다. 이때, 상기 열산화공정으로 반도체기판(11)의 활성영역으로 상기 열산화막(17)이 치고 들어가 버즈빅이 형성되는데, 상기 버즈빅의 크기가 400 ∼ 600 Å 이 되도록 한다. (도 2b참조)

다음, 제2절연막(15) 패턴을 식각마스크로 사용하여 상기 열산화막(17) 및 반도체기판(11)을 제거하여 트렌치(19)를 형성한다. 이때, 상기 트렌치(19)를 형성하는 공정시 상기 버즈빅이 손상되는 것을 방지하기 위하여 버티칼 프로파일을 갖도록 형성한다. (도 2c참조)

그 다음, 상기 구조 상부에 제3절연막(21)을 전면적으로 형성한다. 상기 제3절연막(21)은 오존-테오스(O₃-tetra ethyl ortho silicate glass, 이하 O₃- TEOS 라 함)을 사용한다. (도 2d참조)

그리고, CMP 공정을 실시하여 상기 열산화막(17)이 노출될 때까지 상기 제3절연막(21), 제2절연막(15) 및 제1절연막(13)을 제거한다. (도 2e참조)

다음, 상기 CMP 공정으로 남아있는 제2절연막(15)을 인산용액을 이용하여 제거함으로써 소자분리막을 형성한다. 상기 소자분리막의 양쪽 가장자리는 상기 버즈빅의 모양과 비슷하게 형성되어 라운디드 프로파일(rounded profile)을 갖게 된다. (도 2f참조)

상기한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 트렌치를 사용하는 소자분리막 형성공정에 LOCOS 공정에서의 버즈빅을 사용함으로써 소자분리막의 양쪽 가장자리와 반도체기판의 경계부분에 급경사를 갖는 단차가 발생하는 것을 억제함으로써 후속 게이트 전극 형성공정시 생성되는 잔류물이 남는 현상을 방지하여 후속 공정을 용이하게 하고 소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (4)

1. 반도체기판의 소자분리 영역을 노출시키는 절연막 패턴을 형성하는 공정과,

   상기 소자분리영역을 열산화시켜 열산화막을 형성하는 공정과,

   상기 절연막 패턴을 식각마스크로 사용하여 상기 열산화막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,

   상기 구조 전표면에 소자분리 절연막을 형성하는 공정과,

   상기 열산화막이 노출될 때까지 상기 소자분리 절연막 및 절연막 패턴을 CMP 하는 공정과,

   상기 CMP 공정으로 남은 절연막 패턴을 제거하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
2. 제 1 항에 있어서,

   상기 열산화막 형성시 상기 반도체기판의 활성영역에 400 ∼ 600 Å의 버즈빅을 형성되도록 조절하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
3. 제 1 항에 있어서,

   상기 열산화막은 800 ∼ 1200 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
4. 제 1 항에 있어서,

   상기 CMP 공정은 상기 열산화막이 노출될 때까지 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.