KR19990042452A - 반도체소자의 소자분리막 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로서, 트렌치를 매립하는 절연물을 저온에서 1차 열처리 공정을 실시하여 질화막과 식각선택비를 작게한 다음, 상기 질화막이 제거되는 동안 역사다리꼴 모양을 갖는 상기 절연물의 측벽도 식각되게 함으로써 후속 게이트 전극 형성시 발생하는 잔류물이 상기 절연물과 반도체기판의 경계부분에 남는 것을 방지하고, 상기 질화막을 제거한 다음 고온에서 2차 열처리 공정을 실시하여 치밀화시킴으로써 후속 세정공정시 상기 절연물이 식각되지 않게 하고, 소자의 전기적 특성 열화를 방지하는 기술이다..

Description

반도체소자의 소자분리막 제조방법

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로써, 특히 트렌치를 절연물로 매립하여 소자분리막을 형성하는 공정에서, 상기 트랜치를 매립하는 절연물을 저온에서 1차 열처리하여 질화막과 식각선택비를 줄인 다음, 상기 질화막을 제거함으로써 게이트 전극 형성시 발생하는 잔류물이 남는 것을 방지하고, 다시 고온에서 2차 열처리 공정을 실시하여 후속 세정공정시 상기 트렌치를 매립하는 절연물이 손실되는 것을 방지하여 반도체소자의 전기적 특성 향상시키는 반도체소자의 소자분리막 제조방법을 제공함에 있다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워진다.

상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 작은 면적으로 소자를 분리할 수 있는 트렌치에 의한 소자분리막 제조방법이 초고집적소자에서 많이 사용되고 있다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 소자분리막 제조방법을 상세히 설명하기로 한다.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.

먼저, 반도체기판(12) 상부에 열산화막으로 제1절연막(14)을 형성하고, 그 상부에 질화막으로 제2절연막(16)을 형성한다.

그 다음, 상기 제2절연막(16) 상부에 소자분리영역으로 예정되는 부분을 노출시키는 제1감광막 패턴(도시안됨)을 형성하고, 상기 제1감광막 패턴을 식각마스크로 상기 제2절연막(16), 제1절연막(14) 및 일정두께의 반도체기판(12)을 식각하여 트렌치(도시안됨)를 형성한다.

그리고, 상기 구조의 전 표면에 상기 트렌치를 완전히 매립하는 제3절연막(18)을 화학기상증착방법(Chemical vapor deposition, 이하 CVD 라 함)으로 형성한 다음, 상기 제3절연막(18)을 1000 ℃ 이상의 고온에서 열처리하여 후속 공정중에 손실되는 것을 방지한다. 이는 상기 제2절연막(16)과 40 : 1 의 식각선택비를 가져 상기 제2절연막(16) 식각공정시 거의 식각되지 않는다.

그리고, 상기 제3절연막(18)을 화학적 기계적 연마(Chemical mechanical polishing, 이하 CMP 라 함)방법으로 상기 제2절연막(16)이 드러날 때까지 연마한다. (도 1a참조)

그 다음, 상기 제2절연막(16)을 제거한다. 이때, 상기 열처리 공정으로 인하여 상기 제3절연막(18)과 반도체기판(12)이 이루는 각 θ 는 90。보다 작게 형성된다. (도 1b참조)

그리고, 상기 제1절연막(14)을 제거하고, 게이트 산화막(20)을 형성한 후 다결정실리콘층 패턴으로 된 게이트전극(22)을 형성한다. (도 1c참조)

상기와 같은 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 트렌치를 형성하는 공정에서 감광막에 의한 폴리머의 영향으로 질화막이 약간 경사지게 식각되고, 상기 트렌치를 매립하는 절연물은 고온에서의 열공정에 의하여 식각선택비가 40 : 1 정도로 높아져서 상기 질화막 제거공정시 상기 절연물은 거의 식각되지 않고 상기 절연물은 역사다리꼴 모양으로 형성되며, 상기 절연물과 반도체기판 경계부분에 후속 게이트 전극을 형성하는 식각공정시 상기 게이트전극을 형성하는 다결정실리콘의 잔류물이 남게 되어 소자의 전기적 특성이 열화되는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위하여, 트렌치를 이용한 소자분리공정시 트렌치를 매립하는 절연물을 2차에 걸친 열처리공정으로 식각선택비를 조절하여 소자분리막 형성후, 상기 소자분리막 측벽에 잔류물이 남지 않게 하여 반도체소자의 전기적 특성 열화를 방지하는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.

도 2a 내지 도 2i 는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11, 12 : 반도체 기판 13, 14 : 제1절연막

15, 16 : 제2절연막 17 : 트렌치

18, 21 : 제3절연막 19 : 제2열산화막

20, 23 : 게이트 산화막 25 : 게이트 전극

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은,

반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과,

소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,

상기 트렌치 표면의 결함을 제거하는 공정과,

상기 트렌치를 매립하는 제3절연막을 형성하는 공정과,

상기 제3절연막을 1차 열처리하는 공정과,

상기 제3절연막을 CMP 공정으로 상기 제2절연막이 드러날 때까지 제거하는 공정과,

상기 제2절연막을 습식식각 공정으로 제거하는 공정과,

상기 구조를 2차 열처리 공정을 하되, 상기 1차 열처리 공정보다 높은 온도에서 실시하는 공정과,

상기 제1절연막을 제거하는 공정과,

상기 반도체기판을 희생산화한 다음, 세정하는 공정과,

상기 반도체기판의 활성영역에 워드라인을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2i 는 본 발명에 의한 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 제1절연막(13)을 형성한다. 이때, 상기 제1절연막(13)은 열산화막으로서, 50 ∼ 200 Å 두께로 형성한다.

그리고, 상기 제1절연막(13) 상부에 제2절연막(15)인 질화막을 1000 ∼ 3000 Å 두께로 증착한다. (도 2a참조)

그리고, 상기 질화막(15) 상부에 소자분리 영역으로 예정되는 부분을 노출시키는 제1감광막 패턴을 형성한 다음, 상기 제2절연막(15)과 제1절연막(13) 및 일정두께의 반도체기판(11)을 식각하여 트렌치(17)를 형성하고, 상기 제1감광막 패턴을 제거한다. 이때, 상기 반도체기판(11)은 1500 ∼4000 Å 깊이 식각한다. (도 2b참조)

그 후, 상기 트렌치(17)의 표면에 제1열산화막(도시안됨)을 50 ∼ 200 Å 두께 형성시켰다가 습식식각 공정으로 제거하여 상기 트렌치(17)를 형성하기 위한 식각공정시 손상된 반도체기판(11)의 표면에 결함을 제거하기 위함이다. 이때, 상기 제1열산화막는 100 ∼ 300 Å 두께 식각한다.

그 다음, 상기 트렌치(17)의 측벽에 다시 50 ∼ 200 Å 정도 두께의 제2열산화막(19)을 성장시킨다. 이때, 상기 제2열산화막(19)은 제3절연막(21)과 반도체기판(11)과의 계면에서의 계면포획전하를 줄이기 위함이다. (도 2c)

다음, 상기 트렌치(17)를 매립하는 동시에 상기 제2절연막(15)이 덮힐 정도로 제3절연막(21)을 형성한다. 이때, 상기 제3절연막(21)은 3000 ∼ 8000 Å 두께로 형성한다. (도 2d참조)

그 다음, 상기 제3절연막(21)을 700 ∼ 900 ℃ 온도에서 1차 열처리하여 조밀하게 한다(densification). 이는 후속 제3절연막(21)이 CMP 공정시 수분을 흡수하여 열화됨으로써 식각선택비가 커지는 것을 방지하기 위한 것으로, 상기 1차 열처리공정후에는 상기 제2절연막(15)과 식각선택비가 20 : 1 미만이 된다. (도 2e참조)

그 후, 상기 제3절연막(19)은 CMP 공정으로 상기 제2절연막(15)이 드러날 때까지 식각한다. (도 2f참조)

다음, 상기 제2절연막(15)은 습식식각 공정으로 제거한다. 이때, 상기 반도체기판(11) 상부쪽에 역사다리꼴의 모양으로 형성되어 있는 제3절연막(21)의 측벽도 같이 식각되어 상기 반도체기판(11)과 제3절연막(21)이 이루는 각도가 그 전과 반대의 기울기를 갖거나 수직에 가깝게 된다. (도 2g참조)

그 다음, 상기 제3절연막(21)을 900 ∼ 1200 ℃ 온도에서 2차 열처리하여 다시 조밀하게 한다. 여기서, 상기 2차 열처리 공정은 후속 세정공정시 상기 제3절연막(21)이 손실되는 것을 방지하기 위한 것이며, 웰어닐링(well annealing) 공정으로 대신할 수 있다.(도 2h참조)

그 다음에, 상기 제1절연막(13)을 제거하는 세정 공정을 실시하고, 상기 구조 전면에 걸쳐 희생산화공정을 실시하여 50 ∼ 200 Å 두께의 희생산화막(도시안됨)을 형성하였다가 다시 세정하여 제거한다.

그리고, 상기 반도체기판(11)의 활성영역에 게이트 산화막(23), 게이트 전극(25)의 적층구조로된 워드라인을 형성한다. 이때, 상기 게이트 산화막(23)은 50 ∼ 100 Å 두께로 형성하고, 상기 게이트 전극(25)은 500 ∼ 2000 Å 두께의 다결정실리콘으로 형성한다. (도 2i)

상기한 바와같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 트렌치를 매립하는 절연물을 저온에서 1차 열처리 공정을 실시하여 질화막과 식각선택비를 작게한 다음, 상기 질화막이 제거되는 동안 역사다리꼴 모양을 갖는 상기 절연물의 측벽도 식각함으로써 후속 게이트 전극 형성시 발생하는 잔류물이 상기 절연물과 반도체기판의 경계부분에 남는 것을 방지하고, 상기 질화막을 제거한 다음 고온에서 2차 열처리 공정을 실시하여 치밀화시킴으로써 후속 세정공정시 상기 절연물이 식각되지 않게 하고, 소자의 전기적 특성 열화를 방지하는 이점이 있다.

Claims (11)

1. 반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과,

   소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막 및 반도체기판을 식각하여 트렌치를 형성하는 공정과,

   상기 트렌치 표면의 결함을 제거하는 공정과,

   상기 트렌치를 매립하는 제3절연막을 형성하는 공정과,

   상기 제3절연막을 1차 열처리하는 공정과,

   상기 제3절연막을 CMP 공정으로 상기 제2절연막이 드러날 때까지 제거하는 공정과,

   상기 제2절연막을 습식식각 공정으로 제거하는 공정과,

   상기 구조를 2차 열처리 공정을 하되, 상기 1차 열처리 공정보다 높은 온도에서 실시하는 공정과,

   상기 제1절연막을 제거하는 공정과,

   상기 반도체기판을 희생산화한 다음, 세정하는 공정과,

   상기 반도체기판의 활성영역에 워드라인을 형성하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
2. 제 1 항에 있어서,

   상기 제1절연막은 50 ∼ 200 Å 두께의 열산화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
3. 제 1 항에 있어서,

   상기 제2절연막은 1000 ∼ 3000 Å 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
4. 제 1 항에 있어서,

   상기 트렌치는 1500 ∼ 4000 Å 깊이의 반도체기판을 식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
5. 제 1 항에 있어서,

   상기 트렌치 표면의 결함제거 공정은 상기 트렌치 표면에 50 ∼ 200 Å 두께의 열산화막을 형성하고, 이를 제거하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
6. 제 5 항에 있어서,

   상기 열산화막 제거공정은 습식식각 공정으로 상기 열산화막을 100 ∼ 300 Å 두께 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
7. 제 1 항에 있어서,

   상기 제3절연막은 3000 ∼ 8000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
8. 제 1 항에 있어서,

   상기 1차 열처리 공정은 상기 제3절연막을 700 ∼ 900 ℃ 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
9. 제 1 항에 있어서,

   상기 2차 열처리 공정은 상기 제3절연막을 900 ∼ 1200 ℃ 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
10. 제 9 항에 있어서,

    상기 2차 열처리 공정은 웰어닐링 공정으로 대신하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
11. 제 1 항에 있어서,

    상기 희생산화공정은 50 ∼ 200 Å 두께의 산화막을 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.