KR19990000070A - 반도체소자의 소자분리막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로서, 트렌치를 이용한 소자분리막 제조방법에서 질화막제거후 상기 트렌치를 매립한 절연물의 측면에 다결정실리콘 스페이서를 형성하고, 산화시키면 상기 다결정실리콘 스페이서의 부피가 팽창하여 트렌치 부근에 넓은 산화막이 형성되어 후속 공정시 상기 절연물의 측면에 식각 마진이 확보되고, 트렌치 모서리 부근의 절연물이 반도체기판보다 밑으로 내려가는 것을 방지함으로써 트렌치 모서리 부근에서의 누설전류를 억제하고, 게이트산화막의 씨닝(thinning)현상을 방지하여 반도체소자의 전기적 특성 열화를 방지하고 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리막 제조방법

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로써, 특히 트렌치를 절연물로 매립하여 소자분리막을 형성하는 공정에서, 질화막 제거공정 후 상기 절연물의 측벽에 다결정실리콘 스페이서를 형성하여 후속공정을 진행하면, 게이트세정공정 후에도 트렌치의 모서리 부근의 절연막이 활성영역보다 아래로 내려가는 턱짐 현상을 방지하여 모서리 부근에서의 누설전류를 억제함으로써 반도체소자의 전극적 특성 열화를 방지하는 반도체소자의 소자분리막 제조방법을 제공함에 있다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체 기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워진다.

상기와 같이 활성영역의 면적이 감소되는 것을 방지하기 위하여, 작은 면적으로 소자를 분리할 수 있는 트렌치에 의한 소자분리막 제조방법이 초고집적소자에서 많이 사용되고 있다.

도 1a 내지 도 1b는 종래기술의 실시예에 따른 반도체소자의 소자분리 제조방법을 도시한 단면도이다.

먼저, 반도체기판(101) 상부에 제1절연막(103)인 패드산화막을 형성한다. 여기서, 상기 패드산화막은 열산화막이다.

그리고, 상기 제1절연막(103) 상부에 제2절연막(15)인 질화막을 증착한 후, 감광막 패턴(도시안됨)을 형성한다.

그 후, 상기 감광막 패턴을 사용하여 상기 제1절연막(103)과 제2절연막(105)을 식각함으로써 소정 깊이의 트렌치(도시안됨)을 형성한다.

그리고, 상기 구조의 전 표면에 상기 트렌치를 완전히 매립하는 제3절연막(107)을 화학기상증착방법(Chemical vapor deposition, 이하 CVD라 함)으로 형성한다.(도 1a)

그리고, 상기 제3절연막(107)을 화학적 기계적 연마(Chemical mechanical polishing, 이하 CMP 라 함)방법으로 연마하여 상기 트렌치를 메운 부분만이 남도록 한다.

그 다음, 상기 제2절연막(105)을 제거한다.

그리고, 상기 제1절연막(103)을 제거한다. 이때, 상기 트렌치 모서리 부근의 절연물의 높이가 활성영역인 상기 반도체기판(101) 보다 낮아지게 된다. 그렇게 되면, 상기 활성영역의 모서리 부근에 전기장이 집중되어 문턱전압 보다 낮은 전압에서 큰 누설전류가 발생하여 소자의 전기적 특성 열화를 초래하게 된다.(도 1b)

상기와 같은 종래기술에 따른 반도체소자의 소자분리막 제조방법은, 반도체 기판에 트렌치를 형성하고, 상기 트렌치를 매립하는 소자분리막을 형성하는데, 상기 소자분리막 패턴 형성후 세척공정시, 소자분리막의 모서리 부근이 활성영역 보다 낮게 형성되어서 게이트 산화막의 씨닝(thinning) 현상이 발생하고, 활성영역의 모서리 부근에 전기장이 집중되어 문턱전압 보다 낮은 전압에서 큰 누설전류가 발생하기 때문에 소자의 전기적 특성이 열화되는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위하여, 트렌치를 이용한 소자분리공정시 소자분리막의 모서리 부근이 활성영역 보다 낮게 형성되는 것을 방지함으로써 게이트 산화막의 씨닝현상을 방지하고, 반도체소자의 전기적 특성 열화를 방지하는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.

도 2a 내지 도 2k는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도.

*도면의 주요부분에 대한 부호의 설명*

101, 11 : 반도체 기판103, 13, 14 : 제1절연막

105, 15 : 제2절연막107, 19 : 제3절연막

17 : 트렌치21 : 다결정실리콘 스페이서

22 : 필드산화막23 : 게이트산화막

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은;

반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과;

소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막을 식각하여 트렌치를 형성하는 공정과,

상기 트렌치 표면의 결함을 제거하는 공정과,

상기 트렌치를 매립하는 제3절연막을 상기 제2절연막의 높이보다 높게 형성하는 공정과;

상기 제3절연막을 CMP 공정으로 상기 제2절연막이 드러날 때까지 제거하는 공정과;

상기 제2절연막을 습식식각 공정으로 제거하는 공정과;

상기 제3절연막의 측벽에 도전층 스페이서를 형성하는 공정과;

상기 제1절연막을 제거하는 희생 산화 세정 공정과;

상기 도전층 스페이서를 산화시키는 희생 산화 공정과;

상기 반도체기판을 세정하고 게이트 절연막을 형성하는 공정을 포함하는 것을 특징으로 한다.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 반도체기판 상부에 패드산화막 및 패드질화막을 성장시킨 후, 트렌치를 형성하고, 상기 트렌치를 매립하는 절연물을 상기 질화막보다 높게 증착한 다음, CMP 공정으로 상기 절연물을 상기 질화막이 나올때까지 제거한 다음, 상기 질화막을 제거함으로써 드러난 상기 절연물의 식각면에 다결정실리콘 스페이서를 형성하고, 상기 패드산화막을 제거하는 세정공정을 실시한 다음, 상기 다결정실리콘 스페이서를 산화시키는 공정을 실시하면 상기 다결정실리콘 스페이서가 산화되면서 부피가 팽창되어 상기 트렌치의 모서리 부근에 넓은 산화막을 형성시키고, 후속 게이트 세정공정을 실시할 때 상기 산화막의 측면 식각 마진이 확보되어 트렌치 모서리 부근에서의 절연막이 활성영역보다 낮게 형성되는 것을 방지하는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2k는 본 발명에 의한 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 제1절연막(13)을 형성한다. 이때, 상기 제1절연막(13)은 열산화막으로서, 후속 다결정실리콘 스페이서 형성을 위한 식각공정시 상기 반도체기판(11)이 손상되는 것을 방지하기 위하여 50∼150Å 정도의 두께로 형성한다.

그리고, 상기 제1절연막(13) 상부에 제2절연막(15)인 질화막을 1000∼3000Å 정도 두께로 증착한다.(도 2a)

그리고, 상기 질화막(15) 상부에 감광막을 도포하고, 노광 및 현상공정으로 감광막 패턴(도시안됨)을 형성하여, 상기 반도체기판 상에 소자분리 영역을 정의한다.

그 다음, 상기 반도체기판(11)에서 소자분리 영역으로 예정되어 있는 부분의 제2절연막(15)과 제1절연막(13)을 식각하고, 일정 두께의 트렌치(17)를 형성한다. 이때, 상기 트렌치(17)는 1500∼4000Å 정도의 깊이로 한다.

그리고, 상기 감광막 패턴을 제거한다.(도 2b)

그 후, 상기 트렌치(17)의 표면에 제1절연막(13)과 같은 종류의 열산화막(14)을 50∼200Å 정도 두께로 성장시키고, 이를 습식식각 공정으로 제거한다. 이때, 상기 열산화막(14)는 100∼300Å 정도로 과도식각한다.

그 다음, 상기 트렌치(17)의 측벽에 다시 50∼200Å 정도 두께의 열산화막(14)을 성장시킨다. 여기서, 상기 열산화막(14)을 제거하는 이유는 트렌치(17)를 형성하기 위한 식각공정시 손상된 반도체기판(11)의 표면에 결함을 제거하고, 상기 반도체기판(11)과 상기 트렌치를 매립하는 제3절연막(19)와의 접착력을 향상시키기 위함이다.(도 2c)

그리고, 상기 트렌치(17)는 제3절연막(19)으로 매립한다. 이때, 상기 제3절연막(19)은 상기 제2절연막(15)의 상부에 전면적으로 형성하고, 3000∼8000Å 정도의 두께로 한다.

한편, 상기 제3절연막(19)을 형성하기 전에 상기 반도체기판(11)과의 접착력을 향상시키기 위하여 상기 트렌치(17)를 플라즈마 처리하기도 한다.(도 2d)

그 후, 상기 제3절연막(19)은 CMP 공정을 실시하여 상기 제2절연막(15)이 드러날 때까지 연마한다.(도 2e)

그리고, 상기 CMP 공정으로 드러난 상기 제2절연막(15)은 습식식각 공정으로 제거한다.(도 2f)

그 다음, 상기 구조 전 표면에 다결정실리콘(도시안됨)을 증착한다. 이때, 상기 다결정실리콘은 100∼ 500Å 정도로 얇게 증착한다.

그리고, 상기 다결정실리콘을 건식식각하여 다결정실리콘 스페이서(21)를 형성한다.

한편, 상기 다결정실리콘 대신 산화막으로 스페이서를 형성할 경우, 상기 제1 절연막(13)과 상기 산화막과의 식각선택비가 없기 때문에 상기 반도체기판(11)이 손상된다. 그러나, 다결정실리콘을 사용하면 스페이서 형성시 다결정실리콘 하부의 제1절연막(13)과 식각선택비가 높아, 남아있는 상기 제1절연막(13)의 두께를 조절하여 상기 반도체기판의 손상없이 스페이서를 형성할 수 있다.(도 2g)

그 다음에, 상기 제1절연막(13)을 제거하는 희생 산화 세정 공정을 실시한다. 이때, 상기 다결정실리콘 스페이서(21)가 상기 제3절연막(19)의 측면이 식각되는 것을 방지해준다.(도 2h)

그리고, 상기 다결정실리콘 스페이서(21)를 산화시키는 희생 산화 공정을 실시하여 완전히 산화되게 한다. 여기서, 상기 다결정실리콘 스페이서(21)를 산화시키는 이유는 도전체인 다결정실리콘을 산화시켜 절연체로 만들기 위해서이다. 이때, 상기 다결정실리콘 스페이서(21)의 부피는 팽창되고, 트렌치 모서리 부근에 넓은 산화막(22)을 형성한다.(도 2i)

그 후, 게이트 세정 공정을 실시하여 상기 희생 산화 공정으로 형성된 산화막(22)을 제거한다.(도 2j)

그 다음, 게이트 산화 공정을 실시하여 트렌치 모서리 부근에서의 제3절연막(19)이 반도체기판(11) 보다 낮게 형성되는 현상을 방지한다. 여기서, 상기 게이트 산화 공정으로 형성된 산화막(23)의 두께는 30∼100Å 정도이다.(도 2k)

상기한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 트렌치를 이용한 소자분리막 제조방법에서 질화막제거후 상기 트렌치를 매립한 절연물의 측면에 다결정실리콘 스페이서를 형성하고, 산화시키면 상기 다결정실리콘 스페이서의 부피가 팽창하여 트렌치 부근에 넓은 산화막이 형성되어 후속 공정시 상기 절연물의 측면에 식각 마진이 확보되고, 트렌치 모서리 부근의 절연물이 반도체기판보다 밑으로 내려가는 것을 방지함으로써 트렌치 모서리 부근에서의 누설전류를 억제하고, 게이트산화막의 씨닝현상을 방지하여 반도체소자의 전기적 특성 열화를 방지하고 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (9)

1. 반도체기판 상부에 제1절연막, 제2절연막을 형성하는 공정과,

   소자분리 마스크를 이용한 식각공정으로 상기 제1,2절연막을 식각하여 트렌치를 형성하는 공정과,

   상기 트렌치 표면의 결함을 제거하는 공정과,

   상기 제2절연막 상부에 상기 트렌치를 매립하는 제3절연막을 전면적으로 형성하는 공정과,

   상기 제3절연막을 CMP 공정으로 상기 제2절연막이 드러날 때까지 제거하는 공정과,

   상기 제2절연막을 습식식각 공정으로 제거하는 공정과,

   상기 제3절연막의 측벽에 도전층 스페이서를 형성하는 공정과,

   상기 제1절연막을 제거하는 희생 산화 세정 공정과,

   상기 도전층 스페이서를 산화시키는 희생 산화 공정과,

   상기 반도체기판을 세정하고 게이트 절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
2. 청구항 1에 있어서,

   상기 제1절연막은 50∼150Å 정도 두께의 열산화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
3. 청구항 1에 있어서,

   상기 제2절연막은 1000∼3000Å 정도 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
4. 청구항 1에 있어서,

   상기 트렌치는 1500∼ 4000Å 정도 깊이로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
5. 청구항 1에 있어서,

   상기 트렌치 표면의 결함제거 공정은 상기 트렌치 표면에 50∼200Å 정도 두께의 열산화막을 형성하고, 이를 제거하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
6. 청구항 5에 있어서,

   상기 열산화막 제거공정은 100∼300Å 정도 습식식각 공정으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
7. 청구항 1에 있어서,

   상기 제3절연막은 3000∼8000Å정도 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
8. 청구항 1에 있어서,

   상기 제3절연막 형성공정은 상기 트렌치를 플라즈마 처리한 후 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
9. 청구항 1에 있어서,

   상기 다결정실리콘은 100∼500Å 정도 두께로 증착하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.