KR960013501B1 - 반도체 소자의 필드산화막 형성 방법 - Google Patents

반도체 소자의 필드산화막 형성 방법 Download PDF

Info

Publication number
KR960013501B1
KR960013501B1 KR1019930005472A KR930005472A KR960013501B1 KR 960013501 B1 KR960013501 B1 KR 960013501B1 KR 1019930005472 A KR1019930005472 A KR 1019930005472A KR 930005472 A KR930005472 A KR 930005472A KR 960013501 B1 KR960013501 B1 KR 960013501B1
Authority
KR
South Korea
Prior art keywords
film
antioxidant
trench
oxide film
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019930005472A
Other languages
English (en)
Other versions
KR940022742A (ko
Inventor
이경미
이현우
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930005472A priority Critical patent/KR960013501B1/ko
Publication of KR940022742A publication Critical patent/KR940022742A/ko
Application granted granted Critical
Publication of KR960013501B1 publication Critical patent/KR960013501B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음.

Description

반도체 소자의 필드 산화막 형성 방법
제1a도 내지 제1e도는 본 발명의 일실시예에 따른 필드 산화막 형성 고정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드산화막
3 : 질화막 4 : 화학기상증착 산화막
5 : 감광막 6 : 제1트렌치
6' : 제2트렌치 7 : 결함방지 산화막
8 : 질화막 8' : 스페이서질화막
9 : 필드산화막
본 발명은 반도체 소자 제조 공정중 소자 분리막 형성 방법에 관한 것으로 특히, 질화막 스페이서와 트렌치 구조를 이용한 열산화 공정으로 필드 산화막을 형성하여 활성영역을 넓게 확보하고, 필드산화막의 가장자리 프로파일(Profile)을 양호하게 하여 소자의 특성 향상을 가져오는 반도체 소자는 필드산화막 형성 방법에 관한 것이다.
종래의 소자간 분리기술은 실리콘 기판을 선택적으로 산화하여 두꺼운 산화막을 이용하는 방법이었다. 그러나 셀의 크기가 줄어듬에 따라 상기의 종래 방법은 버즈비크(bird's beak)가 형성되고, 필드산화막이 적게 형성되어 초고집적 소자에 적용하는데 한계가 있다.
종래의 또 다른 방법은 상기 결점을 보완하기 위하여 실리콘 기판에 트렌치를 형성하고 트렌치 내부를 절연막으로 채워 소자분리를 이루는 트렌치 방법이 대두되었다. 그러나 상기의 트렌치 분리 구조에서는 셀 지역과 주변회로지역에 동시에 소자분리막을 형성하기 힘들고 동시에 형성하면 단차가 심해져 평탄화 작업이 수반되어야 하는등 공정이 복잡하고 어려워진다. 또한 열산화방식으로 필드산화막을 형성하면 위의 단점은 보와되나 버즈비크가 형성되는 문제점이 따랐다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 버즈비크(bird's beak) 형성 요인을 줄여 활성영역을 더 넓히고 필드산화막의 가장자리 프로파일(Profile)을 양호하게 하여 소자의 특성 향상을 가져오는 필드산화막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 상기 반도체 기판의 산화를 방지하는 제1산화방지막을 형성하는 단계 ; 소자분리 마스크를 사용한 선택적 건식식간으로 소자분리영역의 상기 제1산화방지막을 시각하고 그로인해 노출되는 상기 반도체 기판을 소정깊이 시각하여 제1트렌치를 형성하는 단계 ; 전체구조 상부 표면을 따라 제2산화방지막을 형성하는 단계 ; 비등방성 전면식각으로 상기 제2산화방지막을 식각하여 상기 제1산화방지막 및 제1트렌치의 측벽을 덮는 스페이서 제2산화방지막을 형성하고 계속적인 과도식각을 상기 제1트렌치 바닥면을 소정깊이 식각하여 제2트렌치를 형성하는 단계 ; 열산화 공정으로 필드산화막을 형성하는 단계 ; 및 상기 제1산화방지막 및 상기 스페이서 제2산화방지막을 제거하는 단계를 포함하여 이루어진다.
이하, 첨부한 도면 제1도를 참조하여 본 발명을 상술하면 다음과 같다.
제1a도와 같이, 실리콘 기판(1)상에 100~200Å 두께로 형성되어 스트레스를 방지하는 패드산화막(2), 1500~2500Å 두께로 형성되어 기판의 산화를 방지하는 질화막(3), 300Å 이상의 두께로 화학기상증착에 의해 형성되는 산화막(4)을 차례로 적층한 후, 소자분리 마스크인 감광막 패턴(5)을 형성한다.
이어서, 제1b도와 같이 상기 감광막 패턴(5)을 이용하여 상기 화학기상증착에 의한 산화막(4), 질화막(3), 패드산화막(2), 실리콘 기판(1)을 순차적으로 건식식각하되 실리콘 기판(1)은 200~500Å 내외로 일부 두께만을 식가하여 제1트렌치(6)를 형성한다. 이어서 클리닝하여 식각시 생긴 손상을 제거한 다음, 제1트렌치 측벽에 질화막이 형성되면서 생길 수 있는 결함의 발생을 막기 위해 산화막(7)을 형성한다. 이산화막의 두께는 이후의 필드산화 후의 필드산화막 가장자리 프로파일에 영향을 주므로 특히 중요한데 바람직하게는 50~300Å 두께로 형성한다. 그리고, 100~500Å의 질화막(8)을 저압화학기상증착 방법으로 형성한다.
이어서, 제1c도와 같이 상기 질화막(8)을 비등방성 전면식각하여 상기 제1트렌치 측벽에 스페이서질화막(8')을 형성하며, 이때, 충분히 과도식각을 실시하여 제1트렌치 바닥면에 질화막(8)이 남지 않도록 하며 200~500Å 내외로 실리콘을 식각하여 제2트렌치(6')를 형성한다. 여기서 제2트렌치(6')를 형성하는 이유는 제1트렌치 바닥면에 질화막 스페이서가 바로 형성될 경우 필드산화 후에 질화막이 들어올려지지 않아 필드산화막의 가장자리 프로파일을 좋지 않기 때문이다.
이어서, 제1d도와 같이, 상기 식각후의 손상 부분을 100 : 1을 불산과 황산으로 클리닝한 후 습식산화 분위기에서 열산화하여 3500~4500Å의 필드산화막(9)을 형성한다. 이는 LOCOS 방식이므로 좁은 셀과 넓은 주변회로영역의 필드산화막(9)을 동시에 형성할 수 있다.
끝으로, 제1e도는 175℃의 인산용액을 사용하여 상기 질화막(9)과 스페이서질화막(10)을 제거한 상태로서, 필드영역이 액티브영역보다 높아야 한다.
이상에서 설명한 바와같이 본 발명은 얕은 깊이의 제1트렌치를 형성하고 트렌치측벽을 산화마스크 역할을 하는 질화막으로 덮은 다음 스페이서질화막을 형성하면서 제2트렌치를 형성한후, 열산화 공정으로 필드산화막을 형성함으로써, 아래와 같은 유용한 효과가 있다.
첫째, 스페이서질화막이 필드산화막 형성시 실리콘 기판의 측벽 산화를 크게 방지함으로써 버즈비크 발생을 줄여 활성영역을 더 넓게 확보하고, 둘째 셀과 넓은 주변회로부분을 동시에 채울수 있어 어려운 평탄화 공정없이 필드산화막 표면을 완만하게 형성할 수 있으며, 셋째 필드산화막의 체적비(volume retio)를 90%이상으로 유지할 수 있으며, 네째 레이 아웃상의 활성영역을 그대로 확보할 수 있고, 다섯째 제2트렌치를 형성함으로써 스페이서질화막이 완전히 들어올려져 양호한 필드 프로파일을 가지므로써 64M DRAM 이상의 고집적 소자 제조에 효과적으로 적용하여 소자의 특성을 향상시킨다.

Claims (10)

  1. 반도체 소자를 제조함에 있어서, 반도체 기판상에 상기 반도체 기판의 산화를 방지하는 제1산화방지막을 형성하는 단계 ; 소자분리 마스크를 사용한 선택적 건식식각으로 소자분리영역의 상기 제1산화방지막을 식각하고 그로인해 노출되는 상기 반도체 기판을 소정깊이 식각하여 제1트렌치를 형성하는 단계 ; 전체 구조 상부 표면을 따라 제2산화방지막을 형성하는 단계 ; 비등방성 전면식각으로 상기 제2산화방지막을 식각하여 상기 제1산화방지막 및 제1트렌치의 측벽을 덮는 스페이서 제2산화방지막을 형성하고 계속적인 과도식각으로 상기 제1트렌치 바닥면을 소정깊이 식각하여 제2트렌치를 형성하는 단계 ; 열산화 공정으로 필드산화막을 형성하는 단계 : 및 상기 제1산화방지막 및 상기 스페이서 제2산화방지막을 제거하는 단계를 포함하여 이루어진 반도체 소자의 필드산화막 형성방법.
  2. 제1항에 있어서, 상기 제1산화방지막과 상기 제2산화방지막을 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  3. 제1항에 있어서, 상기 제1산화방지막과 상기 제2산화방지막은 상기 반도체 기판과의 상기 질화막과의 계면에 산화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  4. 제3항에 있어서, 상기 제1산화방지막은 상기 질화막상에 화학기상증착으로 형성된 산화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  5. 제1항에 있어서, 상기 제1트렌치와 제2트렌치의 깊이는 200Å 내지 500Å임을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  6. 제1항에 있어서, 상기 제2산화방지막은 50Å 내지 300Å 두께의 산화막과 100Å 내지 500Å의 질화막을 차례로 적층하여 형성하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  7. 제1항에 있어서, 상기 제2트렌치를 형성한 후, 불산과 황산을 포함하는 세정용액에서 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  8. 제1항에 있어서, 상기 필드산화막은 습식산화 분위기에서 열산화하여 형성하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  9. 제8항에 있어서, 상기 필드산화막은 3500Å 내지 4500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  10. 제1항에 있어서, 상기 제1산화방지막 및 상기 스페이서 제2산화방지막 제거시 상기 필드산화막 단차가 노출되는 실리콘 기판보다 높게 형성하는 것을 특징으로 하는반도체 소자의 필드산화막 형성방법.
KR1019930005472A 1993-03-31 1993-03-31 반도체 소자의 필드산화막 형성 방법 Expired - Fee Related KR960013501B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005472A KR960013501B1 (ko) 1993-03-31 1993-03-31 반도체 소자의 필드산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005472A KR960013501B1 (ko) 1993-03-31 1993-03-31 반도체 소자의 필드산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR940022742A KR940022742A (ko) 1994-10-21
KR960013501B1 true KR960013501B1 (ko) 1996-10-05

Family

ID=19353375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005472A Expired - Fee Related KR960013501B1 (ko) 1993-03-31 1993-03-31 반도체 소자의 필드산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR960013501B1 (ko)

Also Published As

Publication number Publication date
KR940022742A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
KR960016502B1 (ko) 집적 회로 분리 방법
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR960013501B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR19990061066A (ko) 반도체소자의 소자분리막 형성방법
KR100245307B1 (ko) 반도체 장치의 소자 분리방법
KR100533380B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100189733B1 (ko) 반도체장치의 소자분리막 형성방법
KR980012242A (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100235971B1 (ko) 반도체 소자의 제조방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR19990006018A (ko) 반도체소자의 소자분리막 형성방법
KR20010066326A (ko) 반도체소자의 트렌치 형성방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100475047B1 (ko) 반도체장치의 소자분리방법
KR20030057886A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법
KR20030000490A (ko) 반도체소자의 제조방법
KR20000003439A (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR19990000070A (ko) 반도체소자의 소자분리막 제조방법
KR19990057376A (ko) 반도체 소자의 소자분리막 형성방법
KR20060011617A (ko) 반도체소자의 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061006

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061006

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000