KR19990004608A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로 반도체기판 상부의 활성영역으로 예정되어 있는 부분을 식각한 후 로코스(local oxidation of silicon : 이하 LOCOS라 함) 공정을 진행함으로써 소자분리 산화막과 활성영역의 경계면에서 상기 소자분리 산화막이 활성영역의 하부로 치고 들어가는 것을 방지하여 게이트 산화막의 막질저하나 게이트 전극의 불량 발생을 억제하여 반도체소자의 공정수율 및 소자동작의 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로 특히 활성영역으로 정의되는 반도체기판을 일정 두께 식각한 후 소자분리막을 형성함으로써 소자분리 산화막이 상기 소자분리막과 활성영역의 경계부분에서 상기 활성영역으로 치고 들어가는 것을 방지하여 반도체소자의 공정수율 및 소자동작의 신뢰성을 향상시키는 기술에 관한 것이다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 LOCOS 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트랜치분리 등의 방법이 사용되고 있으며 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고 경계면에 버즈빅이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.

도 1은 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 나타낸 단면도이다.

먼저, 반도체기판(101)의 표면을 열산화시켜 패드산화막(도시안됨)을 형성하고, 상기 패드산화막 상부에 질화막(도시안됨)을 형성한 다음 상기 질화막 상부에 감광막(도시안됨)을 형성한다.

이어서, 상기 감광막 패턴을 식각마스크로 사용하여 상기 질화막 및 패드산화막을 패터닝한다.

그리고, 상기 감광막 패턴을 제거한다.

다음, 상기 식각공정으로 형성된 질화막 패턴을 마스크 패턴으로 이용한 열산화공정으로 상기 노출된 반도체기판(101)에 소자분리 산화막(102)을 형성한다.

그 다음, 상기 질화막 및 패드산화막을 제거한다.

그 후, 상기 구조 상부에 게이트 산화막(103)을 형성한다. (도 1)

상기와 같이 종래기술에 따른 반도체소자의 소자분리절연막 형성방법은 소자분리 산화막 형성공정시 소자분리 산화막과 반도체기판의 경계부분에서 상기 소자분리 산화막이 상기 반도체기판 하부로 단차를 형성하여 활성영역의 수직한 표면이 드러나게 되고 상기 단차는 게이트 산화막을 비정상적으로 성장시켜 질적 저하를 일으키고 게이트 전극의 패터닝 불량이나 단선 등의 문제점을 일으킨다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 소자분리산화막이 형성되는 영역의 반도체기판을 식각하고 소자분리 산화막을 형성하는 열공정 시간을 단축함으로써 버즈 빅이 활성영역쪽으로 형성되는 것을 방지하고 상기 반도체기판과의 단차를 감소시키는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.

도 3a 내지 도 3d는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.

도면의 주요부분에 대한 부호의 설명

11,12 : 반도체기판 13,14 : 제1감광막

15,16,17 : 패드산화막 17,20 : 제1질화막

19 : 제2감광막 21,22 : 제2질화막 스페이서

23,24 : 소자분리 산화막 25,26 : 게이트 산화막

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체기판의 상부에 활성영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과 상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하는 공정과, 상기 반도체기판 상부에 패드산화막을 형성하는 공정과, 상기 패드산화막 상부에 소자분리영역으로 예정되는 부분의 상기 패드산화막을 노출시키는 질화막 패턴을 형성하는 공정과, 상기 질화막 패턴의 측벽에 절연막 스페이서를 형성하는 공정과 상기 노출되어 있는 패드산화막 및 일정 두께의 반도체기판을 전면 식각하는 공정과 열산화공정을 실시하여 소자분리 산화막을 형성하는 공정과 상기 질화막 패턴 및 패드산화막을 제거하는 공정과, 상기 구조 상부에 게이트 산화막을 형성하는 공정을 포함하는 것을 제1 특징으로 한다.

또한, 이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은 반도체기판의 표면을 열산화시켜 산화막을 형성하는 공정과, 상기 산화막 상부에 활성영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하는 공정과, 상기 반도체기판 상부에 패드산화막을 형성하는 공정과, 상기 패드산화막 상부에 소자분리영역으로 예정되는 부분의 상기 패드산화막을 노출시키는 질화막 패턴을 형성하는 공정과 상기 질화막 패턴의 측벽에 절연막 스페이서를 형성하는 공정과, 상기 노출되어 있는 패드산화막 및 일정 두께의 반도체기판을 전면 식각하는 공정과, 열산화공정을 실시하여 소자분리 산화막을 형성하는 공정과, 상기 질화막 패턴 및 패드산화막을 제거하는 공정과, 상기 구조 상부에 게이트 산화막을 형성하는 공정을 포함하는 것을 제2 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2e는 본 발명의 제1 실시예에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 제1감광막(13)을 도포한다.

다음, 소자분리 마스크를 이용한 노광 및 현상공정을 실시하여 제1 감광막(13) 패턴을 형성한다.

그 다음, 상기 제1감광막(13) 패턴을 식각마스크로 사용하여 상기 반도체기판의 활성영역부분을 식각한다. (도 2a)

그리고, 상기 제1감광막(13) 패턴을 제거한다.

이어서, 상기 반도체기판(11)의 표면을 열산화시켜 패드산화막(15)을 형성한다.

다음, 상기 패드산화막(15) 상부에 제1질화막(17)을 증착한다.

이때, 상기 제1질화막(17)은 열산화 마스크로 사용된다.

그 다음, 상기 제1질화막(17) 상부에 제2감광막(19)을 도포한다.

그리고, 소자분리 마스크(도시안됨)를 이용한 노광 및 현상공정으로 제2감광막(19) 패턴을 형성한다.

다음, 상기 제2감광막(19) 패턴을 식각마스크로 사용한 식각공정으로 일정 두께의 상기 제1질화막(17)을 식각한다. (도 2b)

그 다음, 상기 제2감광막(19) 패턴을 제거한다.

그 후 상기 제1질화막(17)의 식각면에 제2질화막 스페이서(21)를 형성한다.

그리고, 상기 패드산화막 및 일정 두께의 반도체기판(11)을 전면식각방법으로 식각한다. (도 2c)

다음, 열산화공정을 실시하여 상기 노출된 반도체기판(11) 상부에 소자분리 산화막(23)을 형성한다. (도 2d)

그 다음, 상기 제1질화막(15), 제2질화막 스페이서(21) 및 패드산화막(13)을 제거한다.

이어서, 상기 구조 상부에 게이트 산화막(25)을 형성한다. (도 2e)

도 3a 내지 도 3d는 본 발명의 제2실시예에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 반도체기판(12)의 표면을 열산화시켜 산화막(16)을 형성한다.

다음, 상기 산화막(16) 상부에 제1감광막(14)을 도포한다.

그 다음, 소자분리영역에만 상기 제1감광막(14)이 남도록 상기 제1감광막(14) 패턴을 형성한다.

그리고, 상기 제1감광막(14) 패턴을 식각마스크로 사용하여 상기 산화막(16) 및 일정 두께의 반도체기판(12)을 식각한다. (도 3a)

다음, 상기 제1감광막(14) 패턴을 제거한다.

이어서 상기 반도체기판(12)의 표면을 열산화시켜 패드산화막(18)을 형성한다.

이때, 상기 소자분리영역 상부의 패드산화막(18)을 활성영역 상부의 패드산화막 보다 두껍게 형성하여 버즈 빅이 커지지 않는 상태에서 반도체기판(12)과 소자분리 산화막의 경계면에서 스트레스를 완화시켜 단차가 발생하는 것을 방지할 수 있다. (도 3b)

다음, 상기 패드산화막(18) 상부에 제1질화막(20)을 증착한다.

이때, 상기 제1질화막(20)은 열산화 마스크로 사용된다.

그 다음, 상기 제1질화막(20) 상부에 제2감광막(도시안됨)을 도포한다.

그리고, 소자분리 마스크(도시안됨)를 이용한 노광 및 현상공정으로 제2감광막 패턴을 형성한다.

다음, 상기 제2감광막 패턴을 식각마스크로 사용한 식각공정으로 일정 두께의 상기 제1질화막(20)을 식각한다.

그 다음, 상기 제2감광막 패턴을 제거한다.

그 후 상기 제1질화막(20)의 식각면에 제2질화막 스페이서(22)를 형성한다.

그리고, 상기 패드산화막(18) 및 일정 두께의 반도체기판(12)을 전면 식각방법으로 식각한다.

다음, 열산화공정을 실시하여 상기 노출된 반도체기판(12) 상부에 소자분리 산화막(24)을 형성한다. (도 3c)

그 다음, 상기 제1질화막(20), 제2질화막 스페이서(22) 및 패드산화막(18)을 제거한다.

이어서, 상기 구조 상부에 게이트 산화막(26)을 형성한다. (도 3d)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리 절연막 형성방법은 반도체기판 상부의 활성영역으로 예정되어 있는 부분을 식각한 후 LOCOS 공정을 진행함으로써 소자분리 산화막과 활성영역의 경계면에서 상기 소자분리 산화막이 활성영역의 하부로 치고 들어가는 것을 방지하여 게이트 산화막의 막질저하나 게이트 전극의 불량 발생을 억제하여 반도체소자의 공정수율 및 소자동작의 신뢰성을 향상시키는 이점이 있다.

Claims (2)

1. 반도체기판의 상부에 활성영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하는 공정과, 상기 반도체기판 상부에 패드산화막을 형성하는 공정과, 상기 패드산화막 상부에 소자분리영역으로 에정되는 부분의 상기 패드산화막을 노출시키는 질화막 패턴을 형성하는 공정과 상기 질화막 패턴의 측벽에 절연막 스페이서를 형성하는 공정과, 상기 노출되어 있는 패드산화막 및 일정 두께의 반도체기판을 전면식각하는 공정과, 열산화공정을 실시하여 소자분리 산화막을 형성하는 공정과 상기 질화막 패턴 및 패드산화막을 제거하는 공정과, 상기 구조 상부에 게이트 산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
2. 반도체기판의 표면을 열산화시켜 산화막을 형성하는 공정과, 상기 산화막 상부에 활성영역으로 예정되는 부분을 노출시키는 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하는 공정과, 상기 반도체기판 상부에 패드산화막을 형성하는 공정과, 상기 패드산화막 상부에 소자분리영역으로 예정되는 부분의 상기 패드산화막을 노출시키는 질화막 패턴을 형성하는 공정과, 상기 질화막 패턴의 측벽에 절연막 스페이서를 형성하는 공정과, 상기 노출되어 있는 패드산화막 및 일정 두께의 반도체기판을 전면 식각하는 공정과, 열산화공정을 실시하여 소자분리 산화막을 형성하는 공정과 상기 질화막 패턴 및 패드산화막을 제거하는 공정과, 상기 구조 상부에 게이트 산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리 절연막 형성방법.