KR19990004607A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 고집적 반도체소자의 셀부와 주변회로부에서의 소자분리공정을 진행할 경우, 상기 셀부에서의 산화공정은 질화막을 제거한 후에 실시하여 상기 질화막에 의해서 반도체기판에 결함이 발생되는 것을 방지함으로써 셀부에서 누설전류가 발생하는 것을 방지하고, 질화막 스페이서를 식각마스크로 사용하여 셀부에 트렌치를 형성함으로써 활성영역간의 거리를 줄여 소자의 집적도를 향상시키고, 셀부와 주변회로부를 분리하여 소자분리 공정을 실시하되 공정을 최대한 단순화시켜 셀부와 면적을 감소시키고, 생산성의 증가로 비용이 감소되는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 셀부에서 소자분리공정을 실시할 경우, 절연막 스페이서를 식각마스크로 사용한 식각공정으로 트렌치를 형성한 후, 상기 절연막 스페이서를 제거한 다음, 산화공정을 실시하여 소자분리막을 형성함으로써 셀부의 누설전류를 최소화하고, 상기 셀부에서 활성영역간의 거리를 감소시켜 셀면적을 최소화하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리 영역으로 구성되어 있다.

최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.

이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.

상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.

먼저, 반도체기판의 표면을 열산화시켜 패드산화막을 형성하고 상기 패드산화막 상부에 질화막을 형성한 다음, 상기 반도체기판의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판을 소정 두께 열산화시켜 필드산화막을 형성한다.

이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.

상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.

상기와 같은 종래기술에 따른 반도체소자의 소자분리막 형성방법에서 LOCOS 방법을 사용하는 소자분리 방법에서는, 버즈빅 등으로 활성영역을 최대화하기 어렵고 산화벽으로 이용되는 질화막과 실리콘과의 스트레스 발생으로 실리콘 내의 결함이 발생되어 셀부에 누설전류가 증가하는 단점이 있으며, 또한, 트렌치를 사용하는 소자분리방법에서는 반도체기판을 식각한 후에 절연막을 매립할 때 주변회로와 셀부에서의 활성영역간의 간격이 다르기 때문에 후속공정이 복잡해지는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 셀부에서의 소자분리영역을 최소화하여 활성영역을 최대화하고, 전체 셀부를 줄여 칩(chip)의 크기를 줄일 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는 데 그 목적이 있다.

도 1내지 도 8은 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도

도면의 주요부분에 대한 부호의 설명

11 : 반도체기판 13 : 제1질화막

15 : 감광막 패턴 17 : 제2질화막 스페이서

19,23 : 소자분리 산화막

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체기판 상부에 제1질화막을 형성하는 공정과, 셀부에서 소자분리 영역으로 예정되는 부분의 상기 반도체기판을 노출시키는 공정과, 상기 제1질화막의 식각면에 제2질화막 스페이서를 형성하는 공정과, 상기 제2질화막 스페이서를 식각장벽으로 사용하여 상기 반도체기판을 식각하여 미세한 트렌치를 형성하는 공정과, 상기 제1질화막 및 제2질화막 스페이서를 제거하는 공정과, 상기 구조 전표면에 상기 트렌치를 매립하는 제1소자분리 산화막을 형성하는 공정과, 상기 구조 상부에 제3질화막을 형성하는 공정과, 주변회로부에서 소자분리영역으로 예정되는 상기 반도체기판을 노출시키는 공정과, 상기 주변회로부의 노출된 반도체기판에 제2소자분리 산화막을 형성하는 공정과 상기 제3질화막을 제거하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 1내지 도8은 본 발명에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.

먼저, 셀부와 주변회로부가 구분되어 있는 반도체기판(11) 상부에 제1질화막(13)을 형성한다. (도 1)

다음, 상기 제1질화막(13) 상부에 감광막을 도포한다.

그 다음, 상기 감광막은 제1소자분리 마스크(도시안됨)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(15)을 형성한다.

이때 상기 감광막 패턴(15)은 셀부의 소자분리 영역만 노출되도록 형성한다. 이어서, 상기 감광막 패턴(15)을 식각마스크로 사용하여 상기 제1질화막(13)을 식각한다. (도 2)

그 후, 상기 감광막 패턴(15)을 제거한다.

다음, 상기 구조 상부에 제2질화막(도시안됨)을 증착한다.

그 다음, 상기 제2질화막을 전면식각하여 상기 제1질화막(13)의 식각면에 제2질화막 스페이서(17)를 형성한다.

그리고, 상기 제2질화막 스페이서(17)를 식각마스크로 사용하여 상기 반도체기판(11)에 미세한 트렌치를 형성한다.

이때, 상기 제2질화막 스페이서(17)를 식각마스크로 사용하여 상기 반도체기판(11)을 식각함으로써 실제 마스크 작업으로 식각하는 것보다 상기 반도체기판(11)에 미세한 트렌치를 형성하는 것이 가능하고 활성영역간의 거리를 최대한 좁게 형성할 수 있다. (도 3)

이어서, 상기 제1질화막(13) 및 제2질화막 스페이서(17)를 제거한다.

그 후, 상기 구조 표면에 소자분리 산화막(19)을 형성한다.

여기서, 상기 셀부에서의 활성영역간이 거리가 매우 좁기 때문에 산화를 적게 시키는 경우에도 상기 트렌치의 양쪽에서 산화막이 형성되어 서로 만나게 되므로 쉽게 상기 트렌치가 매립될 수 있다.

그리고, 상기 제1질화막(13) 및 제2질화막 스페이서(17)를 제거하였기 때문에 상기 활성영역에서도 산화가 일어나지만, 셀부에서는 상기 트렌치를 좁게 형성하면 최소의 산화막으로 트렌치를 채울 수 있으며 활성영역에서의 산화막 두께도 보통의 LOCOS 계열에서 완충용 산화막으로 이용되는 정도의 두께로 형성될 수 있다.

또한, 상기 제1질화막(13) 및 제2질화막 스페이서(17)에 의한 스트레스가 없으므로 상기 반도체기판(11) 내에 격자 결함이 형성되지 않기 때문에 셀부에서의 누설전류를 크게 줄일 수 있다. (도 4)

다음, 상기 소자분리 산화막(19) 상부에 제3산화막(21)을 형성한다.

그 다음, 상기 제3질화막(21) 상부에 감광막(도시안됨)을 도포한다.

그리고, 상기 감광막은 제2소자분리 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막 패턴(도시안됨)을 형성한다.

이때, 상기 감광막 패턴은 주변회로부의 소자분리 영역이 노출되도록 형성한다.

그 후, 상기 감광막 패턴을 식각마스크로 사용하여 상기 제3질화막(21)을 식각한다.

그리고, 상기 감광막 패턴을 제거한다. (도 5)

다음, 상기 제3질화막(21)을 식각마스크로 사용하여 상기 소자분리산화막(19)를 식각한다.

이때, 식각되지 않은 상기 소자분리 산화막(19)은 주변회로부에서 LOCOS 방법으로 산화할 때 완충용 산화막으로 이용된다.(도 6)

그 다음, 상기 식각공정으로 노출된 주변회로부의 반도체기판(11)을 산화하여 소자분리 산화막(23)을 형성한다.

이때, 상기 셀부는 제3질화막(21)이 확산장벽으로 작용하여 주변회로부의 필요한 부분에만 소자분리 산화막(23)이 형성된다. (도 7)

그 후, 상기 제3질화막(21)을 제거한다. (도 8)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리 절연막 형성방법은, 셀부에서의 산화공정은 질화막을 제거한 후에 실시하여 상기 질화막에 의해서 반도체기판에 결함이 발생되는 것을 방지함으로써 셀부에서 누설전류가 발생하는 것을 방지하고, 질화막 스페이서를 식각마스크로 사용하여 셀부에 트렌치를 형성함으로써 활성영역간의 거리를 줄여 소자의 집적도를 향상시키고 셀부와 주변회로부를 분리하여 소자분리 공정을 실시하되 공정을 최대한 단순화시켜 셀부의 면적을 감소시키고 생산성의 증가로 비용이 감소되는 이점이 있다.

Claims (2)

1. 반도체기판 상부에 제1질화막을 형성하는 공정과, 셀부에서 소자분리 영역으로 예정되는 부분의 상기 반도체기판을 노출시키는 공정과, 상기 제1질화막의 식각면에 제2질화막 스페이서를 형성하는 공정과, 상기 제2질화막 스페이서를 식각장벽으로 사용하여 상기 반도체기판을 식각하여 미세한 트렌치를 형성하는 공정과, 상기 제1질화막 및 제2질화막 스페이서를 제거하는 공정과, 상기 구조 전표면에 상기 트렌치를 매립하는 제1소자분리 산화막을 형성하는 공정과, 상기 구조 상부에 제3질화막을 형성하는 공정과 주변회로부에서 소자분리영역으로 예정되는 상기 반도체기판을 노출시키는 공정과, 상기 주변회로부의 노출된 반도체기판에 제2소자분리 산화막을 형성하는 공정과, 상기 제3질화막을 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
2. 청구항 1에 있어서, 상기 제1소자분리 산화막은 상기 주변회로부의 제2소자분리 산화막을 형성할 때 완충용 산화막으로 이용하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.