KR100187676B1 - 반도체 소자의 필드산화막 형성방법 - Google Patents

반도체 소자의 필드산화막 형성방법 Download PDF

Info

Publication number
KR100187676B1
KR100187676B1 KR1019940016110A KR19940016110A KR100187676B1 KR 100187676 B1 KR100187676 B1 KR 100187676B1 KR 1019940016110 A KR1019940016110 A KR 1019940016110A KR 19940016110 A KR19940016110 A KR 19940016110A KR 100187676 B1 KR100187676 B1 KR 100187676B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
silicon substrate
film
field oxide
Prior art date
Application number
KR1019940016110A
Other languages
English (en)
Other versions
KR960005936A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940016110A priority Critical patent/KR100187676B1/ko
Priority to GB9818286A priority patent/GB2326025B/en
Priority to GB9513227A priority patent/GB2291261B/en
Priority to JP7167354A priority patent/JP2871535B2/ja
Priority to DE19524202A priority patent/DE19524202C2/de
Priority to US08/498,912 priority patent/US5541136A/en
Priority to CN95106984A priority patent/CN1050932C/zh
Publication of KR960005936A publication Critical patent/KR960005936A/ko
Priority to GBGB9816594.7A priority patent/GB9816594D0/en
Application granted granted Critical
Publication of KR100187676B1 publication Critical patent/KR100187676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법을 개시한다.
본 발명은 필드 산화막 형성시 버즈 비크 발생을 제거하고 실리콘 기판의 일부를 돌출시키고 실리콘 기판의 돌출부위에 트렌치를 형성한 다음 필드 산화막을 형성시킨다.

Description

반도체 소자의 필드산화막 형성방법
제1도는 필드 산화막 형성방법을 설명하기 위한 반도체 소자의 단면도.
제2a도 내지 제2f도는 본 발명에 따른 필드 산화막 형성방법을 설명하기 위한 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 질화막 4,12 및 13 : 패드 산화막
5 : 제1 열산화막 6 : 감광막
7 : 제3 열산화막 9 : 채널 스토퍼
10 : 질화막 스페이서 11 : 트렌치
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 선택적인 열산화 공정에 의해 발생하는 버즈 비크를 제거하여 활성영역을 충분히 확보할 수 있도록 한 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
일반적으로, 반도체 소자간의 분리를 위하여 필드 산화막이 형성되는데 종래의 필드 산화막 형성방법을 제1도를 참조하여 설명하면 다음과 같다.
실리콘 기판(1)상에 패드 산화막(2) 및 질화막(3)을 순차적으로 형성한 다음 필드 산화막을 형성하고자 할 영역의 패드 산화막(2) 및 질화막(3)을 소정의 폭으로 식각하고 열산화공정을 실시하면 열산화막으로 이루어진 필드 산화막(4)이 형성되는데 이러한 종래기술은 상기 열산화막이 상기 질화막(3) 하부로 침투하여 버즈 버크(A)가 발생되므로 활성영역이 감소되는 단점이 있다.
따라서 본 발명은 필드 산화막 형성시 버즈 비크 발생을 최소화하여 필드 산화막에 의한 실리콘 기판과의 단차를 제거할 수 있는 반도체 소자의 필드 산화막 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판(1)상에 제1 열산화막(5)을 형성시킨 다음 그 상부에 감광막(6)을 설정된 패턴으로 형성하고 노출되는 제1 열산화막(5) 및 실리콘 기판(1)을 소정깊이로 제거하는 단계와, 상기 단계로부터 상기 감광막(6) 및 제1 열산화막(5)을 제거하고 제2 열산화막(7) 및 제1 질화막(8)을 순차적으로 형성시키는 단계와, 상기 단계로부터 상기 제2 열산화막(7)을 소정의 폭으로 노출시킨 다음 실리콘 기판(1)상에 채널 스토퍼(9)를 형성하는 단계와, 상기 단계로부터 상기 제1 질화막(8) 측벽에 질화막 스페이서(10)를 형성한 다음 상기 제2 열산화막(7) 및 실리콘 기판(1)을 원하는 깊이로 제거하여 트렌치(11)를 형성하는 단계와, 상기 단계로부터 열산화공정에 의해 필드 산화막(12)을 형성하는 단계와, 상기 단계로부터 상기 질화막 스페이서(10), 제1 질화막(8) 및 제2 열산화막(7)을 식각하여 완전한 필드 산화막(13)을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도는 실리콘 기판(1)상에 제1 열산화막(5)을 100 내지 300Å 두께로 형성한 후 그 상부에 감광막(6)을 설정된 패턴으로 형성하고 노출되는 상기 제1 열산화막(5) 및 실리콘 기판(1)을 이방성 식각공정에 의해 소정깊이로 식각한 상태의 단면도이다.
제2b도는 상기 감광막(6) 및 제1 열산화막(5)을 제거하고 소정두께의 제2 열산화막(7) 및 제1 질화막(8)을 순차적으로 형성한 상태의 단면도이다.
제2c도는 제2b도 상태에서 사진 식각공정에 의해 상기 제2 열산화막(7)을 소정의 폭으로 노출시킨 다음 상기 실리콘 기판(1)상에 불순물 이온을 주입하여 채널 스토퍼(9)를 형성한 상태의 단면도이다. 상기 채널스토퍼(9)를 형성하기 위한 불순물 이온은 상기 실리콘 기판(1)의 돌출 부위에 존재하도록 하는 것이 바람직하다.
제2d도는 제2c도 상태에서 제2 질화막을 중착한 다음 비등성 식각하여 상기 제1 질화막(8) 측벽에 질화막 스페이서(10)를 형성한 다음 상기 제1 질화막(8) 및 질화막 스페이서(10)를 식각 정지층으로 하여 노출되는 상기 제2 열산화막(7) 및 실리콘 기판(1)을 원하는 깊이로 제거하여 트렌치(11)를 형성한 상태의 단면도이다. 상기 트렌치(11)의 깊이는 상기 실리콘 기판(1)의 돌출부위의 높이보다 작게하는 것이 바람직하다.
제2e도는 제2d도 상태에서 열산화공정을 실시하여 버즈 비크없이 필드 산화막(12)이 형성된 상태의 단면도이다.
제2f도는 제2e도 상태에서 상기 질화막 스페이서(1), 제1 질화막(8) 및 제2 열산화막(7)을 습식 식각공정에 의해 실리콘 기판(1)이 노출되도록 제거하여 완전한 필드 산화막(13)이 형성된 상태의 단면도이다.
상술한 바와같이 본 발명에 의하면 필드 산화막 형성시 버즈 비크의 발생을 방지하여 충분한 활성영역을 할 수 있어 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘 기판(1)상에 제1 열산화막(5)을 형성시킨 다음 그 상부에 감광막(6)을 설정된 패턴으로 형성하고 노출되는 제1 열산화막(5) 및 실리콘 기판(1)을 소정깊이로 제거하는 단계와, 상기 단계로부터 상기 감광막(6) 및 제1 열산화막(5)을 제거하고 제2 열산화막(7) 및 제1 질화막(8)을 순차적으로 형성시키는 단계와, 상기 단계로부터 상기 제2 열산화막(7)을 소정의 폭으로 노출시킨 다음 실리콘 기판(1)상에 채널 스토퍼(9)를 형성하는 단계와, 상기 단계로부터 상기 제1 질화막(8) 측벽에 질화막 스페이서(10)를 형성한 다음 상기 제2 열산화막(7) 및 실리콘 기판(1)을 원하는 깊이로 제거하여 트렌치(11)를 형성하는 단계와, 상기 단계로부터 열산화공정에 의해 필드 산화막(12)을 형성하는 단계와, 상기 단계로부터 상기 질화막 스페이서(10), 제1 질화막(8) 및 제2 열산화막(7)을 식각하여 완전한 필드 산화막(13)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제1항에 있어서, 상기 채널 스토퍼(9) 형성시 주입된 불순물 이온이 실리콘 기판의 돌출부위에 존재하도록 한 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  3. 제1항에 있어서, 상기 트렌치(11)를 형성할 때 실리콘 기판상(1)의 돌출부위 높이보다 트렌치의 깊이가 더 작게 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  4. 제1항에 있어서, 상기 질화막 스페이서(10), 제1 질화막(8) 및 제2 열산화막 (7)은 습식식각공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
KR1019940016110A 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법 KR100187676B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019940016110A KR100187676B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법
GB9818286A GB2326025B (en) 1994-07-06 1995-06-29 Method of forming a field oxide film in a semicondutor device
GB9513227A GB2291261B (en) 1994-07-06 1995-06-29 Method of forming a field oxide film in a semiconductor device
JP7167354A JP2871535B2 (ja) 1994-07-06 1995-07-03 半導体素子のフィールド酸化膜形成方法
DE19524202A DE19524202C2 (de) 1994-07-06 1995-07-03 Verfahren zur Bildung eines Feldoxydfilmes für eine Halbleitervorrichtung
US08/498,912 US5541136A (en) 1994-07-06 1995-07-06 Method of forming a field oxide film in a semiconductor device
CN95106984A CN1050932C (zh) 1994-07-06 1995-07-06 半导体器件场氧化层的形成方法
GBGB9816594.7A GB9816594D0 (en) 1994-07-06 1998-07-31 Method of forming a field oxide film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016110A KR100187676B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960005936A KR960005936A (ko) 1996-02-23
KR100187676B1 true KR100187676B1 (ko) 1999-06-01

Family

ID=19387338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016110A KR100187676B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100187676B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004608A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리절연막 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432049B1 (ko) * 2001-12-28 2004-05-22 에스케이텔레텍주식회사 액정화면 클리너를 구비하는 이동통신단말기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004608A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
KR960005936A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR100187676B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
KR0125313B1 (ko) 반도체 소자의 필드산화막 형성방법
US5541136A (en) Method of forming a field oxide film in a semiconductor device
KR0176198B1 (ko) 반도체 장치의 소자분리막 형성방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
KR100190371B1 (ko) 반도체소자의소자분리산화막형성방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법
JP3958454B2 (ja) 半導体素子の隔離膜形成方法
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100221633B1 (ko) 소자격리 방법
KR100335776B1 (ko) 반도체소자의필드산화막형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100249021B1 (ko) 반도체장치의 소자격리방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
GB2326025A (en) Method of forming a field oxide film in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051219

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee