KR100249167B1 - 격리막 형성 방법 - Google Patents
격리막 형성 방법 Download PDFInfo
- Publication number
- KR100249167B1 KR100249167B1 KR1019970024548A KR19970024548A KR100249167B1 KR 100249167 B1 KR100249167 B1 KR 100249167B1 KR 1019970024548 A KR1019970024548 A KR 1019970024548A KR 19970024548 A KR19970024548 A KR 19970024548A KR 100249167 B1 KR100249167 B1 KR 100249167B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- oxidation resistant
- resistant insulating
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Abstract
본 발명은 필드 산화막이 활성 영역을 침범하지 않기 위한 격리막 형성 방법에 관한 것이다.
본 발명의 격리막 형성 방법은 기판상에 산화막과 제 1 내산화성 절연막을 차례로 형성하는 단계, 활성 영역과 격리 영역을 정의하여 격리 영역상의 상기 제 1 내산화성 절연막을 선택적으로 식각하는 단계, 상기 제 1 내산화성 절연막 양측에 제 2 내산화성 절연막 측벽을 형성하는 단계, 상기 제 1 내산화성 절연막과 제 2 내산화성 절연막 측벽을 마스크로 이용하여 상기 격리 영역에 격리막을 형성하는 단계와, 상기 제 1 내산화성 절연막, 제 2 내산화성 절연막 측벽과 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 격리막 형성 방법에 관한 것으로, 특히 고집적 소자의 격리 특성을 향상시키는 격리막 형성 방법에 관한 것이다.
종래 기술에 따른 격리막 형성 방법은 도 1a에서와 같이, 격리 영역이 정의된 반도체 기판(11)상에 열산화 공정으로 산화막(12)을 형성한 다음, 상기 산화막(12)상에 질화막(13)을 형성한다.
도 1b에서와 같이, 상기 질화막(13)상에 감광막(14)을 도포한 다음, 상기 감광막(14)을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(14)을 마스크로 이용하여 상기 질화막(13)을 선택적으로 식각한다.
도 1c에서와 같이, 상기 감광막(14)을 제거한 다음, 상기 질화막(13)을 마스크로 이용하여 전면에 열산화 공정으로 상기 격리 영역의 반도체 기판(11) 표면에 필드 산화막(15)을 성장 시킨다.
도 1d에서와 같이, 상기 반도체 기판(11)상에 형성된 질화막(13) 및 산화막(12)을 제거한다.
종래의 격리막 형성 방법은 필드 산화막을 성장시키면 질화막 가장자리 쪽으로 버즈빅(Bird's Beak)이 발생되어 상기 필드 산화막이 활성 영역을 침범하기 때문에 활성 영역이 줄어듬으로써 설계마진이 감소되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 필드 산화막이 활성 영역을 침범하지 않는 격리막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 격리막 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 산화막
33 : 제 1 질화막 34 : 제 2 질화막
35 : 필드 산화막
본 발명의 격리막 형성 방법은 기판상에 산화막과 제 1 내산화성 절연막을 차례로 형성하는 단계, 활성 영역과 격리 영역을 정의하여 격리 영역상의 상기 제 1 내산화성 절연막을 선택적으로 식각하는 단계, 상기 제 1 내산화성 절연막 양측에 제 2 내산화성 절연막 측벽을 형성하는 단계, 상기 제 1 내산화성 절연막과 제 2 내산화성 절연막 측벽을 마스크로 이용하여 상기 격리 영역에 격리막을 형성하는 단계와, 상기 제 1 내산화성 절연막, 제 2 내산화성 절연막 측벽과 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 격리막 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 격리막 형성 방법은 도 2a에서와 같이, 격리 영역이 정의된 반도체 기판(31)상에 열산화 공정으로 산화막(32)을 형성한 다음, 상기 산화막(32)상에 제 1 질화막(33)을 형성한다.
도 2b에서와 같이, 상기 제 1 질화막(33)상에 감광막을 도포한 다음, 상기 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 이용하여 상기 제 1 질화막(33)을 선택적으로 식각하고, 상기 감광막을 제거한다.
그리고 상기 선택적으로 식각된 제 1 질화막(33)을 포함한 전면에 제 2 질화막(34)을 형성한다.
도 2c에서와 같이, 상기 제 2 질화막(34)을 에치백하여 상기 산화막(32)상의 제 1 질화막(33) 양측에 제 2 질화막(34) 측벽을 형성한다.
도 2d에서와 같이, 상기 제 1 질화막(33) 및 제 2 질화막(34) 측벽을 마스크로 이용하여 전면에 열산화 공정으로 상기 격리 영역의 반도체 기판(31) 표면에 필드 산화막(35)을 성장 시킨다. 여기서 상기 제 2 질화막(34) 측벽으로 상기 필드 산화막(35) 성장 공정에서 버즈빅이 활성 영역에서 발생되지 않고, 격리 영역에서 발생된다.
도 2e에서와 같이, 상기 반도체 기판(31)상에 형성된 제 1, 제 2 질화막(33,34) 및 산화막(32)을 제거한다.
본 발명의 반도체 장치의 격리막 형성 방법은 양측에 측벽을 갖는 질화막을 마스크로 이용하여 필드 산화막을 성장시키므로 버즈빅이 격리 영역에 발생하여 상기 필드 산화막이 활성 영역을 침범하지 않기 때문에 설계마진이 증가하는 효과가 있다.
Claims (1)
- 기판상에 산화막과 제 1 내산화성 절연막을 차례로 형성하는 단계;활성 영역과 격리 영역을 정의하여 격리 영역상의 상기 제 1 내산화성 절연막을 선택적으로 식각하는 단계;상기 제 1 내산화성 절연막 양측에 제 2 내산화성 절연막 측벽을 형성하는 단계;상기 제 1 내산화성 절연막과 제 2 내산화성 절연막 측벽을 마스크로 이용하여 상기 격리 영역에 격리막을 형성하는 단계;상기 제 1 내산화성 절연막, 제 2 내산화성 절연막 측벽과 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 격리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024548A KR100249167B1 (ko) | 1997-06-13 | 1997-06-13 | 격리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024548A KR100249167B1 (ko) | 1997-06-13 | 1997-06-13 | 격리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990001287A KR19990001287A (ko) | 1999-01-15 |
| KR100249167B1 true KR100249167B1 (ko) | 2000-03-15 |
Family
ID=19509463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970024548A KR100249167B1 (ko) | 1997-06-13 | 1997-06-13 | 격리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249167B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890005851A (ko) * | 1987-09-30 | 1989-05-17 | 강진구 | 반도체 장치의 소자분리 방법 |
-
1997
- 1997-06-13 KR KR1019970024548A patent/KR100249167B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890005851A (ko) * | 1987-09-30 | 1989-05-17 | 강진구 | 반도체 장치의 소자분리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990001287A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100249167B1 (ko) | 격리막 형성 방법 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100198620B1 (ko) | 트렌치를 이용한 소자 격리막 형성방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR100198600B1 (ko) | 반도체 장치의 플레이너 격리영역 형성방법 | |
| KR100249183B1 (ko) | 격리막 형성 방법 | |
| KR0168148B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100187676B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| KR100239403B1 (ko) | 격리막 형성 방법 | |
| KR100226779B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR19980067839A (ko) | 격리막 형성 방법 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100256812B1 (ko) | 트렌치형 소자분리막 제조방법 | |
| KR100335776B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100268913B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0141106B1 (ko) | 반도체소자의제조방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |