KR100239436B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100239436B1 KR100239436B1 KR1019970034501A KR19970034501A KR100239436B1 KR 100239436 B1 KR100239436 B1 KR 100239436B1 KR 1019970034501 A KR1019970034501 A KR 1019970034501A KR 19970034501 A KR19970034501 A KR 19970034501A KR 100239436 B1 KR100239436 B1 KR 100239436B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- layer
- isolation
- film
- photoresist
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 감광막의 노광 및 현상 공정시 단차가 있는 부위에서도 감광막의 헐레이션 현상을 방지하기 위한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 격리 영역과 활성 영역이 정의된 기판과 제 1, 제 2 마스크를 마련하는 단계, 상기 기판의 격리 영역에 격리막을 형성하는 단계, 상기 격리막을 포함한 기판상에 식각 대상층과 감광막을 차례로 형성하는 단계, 상기 활성 영역의 평탄한 부분만 마스킹하는 제 1 마스크를 사용하여 상기 감광막을 제 1 노광하는 단계, 상기 격리막과 패턴 영역만 마스킹하는 제 2 마스크를 사용하여 상기 제 1 노광보다 큰 노광 에너지로 상기 감광막을 제 2 노광하는 단계, 상기 제 1, 제 2 노광한 감광막을 현상하는 단계와, 상기 현상된 감광막을 마스크로 상기 식각 대상층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
종래 기술에 따른 반도체 소자의 제조 방법은 도 1a에서와 같이, 격리 영역과 활성 영역이 정의된 반도체 기판(11)상에 제 1 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 제 1 산화막을 선택적으로 식각하고 상기 제 1 감광막을 제거한다.
그리고 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역의 반도체 기판(11) 표면에 필드 산화막(12)을 성장시킨 다음, 상기 반도체 기판(11)상에 형성된 상기 제 1 산화막과 제 1 질화막을 제거한다. 여기서 상기 필드 산화막(12)으로 상기 격리 영역과 활성 영역간의 단차가 발생하며, 또한 상기 필드 산화막(12) 성장시 상기 격리 영역과 활성 영역의 계면에 버즈빅(Birds Beak)이 발생한다.
도 1b에서와 같이, 상기 필드 산화막(12)을 포함한 전면에 열산화공정으로 게이트 산화막(13)을 성장시킨 후, 상기 게이트 산화막(13)상에 다결정 실리콘(14)과 제 2 감광막(15)을 차례로 형성한다.
도 1c에서와 같이, 상기 제 2 감광막(15)을 게이트 전극이 형성될 부위만 남도록 한 개의 포토마스크(Photo Mask)(16)를 사용하여 선택적으로 노광한다.
도 1d에서와 같이, 상기 선택적으로 노광된 제 2 감광막(15)을 현상한다.
상기 상술한 종래 기술에 따른 공정의 후공정으로 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 게이트 전극을 형성한다. 여기서 0.35 μ 이하의 상기 게이트 전극 폭을 유지하기 위해서 상기 제 2 감광막에 노광 에너지가 과대하게 투입되는데 이때 상기 격리 영역과 활성 영역간의 단차로 특히 상기 버즈빅에 의해 난반사가 일어난다.
그러나 종래의 반도체 소자의 제조 방법은 한 개의 마스크를 사용하여 얇은 폭을 갖는 게이트 전극을 패턴하기 위해서 감광막에 과대한 노광 에너지가 투입되는데, 상기 과대한 노광 에너지의 투입으로 필드 산화막에 의한 격리 영역과 활성 영역간의 단차 특히 필드 산화막의 버즈빅에 의해 난반사가 일어나 실질적으로 노광이 되지 않아야할 부분에도 노광되어 상기 감광막의 헐레이션(Halation) 현상이 발생한다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 감광막의 노광 및 현상 공정시 단차가 있는 부위에서도 감광막의 헐레이션 현상을 방지하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 2a내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 필드 산화막
33: 게이트 산화막 34: 다결정 실리콘
35: 제 2 감광막 36: 제 1 포토마스크
37: 제 2 포토마스크
본 발명의 반도체 소자의 제조 방법은 격리 영역과 활성 영역이 정의된 기판과 제 1, 제 2 마스크를 마련하는 단계, 상기 기판의 격리 영역에 격리막을 형성하는 단계, 상기 격리막을 포함한 기판상에 식각 대상층과 감광막을 차례로 형성하는 단계, 상기 활성 영역의 평탄한 부분만 마스킹하는 제 1 마스크를 사용하여 상기 감광막을 제 1 노광하는 단계, 상기 격리막과 패턴 영역만 마스킹하는 제 2 마스크를 사용하여 상기 제 1 노광보다 큰 노광 에너지로 상기 감광막을 제 2 노광하는 단계, 상기 제 1, 제 2 노광한 감광막을 현상하는 단계와, 상기 현상된 감광막을 마스크로 상기 식각 대상층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 격리 영역과 활성 영역이 정의된 반도체 기판(31)상에 제 1 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 제 1 산화막을 선택적으로 식각하고 상기 제 1 감광막을 제거한다.
그리고 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역의 반도체 기판(31) 표면에 필드 산화막(32)을 성장시킨 다음, 상기 반도체 기판(31)상에 형성된 상기 제 1 산화막과 제 1 질화막을 제거한다. 여기서 상기 필드 산화막(32)으로 상기 격리 영역과 활성 영역간의 단차가 발생하며, 또한 상기 필드 산화막(32) 성장시 상기 격리 영역과 활성 영역의 계면에 버즈빅이 발생한다.
상기 필드 산화막(32)을 포함한 전면에 열산화공정으로 게이트 산화막(33)을 성장시킨 후, 상기 게이트 산화막(33)상에 다결정 실리콘(34)과 제 2 감광막(35)을 차례로 형성한다.
도 2b에서와 같이, 상기 버즈빅 사이의 활성 영역에만 마스킹(Masking)하는 제 1 포토마스크(36)를 상기 제 2 감광막(35) 상측에 위치한 다음, 전면에 40 ~ 60%의 노광 에너지로 제 1차 노광을 한다. 여기서 상기 100%가 아닌 40 ~ 60% 노광 에너지의 제 1차 노광으로 상기 격리 영역과 활성 영역간의 단차 특히 상기 버즈빅에 의한 난반사의 양이 종래 기술에서 발생하는 난반사의 양보다 소량으로 발생한다.
도 2c에서와 같이, 상기 제 1 포토마스크(36)를 제거하고, 상기 버즈빅을 포함한 격리 영역과 게이트 전극이 형성될 부위에만 마스킹하는 제 2 포토마스크(37)를 상기 제 2 감광막(35) 상측에 위치한 다음, 전면에 100%의 노광 에너지로 제 2차 노광을 한다.
도 2d에서와 같이, 상기 제 1차, 제 2차 노광을 한 제 2 감광막(35)을 현상한다.
상기 상술한 본 발명의 실시예에 따른 공정의 후공정으로 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 0.35 μ 이하의 폭을 갖는 게이트 전극을 형성한다.
본 발명의 반도체 소자의 제조 방법은 두 개의 마스크를 사용하여 감광막에 40 ~ 60% 노광 에너지의 제 1 노광과 100% 노광 에너지의 제 2 노광을 한 후, 상기 감광막을 현상하므로 필드 산화막에 의한 격리 영역과 활성 영역간의 단차 특히 필드 산화막의 버즈빅에 의한 난반사가 일어나지 않아 상기 감광막의 헐레이션 현상을 방지하므로 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 격리 영역과 활성 영역이 정의된 기판과 제 1, 제 2 마스크를 마련하는 단계;상기 기판의 격리 영역에 격리막을 형성하는 단계;상기 격리막을 포함한 기판상에 식각 대상층과 감광막을 차례로 형성하는 단계;상기 활성 영역의 평탄한 부분만 마스킹하는 제 1 마스크를 사용하여 상기 감광막을 제 1 노광하는 단계;상기 격리막과 패턴 영역만 마스킹하는 제 2 마스크를 사용하여 상기 제 1 노광보다 큰 노광 에너지로 상기 감광막을 제 2 노광하는 단계;상기 제 1, 제 2 노광한 감광막을 현상하는 단계;상기 현상된 감광막을 마스크로 상기 식각 대상층을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 상기 제 1 항에 있어서,상기 제 1 노광 에너지를 상기 제 2 노광 에너지의 40 ~ 60%로 함을 특징으로 하는 반도체 소자의 제조 방법.
- 상기 제 1 항에 있어서,상기 격리막은 버즈빅을 포함함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034501A KR100239436B1 (ko) | 1997-07-23 | 1997-07-23 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034501A KR100239436B1 (ko) | 1997-07-23 | 1997-07-23 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990011410A KR19990011410A (ko) | 1999-02-18 |
| KR100239436B1 true KR100239436B1 (ko) | 2000-01-15 |
Family
ID=19515412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034501A KR100239436B1 (ko) | 1997-07-23 | 1997-07-23 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239436B1 (ko) |
-
1997
- 1997-07-23 KR KR1019970034501A patent/KR100239436B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990011410A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| EP0142639A2 (en) | Method for forming narrow images on semiconductor substrates | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| KR100239436B1 (ko) | 반도체 소자의 제조 방법 | |
| EP0030117B1 (en) | Method of forming an opening in a negative resist film | |
| KR20020051109A (ko) | 하프톤 마스크의 제조 방법 | |
| KR100244265B1 (ko) | 반도체소자의 트랜치 형성방법 | |
| KR100268913B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100249167B1 (ko) | 격리막 형성 방법 | |
| KR0172302B1 (ko) | 반도체 소자 분리 방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR0123241B1 (ko) | 포토마스크 및 그 제조방법 | |
| KR100198600B1 (ko) | 반도체 장치의 플레이너 격리영역 형성방법 | |
| KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| CN117790420A (zh) | 半导体结构及其制备方法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR100239403B1 (ko) | 격리막 형성 방법 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 | |
| KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
| KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
| KR100399944B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR980010603A (ko) | 포토마스크 제조방법 | |
| JP2000260751A (ja) | 半導体装置の製造方法 | |
| KR970003471A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |