KR100364416B1 - 반도체소자의소자격리방법 - Google Patents

반도체소자의소자격리방법 Download PDF

Info

Publication number
KR100364416B1
KR100364416B1 KR1019950030719A KR19950030719A KR100364416B1 KR 100364416 B1 KR100364416 B1 KR 100364416B1 KR 1019950030719 A KR1019950030719 A KR 1019950030719A KR 19950030719 A KR19950030719 A KR 19950030719A KR 100364416 B1 KR100364416 B1 KR 100364416B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating film
device isolation
semiconductor device
isolation region
Prior art date
Application number
KR1019950030719A
Other languages
English (en)
Other versions
KR970018368A (ko
Inventor
이강천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950030719A priority Critical patent/KR100364416B1/ko
Publication of KR970018368A publication Critical patent/KR970018368A/ko
Application granted granted Critical
Publication of KR100364416B1 publication Critical patent/KR100364416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 소자격리방법에 관한 것으로, 액티브영역과 소자격리 영역이 정의된 반도체 기판 상의 액티브영역에 제1 절연막과 제2 절연막 적층 구조의 액티브 패턴을 형성한 후 그 소자격리영역의 기판을 소정 두께로 제1 식각하는 공정과; 상기 액티브 패턴 및 기판 상에 제3 절연막과 제4 절연막을 순차적으로 증착하는 공정과: 상기 제3 절연막과 제4 절연막을 에치백하여 측벽 스페이서를 형성하는 공정과; 상기 소자격리영역의 기판을 소정 두께로 제2 식각하는 공정 및; 필드 산화하는 공정을 포함하여 소자 제조를 완료함으로써, 기판과 질화막의 집적적인 접촉을 제거할 수 있게 되어 기판에 야기되던 스트레스를 제거할 수 있을 뿐 아니라 2회의 실리콘 식각 공정으로 인해 격리막의 두께를 증가시키면서도 버즈 비크를 효과적으로 감소시킬 수 있는 고신뢰성의 반도체 소자를 구현할 수 있게 된다.

Description

반도체 소자의 소자격리방법
본 발명은 반도체 소자의 소자격리방법에 관한 것으로, 특히 액티브 영역과 소자격리영역 경계면에서의 계면 스트레스를 감소시킨 반도체 소자의 소자격리방법에 관한 것이다.
종래 일반적으로 사용되어 오던 반도체 소자의 소자격리방법은 제1(가)도 내지 제1(마)도에 도시된 공정수순도에서 알 수 있듯이 먼저, 실리콘 기판(s) 상에제1 절연막(1)인 패드 산화막(pad oxidation)과 제1 질화막(2)를 순차적으로 증착하고, 소자격리영역의 패드 산화막(1)과 제1 질화막(2)을 식각하여 제1(가)도에 도시된 바와 같이 액티브 패턴을 형성한 후, 상기 액티브 패턴을 포함한 기판(s) 전면에 제2 질화막(3) 및 제2 절연막(4)을 연속 증착하여 제1(나)도와 같은 패턴을 형성한다.
이어서, 상기 제2 질화막(3)과 제2 절연막(4)을 에치백하여 제1(다)도에 도시된 바와 같이 측벽 스페이서(sidewall spacer)를 형성하고, 노출된 실리콘 기판(s)을 소정 두께 식각하여 제1(라)도와 같은 패턴을 형성한다.
그후, 제1(마)도에 도시된 바와 같이 상기 제2 절연막(4)을 제거하고, 필드 산화(field oxidation) 공정을 실시하여 소자격리영역에 격리막(5)을 형성함으로써 소자분리공정을 완료한다.
그러나 상기 공정을 통하여 반도체 소자를 제조할 경우에는 측벽 스페이서 형성시, 제2 질화막(3)을 먼저 증착하고 난 후 제2 절연막(4)을 증착하는 관계로 인하여 실리콘 기판(s)과 제2 질화막(3) 사이 경계면에서 스트레스에 의한 결함(defect)이 발생되는 단점이 야기될 뿐 아니라 드러난 실리콘 기판의 측벽 노출로 인해 격리막의 버즈 비크(bird's beak)가 증가되는 단점을 가지게 된다.
이에 본 발명은 상기와 같은 단점을 해결하기 위하여 이루어진 것으로, 기판 스트레스를 제거함과 동시에 버즈 비크를 효과적으로 감소시킬 수 있는 반도체 소자의 소자격리방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자격리방법은 액티브영역과 소자격리영역이 정의된 반도체 기판 상의 액티브영역에 제1 절연막과 제2 절연막 적층 구조의 액티브 패턴을 형성한 후 소자격리영역의 기판을 소정 두께로 제1 식각하는 공정과; 상기 액티브 패턴 및 기판 상에 제3 절연막과 제4 절연막을 순차적으로 증착하는 공정과; 상기 제3 절연막과 제4 절연막을 에치백하여 측벽 스페이서를 형성하는 공정과; 소자격리영역의 기판을 소정 두께로 제2 식각하는 공정 및: 필드 산화하는 공정을 포함하여 형성되는 것을 특징으로 한다.
상기 공정 결과, 반도체 장치의 신뢰성을 향상시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 실리콘 기판과 질화막의 접촉을 제거하여 계면 스트레스를 제거함과 동시에 2회의 실리콘 기판 식각 공정을 통하여 버즈비크를 감소시키도록 하는데 주안점을 둔 것으로, 이를 제2(가)도 내지 제2(마)도에 도시된 공정수순도를 참조하여 구체적으로 살펴보면 다음과 같다.
먼저, 반도체 기판인 실리콘 기판(s) 상에 제1 절연막(100)인 패드 산화막(pad oxidation)과 제2 절연막(102)인 질화막을 순차적으로 증착한 후, 소자격리영역의 패드 산화막과 질화막을 식각하여 액티브 패턴을 형성하고, 상기 액티브 패턴을 마스크로 표면이 노출된 소자격리영역의 실리콘 기판(s)을 소정 두께 식각하여 제2 (가)도에 도시된 바와 같은 패턴을 형성한다. 이때, 상기 액티브 패턴은 종래에 비해 그 사이즈(size)가 다소 크도록 형성한다.
그후, 제2(나)도에 도시된 바와 같이 상기 액티브 패턴과 식각된 실리콘 기판(s) 상에 제3 절연막(103)인 산화막을 증착하고, 상기 제3 절연막(103) 상에 제4 절연막(104)인 질화막을 증착한다.
이어서, 제2(다)도에 도시된 바와 같이 상기 제4 절연막(104)과 제3 절연막(103)을 에치백(etch-back)하여 상기 액티브 패턴 측면에 측벽 스페이서를 형성하고, 이를 마스크로 표면이 노출된 소자격리영역의 실리콘 기판을 다시 소정 두께 식각처리하여 제2(라)도에 도시된 형태의 패턴을 형성한다.
이후, 제2(마)도에 도시된 바와 같이 필드 산화를 실시하여 소자 격리영역에 격리막(105)을 성장시킨 뒤, 제4 절연막(104)을 제거함으로써 본 공정을 완료한다.
그 결과, 상기 격리막(105)의 두께를 증가시키면서도 액티브영역으로 침투해 들어가는 버즈 비크를 감소시킬 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 실리콘 기판과 질화막의 집적적인 접촉을 제거함으로써 기판에 야기되던 스트레스를 제거할 수 있을 뿐 아니라 2회의 실리콘 식각 공정으로 인해 격리막의 두께를 증가시키면서도 버즈 비크를 효과적으로 감소시킬 수 있는 고신뢰성의 반도체 소자를 구현할 수 있게 된다.
제1(가)도 내지 제1(마)도는 종래 기술에 따른 반도체 소자의 소자격리 방법을 도시한 공정수순도,
제2(가)도 내지 제2(마)도는 본 발명에 따른 반도체 소자의 소자격리 방법을 도시한 공정수순도.
***** 도면의 주요부분에 대한 부호의 설명 ******
100; 제1 절연막 102; 제2 절연막
103; 제3 절연막 104; 제4 절연막
105; 격리막

Claims (1)

  1. 액티브영역과 소자격리영역이 정의된 반도체 기판 상의 액티브영역에 제1 절연막과 제2 절연막 적층 구조의 액티브 패턴을 형성한 후 그 소자격리영역의 기판을 소정 두께로 제1 식각하는 공정과; 상기 액티브 패턴 및 기판 상에 제3 절연막과 제4 절연막을 순차적으로 증착하는 공정과: 상기 제3 절연막과 제 4 절연막을 에치백하여 측벽 스페이서를 형성하는 공정과; 상기 소자격리영역의 기판을 소정 두께로 제2 식각하는 공정 및; 필드 산화하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 소자격리방법.
KR1019950030719A 1995-09-19 1995-09-19 반도체소자의소자격리방법 KR100364416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030719A KR100364416B1 (ko) 1995-09-19 1995-09-19 반도체소자의소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030719A KR100364416B1 (ko) 1995-09-19 1995-09-19 반도체소자의소자격리방법

Publications (2)

Publication Number Publication Date
KR970018368A KR970018368A (ko) 1997-04-30
KR100364416B1 true KR100364416B1 (ko) 2003-01-29

Family

ID=37490858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030719A KR100364416B1 (ko) 1995-09-19 1995-09-19 반도체소자의소자격리방법

Country Status (1)

Country Link
KR (1) KR100364416B1 (ko)

Also Published As

Publication number Publication date
KR970018368A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US4897365A (en) Reduced-beak planox process for the formation of integrated electronic components
GB2312552A (en) Method for forming element isolating film of semiconductor device
KR100364416B1 (ko) 반도체소자의소자격리방법
KR100190363B1 (ko) 반도체 소자의 소자분리 방법
KR0176198B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR0165483B1 (ko) 반도체소자의 소자분리막 형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100266024B1 (ko) 반도체장치의소자격리방법
KR100364418B1 (ko) 반도체소자제조방법
KR100189974B1 (ko) 반도체장치의 pbl 소자분리 방법
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR0179790B1 (ko) 반도체 소자의 격리막 제조방법
KR100209226B1 (ko) 소자분리를 위한 반도체 장치 제조방법
KR100249167B1 (ko) 격리막 형성 방법
KR0148297B1 (ko) 반도체 소자간의 격리방법
KR100242380B1 (ko) 반도체소자의 필드격리막 제조방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100250226B1 (ko) 반도체 소자의 격리막 형성방법
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH1070186A (ja) 半導体装置の素子分離膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee