KR100190363B1 - 반도체 소자의 소자분리 방법 - Google Patents
반도체 소자의 소자분리 방법 Download PDFInfo
- Publication number
- KR100190363B1 KR100190363B1 KR1019950017885A KR19950017885A KR100190363B1 KR 100190363 B1 KR100190363 B1 KR 100190363B1 KR 1019950017885 A KR1019950017885 A KR 1019950017885A KR 19950017885 A KR19950017885 A KR 19950017885A KR 100190363 B1 KR100190363 B1 KR 100190363B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- pad oxide
- forming
- semiconductor substrate
- oxidation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000003963 antioxidant agent Substances 0.000 claims description 8
- 230000003078 antioxidant effect Effects 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 5
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 기판 상에 패드산화막을 형성하는 단계; 고온에서 NH₃가스에 장시간 노출시키는 NH₃어닐링을 실시하여 상기반도체 기판과 상기 패드산화막의 계면에 소량의 질소 원자를 축적시키는 단계; 상기 패드 산화막 상에 반도체 기판 산화방지용 제1산화방지막을 형성하는 단계; 예정된 소자분리영역의 상기 제1산화방지막 및 패드산화막을 식각 제거하여 제1산화방지막 및 패드산화막 패턴을 형성하는 단계; 상기 제1산화방지막 및 패드산화막 패턴 측벽에 반도체 기판 산화방지용 제2산화방지막 스페이서를 형성하는 단계; 노출된 상기 반도체 기판을 소정 깊이 식각하는 단계; 및 열 산화 공정으로 노출된 상기 반도체 기판을 산화시켜 소자분리용 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자분리막 형성 방법에 관한 것으로, 실리콘 기판과 패드산화막의 경계 부근에 질소 원소를 축적시켜, 필드산화막 형성시 산소 원자가 패드산화막에 쉽게 확산되지 않도록 하여 버즈비크를 줄이고, 이러한 효과로 인해 질화막 스페이서 두께는 더욱 얇게 할 수가 있어 충분한 필드산화막 두께를 얻을수 있기 때문에, 소자의 고집적화 및 고집적 소자의 활성영역을 확보하는 효과를 가져온다.
Description
제 1a도 내지 제 1e도는 본 발명의 일실시예에 따른 소자분리 방법을 나타내는 고정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드산화막
3 : 질소원자축적층 4 : 질화막
5 : 질화막 스페이서 6 : 필드 산화막
본 발명은 반도체 소자 제조 공정중 소자와 소자를 격리하는 소자분리 방법에 관한 것으로, 특히, NH₃어닐(Anneal)을 이용한 소자분리 방법에 관한 것이다.
통상적으로 반도체 소자의 제조공정에서 소자간의 전기적인 절연을 위하여 산화방지층을 사용하여 선택적으로 소자분리지역을 국부산화시키는 LOCOS(Local Oxidation of Silicon : 이하 LOCOS라 칭함) 방법을 사용하고 있으나, 소자의 활성영역을 감소시키는 버즈비크(Bird´s Beak)가 문제되고 있어, 버즈비크를 줄이기 위해 LOCOS 공정을 변형시킨 OSELO(off-set LOCOS : 이하 LOCOS라 칭함) 및 MOSELO(modify OSELO) 공정을 사용하고 있다.
종래의 OSELO 공정은, LOCOS 공정 중 필드산화막을 형성하기 위한 열산화 공정 전에(소자분리영역의 실리콘기판이 오픈된 패드산화막 및 산화방지층이 패터닝된 상태) 스페이서용 질화막을 얇게 증착하고 그 질화막을 스페이서 식각하고 연이어 실리콘기판을 300∼700Å정도 식각해 내어 트렌치를 형성한 다음 열산화를 실시하는 공정으로, 질화막스페이서에 의해 산화방지층 측벽의 밑면으로 파고드는 버즈비크를 방지하는 것이다.
그러나, 버즈비크를 줄이기 위해서는 질화막스페이서의 두께를 하여야 하나 너무 두꺼울 경우 필드산화막이 형성되는 공간이 좁아져서 필드산화막의 두께가 감소하여 소자간의 격리 효과가 떨어지며, 질화막 스페이서의 두께를 얇게 할 경우 버즈비크가 커지게 되는 문제점이 따르게 된다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 소자간의 격리 효과를 크게하는 동시에 버즈비크를 감소시키는 반도체소자의 소자분리 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체소자의 소자분리 방법에 있어서, 반도체기판 상에 패드산화막을 형성하는 단계, NH₃가스를 포함하는 분위기가스에서 어닐링하여 상기 반도체기판과 상기 패드산화막 사이에 질소를 주입하는 단계, 상기 패드산화막 상에 상기 반도체기판의 산화방지를 위한 제1산화방지막을 형성하는 단계, 소자분리영역의 상기 제1산화방지막 및 패드산화막을 식각 제거하여 제1산화방지막패턴 및 패드산화막패턴을 형성하는 단계, 상기 제1산화방지막패턴 및 패드산화막패턴 측벽에 제2산화방지막 스페이서를 형성하는 단계, 노출된 상기 반도체기판을 일부 두께 식각하는 단계, 및 열 산화 공정으로 노출된 상기 반도체기판을 산화시켜 소자분리용 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제 1a도 내지 제1e도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도로서, 먼저, 제1a도는 실리콘기판(1)을 산화시켜 패드산화막(2)을 50∼150Å 두께로 형성한 후, 고온에서 NH₃가스 분위기에 장시간 노출시키는 어닐링 공정을 수행한 상태의 단면도로서, 실리콘기판(1)과 패드산화막(2)의 경계 부근에는 질소원자축적층(3)이 형성되게 된다. 잘 알려진 바와 같이, 패드산화막은 스트레스 방지를 목적으로 한다.
이때, NH₃어닐링 조건은, 온도를 900∼1000℃, 압력을 10∼100Torr, 시간을 30분∼2시간으로 한다. 그리고 NH₃농도는 어닐링분위기가스의 50∼100％가 되도록 한다. 즉, 통상 일반적인 어닐링은 N₂와 NH₃를 적절히 조합하여 사용한다.
이어서, 제1b도와 같이 상기 패드산화막(2) 상에 실리콘기판의 산화방지층인 질화막(4)을 1000∼2000Å 두께로 증착한 다음 리소그라피공정으로 예정된 필드영역(소자분리영역)의 질화막(4)과 패드산화막(2)을 식각 제거하여 패터닝 한다. 이때, 노출되는 질소원자축적층(3)도 식각 제거한다.
이어서, 제1c도와 같이 스페이서용 질화막을 100∼150Å의 얇은 두께로 증착한 후 식각하여 질화막스페이서(5)를 형성하고, 연이어 노출된 실리콘기판(1)을 200∼700Å 깊이로 식각하여 트렌치를 형성한다.
이어서, 제1d도와 같이 고온에서 열산화 공정을 실시하여 노출된 실리콘기판을 산화시킴으로써 2500∼2500Å의 두께를 갖는 필드산화막(6)을 형성한다.
이어서, 제1e도는 산화방지층인 질화막(4) 패턴 및 질화막스페이서(5)를 습식식각 방법으로 완전히 제거한 후, 희생산화 공정을 거쳐서 최종적인 필드산화막(6)을 얻은 상태를 도시하고 있다. 이때, 희생 산화 공정은 기판 표면의 손상부위 및 불순물을 제거하는 세정공정으로서, 열산화 공정으로 희생 산화막을 형성한 후 다시 세정하여 희생산화막을 제거하는 공정을 일컫는다.
이상, 상기 제1a도 내지 제1e도에서의 설명은 본 발명을 OSELO 공정에 적용한 것이고, 그밖에 MOSELO 공정과 같이, 스페이서 질화막을 사용하면서 실리콘기판에 트렌치를 형성한 후 열산화 공정으로 필드산화막을 형성하는 모든 국부산화 공정에 적용될 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 실리콘기판과 패드산화막의 경계 부근에 질소원자를 축적시켜, 필드산화막 형성시 산소 원자가 패드산화막에 쉽게 확산되지 않도록 하여 버즈비크를 줄이고, 이러한 효과로 인해 질화막 스페이서 두께는 더욱 얇게 할 수가 있어 충분한 필드산화막 두께를 얻을수 있기 때문에, 소자의 고집적화 및 고집적 소자의 활성영역을 확보하는 효과를 가져온다.
Claims (5)
- 반도체소자의 소자분리 방법에 있어서, 반도체기판 상에 패드산화막을 형성하는 단계, NH₃가스를 포함하는 분위기가스에서 어닐링하여 상기 반도체기판과 상기 패드산화막 사이에 질소를 주입하는 단계, 상기 패드산화막 상에 상기 반도체기판의 산화방지를 위한 제1산화방지막을 형성하는 단계, 소자분리영역의 상기 제1산화방지막 및 패드산화막을 식각 제거하여 제1산화방지막패턴 및 패드산화막패턴을 형성하는 단계, 상기 제1산화방지막패턴 및 패드산화막패턴 측벽에 제2산화방지막 스페이서를 형성하는 단계, 노출된 상기 반도체기판을 일부 두께 식각하는 단계, 및 열 산화 공정으로 노출된 상기 반도체기판을 산화시켜 소자분리용 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 어닐링은 900℃ 내지 1000℃의 온도에서 30분 내지 2시간 동안 이루어짐을 특징으로 하는 반도체소자의 소자분리 방법.
- 제2항에 있어서, 상기 어닐링은 10Torr 내지 100Torr의 압력하에서 이루어짐을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항 내지 제3항중 어느한 항에 있어서, 상기 NH₃가스의 농도는 상기 어닐링 분위기가스의 50∼100％로 함을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항 내지 제3항중 어느한 항에 있어서, 상기 제1산화방지막 및 상기 제2산화방지막 스페이서는 각각 질화막이며, 상기 제2산화방지막 스페이서는 100∼500Å으로 증착한 후 식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017885A KR100190363B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 소자분리 방법 |
| TW085105772A TW297944B (ko) | 1995-06-28 | 1996-05-16 | |
| JP8147483A JPH0917780A (ja) | 1995-06-28 | 1996-06-10 | 半導体装置の素子分離膜の形成方法 |
| GB9612263A GB2302758A (en) | 1995-06-28 | 1996-06-12 | Semiconductor device and method of manufacture |
| DE19625404A DE19625404B4 (de) | 1995-06-28 | 1996-06-25 | Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung |
| CN96110232A CN1075666C (zh) | 1995-06-28 | 1996-06-27 | 制造半导体器件中的场氧化层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017885A KR100190363B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003811A KR970003811A (ko) | 1997-01-29 |
| KR100190363B1 true KR100190363B1 (ko) | 1999-06-01 |
Family
ID=19418567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017885A KR100190363B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 소자분리 방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0917780A (ko) |
| KR (1) | KR100190363B1 (ko) |
| CN (1) | CN1075666C (ko) |
| DE (1) | DE19625404B4 (ko) |
| GB (1) | GB2302758A (ko) |
| TW (1) | TW297944B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160000007U (ko) | 2014-06-24 | 2016-01-04 | 안숙희 | 유압 바이스용 받침블록 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19731203A1 (de) * | 1997-07-21 | 1999-02-11 | Siemens Ag | CMOS-Schaltung und Verfahren zu ihrer Herstellung |
| KR100439107B1 (ko) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| CN104299984A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
| CN105390409B (zh) * | 2014-09-04 | 2018-06-26 | 北大方正集团有限公司 | 鸟嘴长度的测试方法及装置 |
| KR20190131343A (ko) | 2018-05-16 | 2019-11-26 | 현대중공업 주식회사 | 선박 |
| CN113838797B (zh) * | 2021-11-26 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 局部氧化物层的制备方法、半导体器件的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0075875A3 (en) * | 1981-09-28 | 1986-07-02 | General Electric Company | Method of making integrated circuits comprising dielectric isolation regions |
| JPS61174737A (ja) * | 1985-01-30 | 1986-08-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5256895A (en) * | 1987-02-24 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation |
| US4764248A (en) * | 1987-04-13 | 1988-08-16 | Cypress Semiconductor Corporation | Rapid thermal nitridized oxide locos process |
| GB2238658B (en) * | 1989-11-23 | 1993-02-17 | Stc Plc | Improvements in integrated circuits |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| KR960005553B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
| US5382533A (en) * | 1993-06-18 | 1995-01-17 | Micron Semiconductor, Inc. | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection |
| JPH0730113A (ja) * | 1993-07-09 | 1995-01-31 | Sony Corp | Ｍｏｓ型トランジスタの製造方法 |
| KR970003893B1 (ko) * | 1993-10-25 | 1997-03-22 | 삼성전자 주식회사 | 반도체 장치의 소자 분리 방법 |
-
1995
- 1995-06-28 KR KR1019950017885A patent/KR100190363B1/ko not_active IP Right Cessation
-
1996
- 1996-05-16 TW TW085105772A patent/TW297944B/zh active
- 1996-06-10 JP JP8147483A patent/JPH0917780A/ja active Pending
- 1996-06-12 GB GB9612263A patent/GB2302758A/en not_active Withdrawn
- 1996-06-25 DE DE19625404A patent/DE19625404B4/de not_active Expired - Fee Related
- 1996-06-27 CN CN96110232A patent/CN1075666C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160000007U (ko) | 2014-06-24 | 2016-01-04 | 안숙희 | 유압 바이스용 받침블록 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9612263D0 (en) | 1996-08-14 |
| KR970003811A (ko) | 1997-01-29 |
| DE19625404B4 (de) | 2005-12-29 |
| DE19625404A1 (de) | 1997-01-02 |
| GB2302758A (en) | 1997-01-29 |
| TW297944B (ko) | 1997-02-11 |
| CN1075666C (zh) | 2001-11-28 |
| JPH0917780A (ja) | 1997-01-17 |
| CN1145532A (zh) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190363B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100197651B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| US20230010077A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR0139267B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR960016008B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR0135031B1 (ko) | 반도체 소자의 격리방법 | |
| KR100281279B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR0140809B1 (ko) | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 | |
| KR940006090B1 (ko) | 반도체 소자 격리 방법 | |
| KR100261966B1 (ko) | 필드산화막 제조방법 | |
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| US20030194871A1 (en) | Method of stress and damage elimination during formation of isolation device | |
| KR100216262B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
| KR930008540B1 (ko) | 반도체장치의 소자분리방법 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR0167674B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100202177B1 (ko) | 반도체장치의 소자분리영역 형성방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR20000003508A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |