KR970013189A - 반도체 집적회로의 소자격리방법 - Google Patents

반도체 집적회로의 소자격리방법 Download PDF

Info

Publication number
KR970013189A
KR970013189A KR1019950024923A KR19950024923A KR970013189A KR 970013189 A KR970013189 A KR 970013189A KR 1019950024923 A KR1019950024923 A KR 1019950024923A KR 19950024923 A KR19950024923 A KR 19950024923A KR 970013189 A KR970013189 A KR 970013189A
Authority
KR
South Korea
Prior art keywords
nitride film
silicon nitride
substrate
film
etching
Prior art date
Application number
KR1019950024923A
Other languages
English (en)
Other versions
KR0167252B1 (ko
Inventor
이창세
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950024923A priority Critical patent/KR0167252B1/ko
Publication of KR970013189A publication Critical patent/KR970013189A/ko
Application granted granted Critical
Publication of KR0167252B1 publication Critical patent/KR0167252B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 집적회로의 소자격리(isolation) 방법에 관한 것으로, 소자격리 영역의 기판 표면이 노출되도록 반도체 기판의 액티브 영역에 패드 산화막/폴리 실리콘/제1실리콘 질화막 구조의 액티브 패턴을 형성하는 공정과; 노출된 기판을 등방성 식각하는 공정과; 제2실리콘 질화막을 증착하는 공정과; 제2실리콘 질화막을 이방성 식각처리 하는 공정 및; 열산화하여 격리막을 성장시키는 공정을 구비하여 소자 제조를 완료하므로써, 1) 실리콘 질화막의 두께를 충분히 높이지 않고도 질화막의 강도를 향상시킬 수 있어서 좁은 폭을 갖는 액티브 패턴의 장방향 버즈 비크 성장을 억제시킬 수 있으며, 2) 격리막을 리세스시키기 위하여 실리콘 기판을 리무트 플라즈마 방식의 화학적 건식 식각법으로 식각하므로써 등방성이고 스무스한 리세스 프로파일 및 저 손상(low damage) 실리콘 기판을 유지할 수 있어 격리막의 프로파일 개선 및 결정 결함의 발생 가능성을 낮출 수 있게 되어 공정 신뢰성을 향상시킬 수 있게 되고, 3) 제2실리콘 질화막을 로드-락(load lock) 챔버에서 얇은 두께로 증착하므로써, 실리콘 기판에 생기는 자연산화막의 성장을 최소화할 수 있을 뿐 아니라 산화 공정시, 상기 질화막을 완전히 산화시킬 수 있어 제2실리콘 질화막으로 인한 기판의 스트레스를 최소화하면서도 버즈 비크의 성정 억제 및 격리막의 프로파일 개선등을 실현할 수 있어 엑티브 소자의 전기적 특성(예컨대, 정션 리키지, 임계전압 특성)을 개선할 수 있게 된다.

Description

반도체 집적회로의 소자격리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5(가)도 내지(마)도는 본 발명에 따른 반도체 소자의 소자격리 방법을 도시한 공정수순도

Claims (11)

  1. 소자격리 영역의 기판 표면이 노출되도록 반도체 기판의 액티브 영역에 패드 산화막/폴리 실리콘/제1실리콘 질화막 구조의 액티브 패턴을 형성하는 공정과; 노출된 기판을 등방성 식각하는 공정과; 제2실리콘 질화막을 증착하는 공정과; 제2실리콘 질화막을 이방성 식각하는 공정 및; 열산화하여 격리막을 성정시키는 공정을 구비하여 형성되는 것을 특징으로 하는 반도체 집적회로의 소자분리 방법
  2. 제1항에 있어서, 상기 노출된 기판은 화학적 건식 식각법이나 습식 식각법으로 식각되는 것을 특징으로 하는 반도체 집적회로의 소자분리 방법
  3. 제1항 또는 제2항에 있어서, 상기 노출된 기판은 300-500A 깊이로 식각되는 것을 특징으로 하는 반도체 집적회로의 소자분리 방법
  4. 제1항에 있어서, 상기 액티브 패턴은 패드 산화막/비정질 실리콘/제1실리콘 질화막 구조로 형성되는 것을 특징으로 하는 반도체 집적회로의 소자분리 방법
  5. 제1항에 있어서, 상기 제2실리콘 질화막은 로드-락 챔버를 갖는 화학기상증착장비를 이용하여 증착되는 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  6. 제1항에 있어서, 상기 제2실리콘 질화막은 원하는 두께의 격리막 성장이 완료되는 싯점에서 100% 산화될수 있는 두께로 증착되는 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  7. 제1항 또는 제항에 있어서, 상기 제2실리콘 질화막은 100Å 이하의 두께로 형성되는 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  8. 제1항에 있어서, 격리막 형성을 위한 상기 열산화 공정은 950℃ 이상의 온도에서 실시되는 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  9. 제1항에 있어서, 상기 폴리 실리콘은 노출된 기판의 등방성 식각 공정시 노출된 측벽이 함께 등방성 식각되는 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  10. 제1항에 있어서, 상기 제2실리콘 질화막은 열산화시 모두 열산화막으로 형성되는 것을 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
  11. 제1항 또는 제10항에 있어서, 상기 반도체 집적회로의 소자격리방법은 격리막 성장 후 제1실리콘 질화막과 폴리 실리콘 및 열산화막을 제거하는 공정을 더 포함하여 형성되는 것을 것을 특징으로 하는 반도체 집적회로의 소자격리 방법
KR1019950024923A 1995-08-12 1995-08-12 반도체 집적회로의 소자격리방법 KR0167252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024923A KR0167252B1 (ko) 1995-08-12 1995-08-12 반도체 집적회로의 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024923A KR0167252B1 (ko) 1995-08-12 1995-08-12 반도체 집적회로의 소자격리방법

Publications (2)

Publication Number Publication Date
KR970013189A true KR970013189A (ko) 1997-03-29
KR0167252B1 KR0167252B1 (ko) 1999-02-01

Family

ID=19423404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024923A KR0167252B1 (ko) 1995-08-12 1995-08-12 반도체 집적회로의 소자격리방법

Country Status (1)

Country Link
KR (1) KR0167252B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459693B1 (ko) * 1998-03-09 2005-01-15 삼성전자주식회사 반도체 장치의 트렌치 소자분리방법
KR19990079343A (ko) * 1998-04-03 1999-11-05 윤종용 반도체장치의 트렌치 소자분리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법

Also Published As

Publication number Publication date
KR0167252B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JPS6340337A (ja) 集積回路分離法
US5371035A (en) Method for forming electrical isolation in an integrated circuit device
KR20000073373A (ko) 불순물 이온 편석 방지막 및 그 제조방법, 그 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법
JPH07245291A (ja) シリコン系基板のエッチング方法及びエッチング装置
KR970013189A (ko) 반도체 집적회로의 소자격리방법
KR100405015B1 (ko) 반도체 장치의 제조 방법
KR100190363B1 (ko) 반도체 소자의 소자분리 방법
JPS5812732B2 (ja) 半導体装置の製法
KR100290901B1 (ko) 반도체소자의격리막형성방법
JPH11176929A (ja) 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法
KR0179022B1 (ko) 반도체장치의 소자격리방법
KR930005237B1 (ko) 반도체장치의 소자분리막 제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100303438B1 (ko) 반도체장치의소자분리방법
KR0135031B1 (ko) 반도체 소자의 격리방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR0167257B1 (ko) 반도체 소자의 소자격리방법
KR890004567B1 (ko) 반도체 장치의 소자분리 산화막 형성방법
KR100466199B1 (ko) 반도체소자의소자분리막형성방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
KR0152954B1 (ko) 반도체 소자의 격리막 형성방법
KR100494144B1 (ko) 반도체소자의 필드산화막 형성방법
JP3958454B2 (ja) 半導体素子の隔離膜形成方法
KR950001302B1 (ko) 반도체 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee