KR100466199B1 - 반도체소자의소자분리막형성방법 - Google Patents
반도체소자의소자분리막형성방법 Download PDFInfo
- Publication number
- KR100466199B1 KR100466199B1 KR1019970081121A KR19970081121A KR100466199B1 KR 100466199 B1 KR100466199 B1 KR 100466199B1 KR 1019970081121 A KR1019970081121 A KR 1019970081121A KR 19970081121 A KR19970081121 A KR 19970081121A KR 100466199 B1 KR100466199 B1 KR 100466199B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- field oxide
- nitride film
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
종래의 ORLOCOS 공정으로 소자 분리막을 형성할 경우 필드 산화막 형성 영역을 확정하기 위한 식각 공정에 의해 반도체 기판이 손상되어 소자의 전기적 특성을 나쁘게 하고, 반도체 기판의 손상을 보상하기 위해 산화막을 얇게 성장시킨 후 산화막을 제거하여도 필드 산화막 성장시 버즈 빅이 발생하여 활성 영역을 축소시키므로 소자의 전기적 특성을 나쁘게 한다.
3. 발명의 해결 방법의 요지
본 발명에서는 소자 분리막을 형성하기 위해 식각 공정을 실시하여 필드 산화막이 형성될 영역을 확정하고, 산화막을 얇게 증착시킨 후 어닐링 공정 및 산화 공정을 실시하여 필드 산화막을 형성하므로써 상술한 문제점을 해결할 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 필드 영역의 식각시 발생되는 반도체 기판 표면의 손상을 산화막을 증착하여 보상하므로써 소자의 전기적 특성을 개선시키고 고집적 소자의 제조에 용이하도록 버즈 빅을 줄여 활성 영역을 최대한 확보할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
종래의 ORLOCOS 공정을 이용한 반도체 소자의 소자 분리막 형성 방법을 설명하면 다음과 같다.
반도체 기판 상부에 산화 방지막으로 사용되는 질화막의 응력을 완화시키기 위한 패드 산화막을 형성한 후 질화막을 증착한다. 질화막을 증착한 후 질화막 및 패드 산화막의 선택된 영역을 식각하여 반도체 기판을 노출시키므로써 소자 분리막 형성 영역을 확정한다. 전체 구조 상부에 질화막을 증착한 후 전면 식각 공정을 실시하여 확정된 소자 분리막 형성 영역의 질화막 및 패드 산화막 측벽에 스페이서를 형성한다. 스페이서를 형성하는 공정에서 전면 식각 공정을 실시할 때 반도체 기판을 과도 식각하고, 손상을 보상하기 위해 반응로에서 산화막을 얇게 성장시킨 후 성장된 산화막을 제거하거나, 반도체 기판 표면에 잔류하는 질화막을 완전히 제거하기 위하여 반도체 기판의 표면에서 조금 깊이 과도 식각한다. 이후 반응로에서 필드 산화막을 두껍게 성장시키게 되는데, 질화막이 남아 있는 부분은 필드 산화막이 성장되지 않고 질화막이 식각된 부분만 필드 산화막이 성장하므로 성장된 필드 산화막에 의해 소자 분리가 이루어진다. 질화막을 인산 용액으로 제거한 후 후속 공정을 진행한다.
이와 같은 공정으로 소자 분리 공정을 실시할 경우 식각 공정에 의해 반도체 기판이 손상되어 소자의 전기적 특성을 나쁘게 하고, 반도체 기판의 손상을 보상하기 위해 산화막을 얇게 성장시킨 후 산화막을 제거하여도 필드 산화막 성장시 필드 산화막의 끝부분에서 활성 영역으로 이어지는 부분에 버즈 빅이 발생하여 활성 영역을 축소시키므로 소자의 전기적 특성을 나쁘게 한다. 그리고 산화막을 두껍게 성장시켜 필드 산화막을 형성하므로 반도체 기판으로 실리콘 기판을 사용할 경우 실리콘 격자에 응력이 발생한다.
따라서, 본 발명은 반도체 기판의 손상 및 버즈 빅의 발생을 억제하고, 실리콘 격자의 응력 발생을 억제할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 패드 산화막을 성장시킨 후 제 1 질화막을 형성하는 단계와, 상기 제 1 질화막의 선택된 영역을 식각하여 필드 산화막이 형성될 영역을 확정한 후 전체 구조 상부에 제 2 질화막을 형성하는 단계와, 상기 제 2 질화막에 전면 식각 공정을 실시하여 필드 산화막이 형성될 영역의 측벽에 스페이서를 형성하는 동시에 상기 반도체 기판을 소정 깊이까지 과도 식각한 후 전체 구조 상부에 산화막을 증착하는 단계와, 전체 구조에 어닐링 공정을 실시한 후 상기 제 1 질화막 및 스페이서를 산화 배리어로 열산화 공정을 실시하여 필드 산화막을 성장시키는 단계와, 상기 제 1 질화막 및 스페이서를 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(1) 상부에 30∼100Å의 두께로 패드 산화막(2)을 성장시키고, 제 1 질화막(3)을 500∼2000Å의 두께로 형성한다. 소자 분리용 마스크를 이용한 식각 공정으로 제 1 질화막(3)을 식각하여 필드 산화막이 형성될 영역을 확정한다. 이때, 패드 산화막(2)은 식각 정지층으로 사용하므로 식각하지 않는다. 전체 구조 상부에 300∼1000Å의 두께로 제 2 질화막(4)을 형성한다.
도 1(b)를 참조하면, 제 2 질화막(4)에 전면 식각 공정을 실시하여 필드 산화막이 형성될 영역의 측벽에 스페이서(5)를 형성한다. 스페이서(5)를 형성하기 위한 전면 식각 공정으로 반도체 기판(1)이 과도 식각된다. 그리고, PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 방법을 이용하여 산화막(6)을 증착한다.
산화막(6)을 증착할 때 CVD 방법을 이용한 HTO 또는 TEOS막을 증착할 수 있으나 사이드 월(side wall)쪽의 스텝커버러지 특성이 좋지않은 PE-TEOS 방법을 이용하면 버즈 빅을 더욱 줄일 수 있다.
도 1(c)를 참조하면, 제 1 질화막(3) 및 스페이서(5)를 산화 배리어로 900∼1100℃에서 열산화 공정을 실시하여 1000∼3000Å 두께의 필드 산화막(7)을 성장시킨다. 이때, 같은 산화로내에서 필드 산화막(7)을 성장시키기 전 700∼1000℃의 온도와 질소 분위기에서 10분∼2시간 동안 어닐링 공정을 실시하여 필드 산화막(7) 형성시 발생되는 불순물을 제거하고, 과도 식각에 의한 반도체 기판(1)의 식각 부위를 안정화시킨다. 이러한 어닐링과 열산화 공정을 거쳐 버즈 빅이 최소화된 필드 산화막(7)이 형성된다.
도 1(d)는 인산 용액을 이용하여 제 1 질화막(3), 스페이서(5)를 제거하여 소자 분리막 형성 공정을 완료한 소자의 단면도이다.
상술한 바와 같이 본 발명에 의하면 질화막을 증착하고 전면 식각 공정으로 식각한 후 얇은 산화막을 증착하고 필드 산화막을 성장시키기 전에 어닐링 공정을 실시하므로써 필드 산화막이 형성될 영역을 확정하기 위한 식각 공정시 반도체 기판에 생긴 결함을 보상하고, 반도체 기판을 충분히 식각할 수 있으므로 식각 공정의 마진을 확보할 수 있다. 또한 일반적으로 사용되는 ORLOCOS 공정인 열산화 공정을 이용하여 패드 산화막을 성장시킨 후 성장된 패드 산화막을 제거하는 공정들을 산화막 증착의 단일 공정으로 단순화시킬 수 있다. 그리고 사이드 월에는 거의 증착되지 않고 상부쪽에만 증착되는 PE-TEOS 방법을 이용하여 얇은 산화막을 증착하므로써 버즈 빅에 의한 활성 영역의 감소를 억제하여 고집적 소자의 적용에 가능하다. 따라서, 본 발명은 기존 공정에서 발생되는 식각 손상과 필드 산화막 성장시 발생되는 실리콘 격자의 응력에 의한 GOI 특성의 열화를 방지하고, 실리콘 표면보다 아래쪽에 성장되는 필드 산화막의 두께를 증가시켜 소자 분리 특성을 향상시킨다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 패드 산화막
3 : 제 1 질화막 4 : 제 2 질화막
5 : 스페이서 6 : 산화막
7 : 필드 산화막
Claims (4)
- 반도체 기판 상부에 패드 산화막을 성장시킨 후 제 1 질화막을 형성하는 단계;상기 제 1 질화막의 선택된 영역을 식각하여 필드 산화막이 형성될 영역을 확정한 후 전체 구조 상부에 제 2 질화막을 형성하는 단계;상기 제 2 질화막에 전면 식각하여 필드 산화막이 형성될 영역의 상기 제 1질화막 측벽에 스페이서를 형성하는 동시에 상기 반도체 기판을 소정 깊이까지 과도 식각한 후 전체 구조 상부에 산화막을 증착하는 단계;어닐링 공정을 실시한 후 상기 제 1 질화막 및 스페이서를 산화 배리어로 열산화 공정을 실시하여 필드 산화막을 성장시키는 단계; 및상기 제 1 질화막 및 스페이서를 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 산화막은 CVD 방법을 이용한 HTO막, TEOS막 및 PE-TEOS 방법을 이용한 증착중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 어닐링 공정은 700 내지 1000℃의 온도와 질소 분위기에서 10분 내지 2시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 필드 산화막은 900 내지 1100℃에서 열산화 공정을 실시하여 1000 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081121A KR100466199B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081121A KR100466199B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990060875A KR19990060875A (ko) | 1999-07-26 |
| KR100466199B1 true KR100466199B1 (ko) | 2005-05-17 |
Family
ID=37302490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081121A KR100466199B1 (ko) | 1997-12-31 | 1997-12-31 | 반도체소자의소자분리막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100466199B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940006091A (ko) * | 1992-07-03 | 1994-03-23 | 에프. 제이. 스미트 | 레코드 캐리어 |
| KR970051801A (ko) * | 1995-12-29 | 1997-07-29 | ||
| KR970053422A (ko) * | 1995-12-23 | 1997-07-31 | 김주용 | 반도체 소자의 소자분리막 형성방법 |
| KR970053450A (ko) * | 1995-12-27 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-12-31 KR KR1019970081121A patent/KR100466199B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940006091A (ko) * | 1992-07-03 | 1994-03-23 | 에프. 제이. 스미트 | 레코드 캐리어 |
| KR970053422A (ko) * | 1995-12-23 | 1997-07-31 | 김주용 | 반도체 소자의 소자분리막 형성방법 |
| KR970053450A (ko) * | 1995-12-27 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR970051801A (ko) * | 1995-12-29 | 1997-07-29 | ||
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990060875A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| EP1000439B1 (en) | Method of forming side dielectrically isolated semiconductor devices | |
| KR20050052005A (ko) | 트렌치형 소자분리막을 갖는 반도체 소자 및 그 제조 방법 | |
| KR20000073373A (ko) | 불순물 이온 편석 방지막 및 그 제조방법, 그 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법 | |
| KR100261018B1 (ko) | 반도체장치의트렌치격리형성방법 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| KR0161112B1 (ko) | 반도체 소자 격리방법 | |
| KR100466199B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100792354B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| KR100353821B1 (ko) | 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법 | |
| KR100256268B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| KR100245097B1 (ko) | 필드산화막 제조방법 | |
| JPH0817814A (ja) | 素子分離用酸化阻止膜の形成方法 | |
| KR19990057360A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| KR970013189A (ko) | 반도체 집적회로의 소자격리방법 | |
| KR100233266B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100312969B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100494144B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
| KR100252768B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR19980039630A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20010066342A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |