KR100256268B1 - 반도체 소자의 분리막 형성 방법 - Google Patents

반도체 소자의 분리막 형성 방법 Download PDF

Info

Publication number
KR100256268B1
KR100256268B1 KR1019930022075A KR930022075A KR100256268B1 KR 100256268 B1 KR100256268 B1 KR 100256268B1 KR 1019930022075 A KR1019930022075 A KR 1019930022075A KR 930022075 A KR930022075 A KR 930022075A KR 100256268 B1 KR100256268 B1 KR 100256268B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
film
silicon
forming
Prior art date
Application number
KR1019930022075A
Other languages
English (en)
Other versions
KR950012682A (ko
Inventor
허상범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930022075A priority Critical patent/KR100256268B1/ko
Publication of KR950012682A publication Critical patent/KR950012682A/ko
Application granted granted Critical
Publication of KR100256268B1 publication Critical patent/KR100256268B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 제조공정 중 소자간 전기적 분리를 위한 분리막 형성방법에 관한 것으로, 특히 반도체기판(1) 상에 산화막(2)을 형성하고 상부에 제 1 실리콘나이트라이드막(3)을 형성하는 단계; 마스크 공정으로 상기 제 1 실리콘나이트라이드막(3), 산화막(2)을 식각하여 반도체기판(1)을 소정부위 노출시키는 단계; 전체구조 상부에 제 2 실리콘나이트라이드막(10)을 형성하는 단계; 상기 산화막(2)의 측면을 감싸도록 상기 제 2 실리콘나이트라이드막(10)을 소정부위 식각하여 분리막 형성영역의 상기 반도체기판(1)을 노출시키는 단계; 열공정을 진행하여 소자분리막(20)을 형성하는 단계를 포함하여 이루어져 분리막 형성시 산화막의 측면을 보호하여 측면을 통한 하부방향으로의 산화막성장을 감소시킴으로써 셀영역을 넓게 확보하면서도 효과적으로 절연분리막을 형성할 수 있다.

Description

반도체 소자의 분리막 형성 방법
제1a도 및 제1b도는 종래 기술에 따른 필드산화막 형성 공정 단면도.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 필드산화막 형성 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 실리콘 기판 2 : 산화막
3, 10 : 실리콘나이트라이드막 6 : 필드스톱영역
8, 20 : 필드산화막 10' : 실리콘나이트라이드막 스페이서
본 발명은 반도체 소자의 제조 공정 중 소자간 전기적 분리를 위한 분리막 형성 방법에 관한 것으로, 특히 산화막을 이용한 분리막 형성시 산화막의 측면을 보호하여 셀지역으로의 절연분리막의 잠식을 방지하는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.
셀과 셀을 절연시키기 위한 종래의 분리막 형성 방법을 첨부된 도면 제 1 도를 참조하여 개략적으로 설명하면 다음과 같다.
먼저, 제 1a 도는 실리콘 기판(1)을 산화시켜 200 내지 300 Å 두께의 실리콘다이옥사이드막(2)을 형성하고, 상부에 실리콘나이트라이드막(3)을 증착한 후 원하는 필드산화막 패턴 마스크 작업으로 상기 실리콘나이트라이드막(3), 실리콘다이옥사이드막(2)을 차레로 식각하여 필드산화막 형성 부위의 상기 실리콘 기판(1)을 노출시킨 상태의 도면이다.
제 1b 도는 고온 열산화공정을 진행하여 필드산화막(8)을 형성한 상태의 단면도이다. 이때, 상기 실리콘나이트라이드막(3) 상부에는 산화막이 성장하지 않음을 알 수 있다.
그러나, 상기 종래 방법은 도면으로부터 알 수 있는 바와 같이 실리콘나이트라이드막(3) 하부의 실리콘다이옥사이드막(2)을 통해 측면 침투한 실리콘다이옥사이드막의 성장은 필드산화막을 양측면으로 성장시켜 이후 캐패시터로 작용될 셀 주위를 잠식하는 문제를 초래하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명은 산화막을 이용한 소자분리막 형성시 산화막의 측면을 보호하기 위하여 셀지역으로의 절연분리막의 잠식을 방지하는 반도체 소자의 분리막 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 실리콘다이옥사이드막 및 제1 실리콘나이트라이드막을 형성하는 단계; 상기 제1 실리콘나이트라이드막 및 상기 실리콘다이옥사이드막을 선택적으로 식각하여 필드산화막 형성부위의 상기 실리콘 기판을 노출시키는 단계; 상기 노출된 실리콘 기판에 불순물을 이온주입하여 필드스톱영역을 형성하는 단계; 전체 구조 상부에 제2 실리콘나이트라이드막을 형성하는 단계; 필드산화막 형성 영역의 상기 제2 실리콘나이트라이드막을 제거하여 상기 실리콘다이옥사이드막의 측벽 및 상기 제1 실리콘나이트라이드막의 측벽과 상부를 덮으며 상기 필드스톱영역을 노출시키는 제2 실리콘나이트라이드막 패턴을 형성하는 단계; 및 열산화공정을 실시하여 필드산화막을 형성하는 단계를 포함하는 반도체 소자의 분리막 형성 방법을 제공한다.
이하, 첨부된 도면 제 2a 도 내지 제 2f 도를 참조하여 본 발명의 일예인 필드산화막 형성 공정을 예로 들어 본 발명을 상술한다.
본 발명은 필드산화막을 종래와 동일한 절연효과를 가질 수 있는 두께로 형성하면서 측면성장을 최소화하기 위해서 필드산화막 성장시 측면성장에 소요되는 완충산화막을 필드산화막으로부터 격리시켜 실리콘 기판 자체만의 산화를 도모하는 기술로 이를 위해 기존의 실리콘나이트라이드막을 이용한 산화방지 보호막 형성 구조에 다시 얇은 두께의 실리콘나이트라이드막을 증착시켜 실리콘나이트라이드막 하부의 산화막이 필드산화막 성장시 함께 산화되는 측변산화요인을 제거하는데 특징이 있다.
제 2a 도는 실리콘 기판(1)을 산화시켜 상부에 200 내지 300 Å 두께의 실리콘다이옥사이드막(2)을 형성하고, 상부에 실리콘나이트라이드막(3)을 형성한 상태의 단면도이다. 이때 상기 실리콘나이트라이드막(3)은 절연산화막의 성장시 장벽(barrier) 역할을 하게 된다.
제 2b 도는 마스크 공정을 진행하여 상기 실리콘나이트라이드막(3), 실리콘다이옥사이드막(2)을 식각하여 필드산화막 형성 부위의 상기 실리콘기판(1)을 노출시킨 상태의 단면도이다.
제 2c 도는 상기 노출된 실리콘 기판(1)에 불순물을 이온주입하여 필드스톱영역(6)을 형성한 상태의 단면도이다. 이때, 주입된 불순물은 이후 필드산화막의 절연성질을 높여주게 된다.
제 2d 도는 전체 구조 상부에 30 내지 90 Å 두께의 제2 실리콘나이트라이드막(10)을 형성한 상태의 단면도이다.
제 2e 도는 마스크 공정을 진행하여 필드산화막 형성 영역의 상기 제2 실리콘나이트라이드막(10)을 제거하여 실리콘 기판(1)의 필드스톱영역(6)을 노출시킨 상태의 단면도이다. 이때, 상기 실리콘다이옥사이드막(2) 측면의 제2 실리콘나이트라이드막(10)은 실리콘나이트라이드막 스페이서(10') 형태로 잔류되어 이후 필드산화막 형성을 위한 고온산화 공정시 측면의 실리콘다이옥사이드막(2)이 산화되는 것을 방지하게 된다. 그리고, 제2 실리콘나이트라이드막(10)이 제1 실리콘나이트라이드막(3)을 덮고 있어 필드산화막 형성을 위한 고온산화공정시 제1 실리콘나이트라이드막(3)의 들림을 효과적으로 억제할 수 있다.
제 2f 도는 고온 산화막 공정을 진행하여 상기 노출된 실리콘 기판 영역에 산화막이 성장되어 필드산화막(20)을 형성한 상태의 단면도이다. 도면에서 알 수 있는 바와 같이 상기 단계에서 형성된 제2 실리콘나이트라이드막이 실리콘다이옥사이드막의 측면산화를 방지함으로써 종래 방볍에 비해 셀영역으로의 잠식이 크게 감소된다.
상기와 같이 이루어지는 본 발명은 분리막 형성시 산화막의 측면을 보호하여 측면을 통한 하부방향으로의 산화막 성장을 감소시킴으로써 셀 영역을 넓게 확보하면서도 효과적으로 절연분리막을 형성할 수 있다. 또한, 필드산화막 형성 공정시 막들림을 효과적으로 방지할 수 있다.

Claims (3)

  1. 반도체 소자의 분리막 형성 방법에 있어서, 실리콘 기판 상에 실리콘다이옥사이드막 및 제1 실리콘나이트라이드막을 형성하는 단계; 상기 제1 실리콘나이트라이드막 및 상기 실리콘다이옥사이드막을 선택적으로 식각하여 필드산화막 형성 부위의 상기 실리콘 기판을 노출시키는 단계; 상기 노출된 실리콘 기판에 불순물을 이온주입하여 필드스톱영역을 형성하는 단계; 전체 구조 상부에 제2 실리콘나이트라이드막을 형성하는 단계; 필드산화막 형성 영역의 상기 제2 실리콘나이트라이드막을 제거하여 상기 실리콘다이옥사이드막의 측벽 및 상기 제1 실리콘나이트라이드막의 측벽과 상부를 덮으며 상기 필드스톱영역을 노출시키는 제2 실리콘나이트라이드막 패턴을 형성하는 단계; 및 열산화공정을 실시하여 필드산화막을 형성하는 단계를 포함하는 반도체 소자의 분리막 형성 방법.
  2. 제1항에 있어서, 상기 실리콘다이옥사이드막은 200 Å 내지 300 Å 두께로 형성하고, 상기 제1 실리콘나이트라이드막은 1000 Å 내지 1500 Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 분리막 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 실리콘나이트라이드막을 30 Å 내지 90 Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 분리막 형성 방법.
KR1019930022075A 1993-10-22 1993-10-22 반도체 소자의 분리막 형성 방법 KR100256268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930022075A KR100256268B1 (ko) 1993-10-22 1993-10-22 반도체 소자의 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022075A KR100256268B1 (ko) 1993-10-22 1993-10-22 반도체 소자의 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR950012682A KR950012682A (ko) 1995-05-16
KR100256268B1 true KR100256268B1 (ko) 2000-05-15

Family

ID=19366401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022075A KR100256268B1 (ko) 1993-10-22 1993-10-22 반도체 소자의 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100256268B1 (ko)

Also Published As

Publication number Publication date
KR950012682A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
EP0526212B1 (en) Method of forming isolated regions of oxide
KR930010987B1 (ko) 반도체 장치의 소자분리방법
KR930011500B1 (ko) 반도체장치의 소자분리방법
KR100197651B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100256268B1 (ko) 반도체 소자의 분리막 형성 방법
US4729816A (en) Isolation formation process with active area protection
US5763316A (en) Substrate isolation process to minimize junction leakage
KR100297169B1 (ko) 반도체소자의소자분리방법
KR930006131B1 (ko) 반도체장치의 소자격리방법
KR100466199B1 (ko) 반도체소자의소자분리막형성방법
KR0124482B1 (ko) 반도체소자의 소자분리 산화막 제조방법
KR100290901B1 (ko) 반도체소자의격리막형성방법
KR0167675B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2707901B2 (ja) 半導体装置の製造方法
KR100256228B1 (ko) 반도체 소자의 분리막 형성방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR0183719B1 (ko) 리프레시 특성을 향상시킨 반도체 장치의 소자 분리 방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100245097B1 (ko) 필드산화막 제조방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR940006082B1 (ko) 반도체 소자의 분리(isolation) 방법
KR100261966B1 (ko) 필드산화막 제조방법
KR100419876B1 (ko) 반도체소자의소자분리막형성방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR950001302B1 (ko) 반도체 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee