KR100245097B1 - 필드산화막 제조방법 - Google Patents

필드산화막 제조방법 Download PDF

Info

Publication number
KR100245097B1
KR100245097B1 KR1019930011363A KR930011363A KR100245097B1 KR 100245097 B1 KR100245097 B1 KR 100245097B1 KR 1019930011363 A KR1019930011363 A KR 1019930011363A KR 930011363 A KR930011363 A KR 930011363A KR 100245097 B1 KR100245097 B1 KR 100245097B1
Authority
KR
South Korea
Prior art keywords
silicon
oxide film
film
layer
field oxide
Prior art date
Application number
KR1019930011363A
Other languages
English (en)
Other versions
KR950001986A (ko
Inventor
양홍선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930011363A priority Critical patent/KR100245097B1/ko
Publication of KR950001986A publication Critical patent/KR950001986A/ko
Application granted granted Critical
Publication of KR100245097B1 publication Critical patent/KR100245097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 관한 것으로, 절연막 스페이서를 필드지역의 홈 측벽에 형성하는 식각공정에서 홈 저부에 있는 실리콘층이 손상되지 않도록 하고, 절연막 스페이서를 식각할 때 질화막과 실리콘층의 계면이 노출되어 에찬트가 침입되는 것을 방지하고 결함발생을 억제시킬 수 있는 필드산화막 제조방법에 관한 것이다.

Description

필드산화막 제조방법
제1a도 내지 제1c도는 종래기술에 의해 필드산화막을 제조하는 단계를 도시한 단면도.
제2a도 내지 제2f도는 본 발명의 실시에에 의해 필드산화막 제조단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 실리콘 기판 2, 12 : 실리콘 산화막
3 : 실리콘층 4, 14 : 실리콘질화막
5 : 제1절연막 6 : 제2절연막
8, 20 : 필드산화막 13 : 제1실리콘층
15 : 제2실리콘층 16 : 절연막
6A, 16A : 절연막 스페이서 17 : 채널스토퍼
본 발명은 고집적 반도체 소자의 필드산화막 제조방법에 관한 것으로, 특히 절연막 스페이서를 필드지역의 홈 측벽에 형성하는 공정에서 홈 저부에 있는 실리콘층이 손상되지 않도록 하고, 절연막 스페이서를 제거할 때 질화막과 실리콘층의 계면이 노출되어 에찬트가 침입되는 것을 방지하고, 결함발생을 억제시킬 수 있는 필드산화막 제조방법에 관한 것이다.
종래기술에 의해 필드산화막을 제조하는 것을 제1a도 내지 제1c도를 참조하여 설명하기로 한다.
제1a도는 실리콘기판(1) 상부에 실리콘산화막(2), 다결정 또는 비정질로 된 실리콘층(3), 실리콘질화막(4) 및 제1절연막(5) 예를 들어 TEOS(Tetra Ethyl Ortho Silicate)막 또는 CVD산화막(Chemical Vapour Deposition)을 적층한 상태의 단면도이다.
제1b도는 제1a도 공정후 소자분리 마스크공정 및 식각공정으로 상기 제1절연막(5) 및 실리콘질화막(4)을 식각하여 홈을 형성하고, 그 상부에 제2절연막(6)예를 들어 TEOS막 또는 CVD산화막을 1000~3000Å정도 증착한 다음, 상기 제2절연막(6)을 건식식각하여 홈 측벽에 제2절연막(6)을 남긴 절연막 스페이서(6A)를 형성하고, 불순물을 필드지역의 실리콘기판(1)으로 임플란트시켜 채널스토퍼(Stopper)를 형성한 단면도이다.
제1b도는 제1a도 공정후, 상기 절연막 스페이서(6a)와 노출된 제1절연막(5)을 HF가 포함된 에찬트에서 습식식각하여 완전히 제거한 후, 열산화막 공정으로 노출된 실리콘층(3)과 그 하부에 있는 실리콘기판(1)의 일정두께를 산화시켜 필드산화막(8)을 형성한 단면도이다.
여기서 주지할 점은 제1b도 공정후 형성된 절연막 스페이서를 제거해야 하는데 그 이유는 열산화막 공저으로 필드산화막을 형성하면 절연막 스페이서로 인해 필드산화막의 손상이 나빠지고, EEPROM등에서는 필드산화막 하부에 내부연결(Interconnection)을 위해 매립된 도전층을 형성할 경우가 있는데 이때 매립된 도전층을 최대한 확보하기 위해서는 절연막 스페이서를 제거하고 임플란트 공정을 적용해야 하기 때문이다.
상기한 종래기술은 다음과 같은 문제점이 있다.
첫째는 절연막 스페이서를 식각하기 위해서는 HF계를 포함하는 에찬트를 이용하여야 하는데 이때 실리콘층과 실리콘질화막의 계면이 에찬트에 노출되어 결함을 형성한다.
둘째는 절연막 스페이서를 식각할 때 실리콘층의 과도한 식각이 일어나 소자격리 기능이 약화된다. 필드산화막이 형성될 부분에 남아있는 실리콘층의 두께는 소자격리기능에 큰 영향을 미치기 때문에 가능한 실리콘층의 두께손실이 발생하지 않는 것이 좋다.
따라서, 본 발명은 절연막 스페이서를 형성하는 식각공정에서 실리콘층의 과도식각을 방지하고, 절연막 스페이서를 제거할 때 사용되는 에찬트가 실리콘질화막과 실리콘층의 계면으로 침투하는 것을 방지하기 위하여 산화막/실리콘층/실리콘질화막으로 적층된 필드지역에 마스크/식각공정으로 실리콘질화막과 실리콘층을 식각하여 홈을 형성한 다음, 얇은 실리콘층을 다시 증착하여 실리콘질화막과 실리콘층의 계면을 보호하도록 하는 필드산화막 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2f도는 본 발명의 제1실시예에 의해 필드산화막을 형성하는 공정을 도시한 단면도이다.
제2a도는 실리콘기판(11) 상부에 공지의 기술로 실리콘산화막(2), 다결정 또는 비정질로된 제1실리콘층(13), 질화막(14)을 순차적으로 적층한 단면도이다.
제2b도는 제2a도 공정후 소자격리 마스크공정 및 시각공정으로 필드지역의 실리콘질화막(14) 및 제1실리콘층(13)을 식각하여 홈을 형성하고, 다결정 또는 비정질로된 제2실리콘층(15)을 300~500Å두께로 증착하고, 그 상부에 절염막(16), 예를 들어 TEOS막, CVD산화막, 또는 실리콘질화막을 1000~3000Å두께로 증착한 단면도로서, 상기한 홈을 형성할때 노출되는 제1실리콘층(13)은 약 150Å정도 식각된다.
제2c도는 제2b도 공정후, 건식식각 예를 들어 반응성 이온식각(Reactive Ion Etch)으로 절연막(16)을 식각하여 홈 측벽에 절연막 스페이서(16A)를 형성한 다음, B+, BF2이온을 실리콘기판(11)으로 임플란트시켜서 N채널 스토퍼(Stopper)(17)를 형성한 단면도로서, 절연막 스페이서(16A)에 의해 N채널 스토퍼(17)의 측면확산양을 억제할 수 있다.
제2d도는 제2c도 공정후, HF계를 포함하는 에찬트를 이용한 식각공정에서 상기 절연막 스페이서(16A)를 제거한 단면도로서, 실리콘질화막(14)과 제1실리콘층(13)의 계면이 상기 식각공정시 제2실리콘층(15)에 의해 보호됨으로 결함이 형성될 가능성이 줄어들게 된다.
제2e도는 제2d도 공정후, 열산화 공정으로 제2실리콘층(15)과 필드영역의 제1실리콘층(13) 및 실리콘기판(1)을 산화시켜 필드산화막(20)을 형성하고 제2실리콘층(15)이 산화되어 형성되는 산화막은 산화막 에찬트에서 제거한 단면도이다.
제2f도는 제2e도 공정후, 실리콘질화막(14)과 제1실리콘층(13)을 각각 인산용액과 플라즈마 식각으로 제거하여 필드산화막(20)과 실리콘산화막(12)을 남겨놓은 상태의 단면도이다.
상기한 본 발명의 제1실시예는 개량된 LOCOS공정에 적용한 것이나, 본 발명의 제2실시예는 종래의 LOCOS공정에 본 발명의 기술을 적용한 것이다.
본 발명의 제2실시예를 본 발명의 제1실시예를 설명하는 도면을 참조하여 기술하면 다음과 같다. 제2a도에서 실리콘기판(11) 상부에 실리콘산화막(12)을 형성하고, 그 상부에 제1실리콘층(13)은 형성하지 않고 실리콘산화막(12)상부에 직접 실리콘질화막(14)을 형성한 상태에서 제2b도, 제2c도, 제2d도, 제2e도, 및 제2f도 공정을 실시하는 것이다.
상기한 본 발명에 의하면 절연막 스페이서 형성시 제1실리콘층의 손상을 방지함으로써 소자분리 기능은 안정하게 유지할 수 있다. 또한, 절연막 스페이서 형성시 제1실리콘과 실리콘질화막의 경계면에 산화막 에찬트가 침투하는 것을 방지하여 결함이 발생되는 것을 방지한다.
게다가, 절연막 스페이서 형성시 실리콘질화막을 종래기술의 CVD산화막 보다 식각선택비가 좋은 제2실리콘층으로 보호하게 되어 보다 낮은 두께로 실리콘질화막을 형성함으로써 소자분리 마스크공정 및 식각공정에서 수직한 형상을 용이하게 얻을 수 있다.

Claims (4)

  1. 반도체 소자의 필드산화막 제조방법에 있어서, 실리콘기판 상부에 실리콘산화막, 제1실리콘층, 실리콘질화막을 순차적으로 적층하는 단계와, 소자분리 마스크공정 및 식각공정으로 필드지역의 실리콘질화막을 식각하여 홈을 형성하고, 홈과 실리콘질화막 상부에 제2실리콘과 절연막을 적층하는 단계와, 상기 절연막을 건식식각하여 홈 측벽에 절연막 스페이서를 형성하고, 불순물을 필드지역의 실리콘기판으로 임플란트시켜 채널스토퍼를 형성하는 단계와, 상기 절연막 스페이서를 절연막 에찬트에서 식각한 다음, 열산화공정으로 노출된 제2실리콘층과 필드지역의 제1실리콘층과 실리콘기판을 산화시켜 필드산화막을 형성하는 단계와, 필드산화막 측면에 있는 실리콘질화막과 제1실리콘층을 식각하는 단계를 포함하는 필드산화막 제조방법.
  2. 제1항에 있어서, 상기 제2실리콘층은 300Å정도의 두께의 다결정실리콘 또는 비정질실리콘으로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
  3. 제1항에 있어서, 상기 제2실리콘층 상부에 형성하는 절연층은 TEOS막, CVD산화막 또는 질화막으로 형성하는 것을 특징으로 하는 필드산화막 제조방법.
  4. 제1항에 있어서, 상기 실리콘기판 상부에 실리콘산화막과 실리콘질화막만 적층한 상태에서 후공정단계를 실시하여 필드산화막을 형성하는 것을 특징으로 하는 필드산화막 제조방법.
KR1019930011363A 1993-06-22 1993-06-22 필드산화막 제조방법 KR100245097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011363A KR100245097B1 (ko) 1993-06-22 1993-06-22 필드산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011363A KR100245097B1 (ko) 1993-06-22 1993-06-22 필드산화막 제조방법

Publications (2)

Publication Number Publication Date
KR950001986A KR950001986A (ko) 1995-01-04
KR100245097B1 true KR100245097B1 (ko) 2000-03-02

Family

ID=19357777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011363A KR100245097B1 (ko) 1993-06-22 1993-06-22 필드산화막 제조방법

Country Status (1)

Country Link
KR (1) KR100245097B1 (ko)

Also Published As

Publication number Publication date
KR950001986A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
US5387540A (en) Method of forming trench isolation structure in an integrated circuit
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
KR930010986B1 (ko) 반도체장치의 제조방법
KR100195208B1 (ko) 반도체 장치의 소자분리막 형성 방법
US4755477A (en) Overhang isolation technology
JPS6340337A (ja) 集積回路分離法
KR100318640B1 (ko) 반도체장치의제조방법
KR0161112B1 (ko) 반도체 소자 격리방법
KR100245097B1 (ko) 필드산화막 제조방법
KR100245307B1 (ko) 반도체 장치의 소자 분리방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR100246099B1 (ko) 반도체 소자 분리 방법
KR100291507B1 (ko) 반도체장치의 트렌치형 필드절연막 형성방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR100242522B1 (ko) 반도체장치의 소자격리방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
US20030194871A1 (en) Method of stress and damage elimination during formation of isolation device
KR100419877B1 (ko) 반도체 장치의 소자 분리 방법
KR100466199B1 (ko) 반도체소자의소자분리막형성방법
KR20000003489A (ko) 반도체 소자의 소자분리막 형성방법
US20030017678A1 (en) Method of reducing stress and encroachment effect of isolation device on active regions
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee