KR100318640B1 - 반도체장치의제조방법 - Google Patents

반도체장치의제조방법 Download PDF

Info

Publication number
KR100318640B1
KR100318640B1 KR1019980019931A KR19980019931A KR100318640B1 KR 100318640 B1 KR100318640 B1 KR 100318640B1 KR 1019980019931 A KR1019980019931 A KR 1019980019931A KR 19980019931 A KR19980019931 A KR 19980019931A KR 100318640 B1 KR100318640 B1 KR 100318640B1
Authority
KR
South Korea
Prior art keywords
region
photoresist
groove
silicon oxide
mask
Prior art date
Application number
KR1019980019931A
Other languages
English (en)
Inventor
히또시 아비꼬
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100318640B1 publication Critical patent/KR100318640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

본 발명의 과제는 소자분리를 위한 홈을 포토레지스트 공정을 증가시키지 않고 형성할 수 있는 반도체장치의 제조방법을 제공하는 것이다. 또 소자제조의 안정성을 저해하지 않고, 소자치수가 작은 경우에도 안정되게 형성할 수 있는 반도체장치의 제조방법을 제공하는 것이다.
웰에 근접하여 형성하는 소자분리를 위한 홈를 형성하는 경우에 웰영역에 사용하는 포토레지스트 마스크 및 이 포토레지스트 마스크를 사용하여 에칭에 의해 패턴형성한 반도체기판상의 산화실리콘층이나 다결정 실리콘층 등의 절연층, 또는 패턴형성한 2 개의 반도체기판상에 절연층을 마스크로서 홈를 형성한다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 깊이가 다른 홈을 구비한 MOSFET 집적회로장치 등의 반도체장치의 제조방법에 관한 것이다.
최근, 반도체 집적회로의 고집적화가 진행됨에 따라 소자의 미세화가 한층 더 요구되고 있다. 소자가 미세화됨에 따라 소자분리영역에 대해서도 축소화가 소망되며 중요한 과제가 되고 있다. 종래, 일반적인 반도체 집적회로에 있어서, 소자간의 전기적인 분리에는 LOCOS (Local Oxidation of Silicon) 법에 의한 반도체기판의 실리콘을 선택 산화하는 방법이 널리 사용되고 있다. 그러나, LOCOS 법을 이용하여 소자간 분리를 실시한 경우, 반도체 집적회로 제조시에 분리영역부근에 버즈 비크 (bird's beak) 가 형성되거나, 웰분리영역에 있어서 래치 업 현상이 발생하는 것을 방지하기 위하여 웰의 주위부분에 7∼8 ㎛ 정도의 폭으로 형성할 필요가 있다. 이와 같이 반도체 집접회로의 고집적화를 저해하는 원인이 되는 구조적요소가 나타나고 있었다.
그래서, 반도체장치의 제조공정에 있어서, 트렌치라고 칭하는 홈과 그 내부를 매립하는 절연물에 의해 각 소자간을 전기적으로 분리하는 기술이 제안되었다. 이 경우, 웰의 분리를 하기 위한 영역 (분리폭) 을 작게 하기 위하여 비교적 폭이 좁고 깊은 홈과, 비교적 폭이 넓고 얕은 홈을 병용한다.
종래, 홈을 이용한 각 소자의 전기적인 분리기술로서 일본 공개특허공보 소60-226136 호 공보 및 일본 공개특허공보 평 1-232739 호 공보 등에 기재된 반도체장치의 제조방법이 제안되어 있다. 이 경우, 깊이가 다른 홈를 형성하여 각 소자를 분리한다. 이들 기술에서는 다른 깊이의 홈에 대하여 각각 포토레지스트 공정을 할 필요가 있었다.
일본 공개특허공보 소 60-226136 호 공보에 기재된 기술을 예로 들어 설명한다. 먼저, 얕은 홈를 형성하기 위한 패턴을 형성한 후, 깊은 홈를 형성하는 영역을 포함하도록 포토레지스트를 형성하고, 마스크를 에칭 제거하여 깊은 홈를 형성한다. 그 후, 얕은 홈를 위한 마스크를 에칭 제거하여 얕은 홈를 형성한다.
그러나, 상기 반도체장치의 제조방법에는 이하와 같은 문제점이 존재한다. 일본 공개특허공보 소 60-22136 호 공보로 대표되는 종래의 기술은 얕은 홈를 형성하기 위한 포토레지스트 공정과, 깊은 홈를 형성하기 위한 포토레지스트 공정의 두 번의 포토레지스트 공정이 필요하다. 이들 기술에서는 포토레지스트 공정이 증가함은 물론 그에 따라 마스크의 제거공정 등도 증가하기 때문에 제조공정 증가에 따른 코스트 상승을 야기한다.
한편, 소자분리를 위한 홈 형성공정을 간략화할 수 있는 반도체장치의 제조방법이 일본 공개특허공보 소 60-226135 호 공보에 제안되어 있다. 이 기술은 웰 분리에 사용하는 깊은 홈를 형성하기 위한 패턴을 웰 패턴에서 자동적, 또한 자기정합적으로 발생시키는 제조방법이다. 이 기술에 의하면 웰 주입 마스크 패턴단 (端) 에 리프트 오프를 사용하여 자기정합적으로 틈새를 만들고, 이를 에칭하여 홈를 형성함으로써 포토레지스트 공정수를 증가시키지 않고 웰 분리에 사용하는 깊은 홈를 형성할 수 있다.
그러나, 이 일본 공개특허공보 소 60-226135 호 공보에 기재된 기술에 의거하여도 소자를 미세화할 수 없을 뿐 아니라 반도체 집적회로장치의 제조안정성을 저해하는 문제가 있다. 이 기술에서는 웰을 분리하기 위하여 웰을 관통하는 정도의 깊이의 홈를 형성하는데 사용하는 마스크를, 형성한 절연막의 측벽부가 플라스마 CVD 에 의해 우선적으로 에칭되는 현상을 이용하여 제 1 웰상에 형성한 제 1 마스크상의 플라스마 CVD 절연막을 리프트 오프함으로써 형성시키고 있다. 그런데, 반도체 집적회로장치의 고집적화가 진행되어 소자치수가 감소하여 제 1 마스크의 간격이 작아지면 이 간극에 플라스마 CVD 절연막이 들어갈 수 없게 되므로 제 2 웰 상에 홈 에칭을 위한 마스크를 형성할 수 없다. 또한, 다른 문제점으로서 플라스마 CVD 절연막을 리프트 오프할 때, 벗겨진 플라스마 CVD 절연막이 반도체기판상에 재부착되어 소자제조의 안정성을 저해하는 경우가 있다.
본 발명이 해결하고자 하는 과제는 소자분리를 위한 홈를 포토레지스트 공정을 증가시키지 않고 형성할 수 있는 반도체장치의 제조방법을 제공하는 데 있다. 아울러, 소자제조의 안정성을 저해하지 않고, 소자치수가 작은 경우에도 안정되게 형성할 수 있는 반도체장치의 제조방법을 제공한다.
도 1 은 본 발명의 반도체장치의 제조방법의 실시예 1 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 2 는 본 발명의 반도체장치의 제조방법의 실시예 1 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 3 은 본 발명의 반도체장치의 제조방법의 실시예 1 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 4 는 본 발명의 반도체장치의 제조방법의 실시예 2 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 5 는 본 발명의 반도체장치의 제조방법의 실시예 2 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 6 은 본 발명의 반도체장치의 제조방법의 실시예 3 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 7 은 본 발명의 반도체장치의 제조방법의 실시예 3 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 8 은 본 발명의 반도체장치의 제조방법의 실시예 3 을 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 9 는 본 발명의 반도체장치의 제조방법의 실시예 4 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 10 은 본 발명의 반도체장치의 제조방법의 실시예 4 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 11 은 본 발명의 반도체장치의 제조방법의 실시예 4 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 12 는 본 발명의 반도체장치의 제조방법의 실시예 5 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
도 13 은 본 발명의 반도체장치의 제조방법의 실시예 5 를 설명하기 위한 반도체장치의 단면구조를 나타내는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
101 : 기판 102 : 홈
103 : 산화규소 104 : 산화규소
105 : 포토레지스트 106 : N 웰
107 : 포토레지스트 108 : P 웰
109 : 홈 111 : 산화규소
112 : 얕은 홈 113 : 다결정 규소
114 : 산화규소 115 : 산화규소
116 : 산화규소 117 : 산화규소
118 : 질화규소 119 : 산화규소
상기 과제를 해결하기 위하여 본 발명의 반도체장치의 제조방법은 제 1 포토레지스트를 사용하여 웰을 형성함과 동시에 반도체기판상에 절연막을 형성하고, 제2 포토레지스트와 상기 절연막을 마스크로서 반도체기판에 홈을 형성하는 것을 특징으로 한다.
또 본 발명의 반도체장치의 제조방법은 웰 형성을 위한 포토레지스트를 사용하여 패턴형성된 반도체기판상의 2 개의 절연막을 마스크로서 반도체기판에 홈을 형성하는 것을 특징으로 한다.
그리고, 본 발명의 반도체장치의 제조방법은 절연막이 제 1 및 제 2 영역의 절연막과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 절연막을 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역에 형성한 제 2 포토레지스트와 상기 제 1 영역에 존재하는 상기 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 포토레지스트가 제 1 및 제 2 포토레지스트로 이루어지고, 그리고 절연막이 제 1 및 제 2 영역의 절연막과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 반도체기판상의 제 2 및 제 3 영역의 절연막을 제 1 영역의 절연막보다 얇게 하고, 제 1 포토레지스트를 제거한 후에 제 2 영역의 절연막상에 제 2 포토레지스트를 형성하고, 제 2 포토레지스트 및 제 3 영역의 절연막을 제거한 후에 제 1 및 제 2 영역의 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 포토레지스트가 제 1 및 제 2 포토레지스트로 이루어지고, 그리고 절연막이 제 1 및 제 2 영역의 절연막과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 반도체기판상의 제 2 영역의 절연막상에 제 2 영역의 제 2 절연막을 더 형성하고, 제 1 영역의 제 1 포토레지스트를 선택적으로 제거하여 제 3 영역에만 제 1 포토레지스트를 잔존시킨 후에 상기 제 2 영역의 제 2 절연막상에 제 2 포토레지스트를 형성하고, 상기 제 3 영역에만 잔존시킨 제 1 포토레지스트 및 제 2 포토레지스트를 마스크로서 제 1 영역에 제 3 절연막을 형성하고, 제 1 및 제 2 포토레지스트를 제거한 후에 제 2 및 제 3 영역의 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면 (一主面) 에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 의 포토레지스트를 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 제 2 및 제 3 영역의 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역에 노출한 상기 단결정 규소기판상에 제 2 포토레지스트를 형성하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을형성하고, 상기 제 1 얇은 산화규소와 상기 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성하고, 상기 제 1 얇은 산화규소 및 상기 제 2 포토레지스트를 제거한 후, 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 포토레지스트를 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 제 2 및 제 3 영역에 노출한 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 및 제 3 영역에 노출한 상기 단결정 규소기판의 표면에 열산화에 의해 제 2 얇은 산화규소를 형성하고, 제 2 및 제 3 영역의 상기 제 2 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 상기 제 1 및 제 3 영역의 상기 제 2 얇은 산화규소를 제거하고, 상기 제 2 포토레지스트를 제거하고, 제 1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 영역에 잔존하는 상기 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 얇은 산화규소상에 다결정 규소를 퇴적시키고, 제 1 포토레지스트를 제 1 영역의 상기 다결정 규소상에 형성하고, 제 2 및 제 3 영역의 상기 다결정규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역의 제 2 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 제 3 영역의 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 제 1 영역의 상기 다결정규소를 선택적으로 제거함과 동시에 상기 단결정 규소기판을 에칭하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 제 1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 영역에 잔존하는 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성하고, 상기 제 2 포토레지스트를 제거한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고,상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 포토레지스트로 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 영역의 상기 제 1 얇은 산화규소상에 선택적으로 제 3 산화규소를 형성하고, 제 1 영역의 상기 제 1 포토레지스트를 제거하고, 제 2 영역의 상기 제 1 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 제 3 영역에 잔존하는 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 마스크로서 제 1 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 마스크로서 제 1 영역에 선택적으로 제 4 산화규소를 형성하고, 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 제거하고, 제 3 영역의 상기 단결정 규소기판이 노출할 때까지 에칭하고, 상기 제 3 및 제 4 산화규소를 마스크로서 제 3 영역의 상기 단결정 규소기판을 선택적으로 에칭하여 상기 제 1 홈보다 깊은 제 2 홈을 제 3 영역에 형성한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 제 2 홈을 상기 제 2 절연물로 매립하는 공정이 적어도 상기 제 2 홈의 내벽면에 새로 산화규소를 형성한 후에 상기 단결정 규소기판상에 제 1 질화규소를 퇴적하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법은 제 2 홈을 매립하는 형태로 퇴적한 절연물을 화학적 기계적 연마법으로 적어도 표면이 평탄해질 때까지 연마하는 것을 특징으로 한다.
본 발명의 반도체장치의 제조방법에서는 웰 분리영역 혹은 소자간분리영역에 홈구조를 사용한다. 이 경우, 일본 공개특허공보 소 60-226135 호에 기재된 종래기술과 같이 리프트 오프에 의하지 않고, 웰 패턴에 자기정합적으로 홈를 형성한다. 통상의 종래의 반도체장치의 제조방법에 있어서, 반도체장치에 깊은 홈 및 얕은 홈를 형성하는 경우에는 각 홈 형성을 위한 위치정렬을 하면서 복수개의 포토레지스트 공정을 할 필요가 있었다. 그러나, 본 발명에 의하면 웰에 근접한 소자 분리를 위한 홈을 형성할 경우에 웰형성에 사용하는 포토레지스트, 및 이 포토레지스트를 사용하여 에칭에 의해 패턴형성한 반도체기판상의 산화규소층이나 다결정 규소층 등의 절연막을 마스크로서 홈를 형성한다. 그러므로, 포토레지스트 공정에서 새로 포토레지스트를 형성하거나, 홈 형성을 위한 포토레지스트를 형성하는 위치의 결정을 할 필요가 없다. 또 포토레지스트 공정을 증가시키지 않으므로 제조 코스트를 억제할 수 있다.
본 발명의 반도체장치의 제조방법에 의하면 소자치수가 작고 마스크의 간격이 작은 경우에도 확실하게 홈 형성을 할 수 있다. 또 리프트 오프에 의하지 않으므로 벗겨진 플라스마 CVD 절연막이 반도체기판상에 재부착하는 문제가 발생하지 않는다.
실시예
(실시예 1)
이하 실시예에 따라 본 발명을 상세하게 설명한다. 도 1 내지 도 3 에는본 발명의 반도체장치의 제조방법의 일실시예를 설명하기 위한 반도체장치의 단면구조도를 나타낸다. 먼저, 도 1 (a) 에 나타내는 바와 같이 제 1 도전형 단결정규소로 이루어지는 기판 (101) 에 깊이 300 ㎚ 의 홈 (102) 를 형성한다. 그리고, 이하의 도면에 있어서는 홈형성에 의한 소자분리영역 부근만을 나타내며 기판 (101) 의 양단은 생략한다.
이어서, 도 1 (b) 에 나타내는 바와 같이 홈 (102) 에 산화규소 (103) 를 매립하고, 그 상부 및 기판 (101) 표면에 두께 10 ㎚ 의 산화규소 (104) 를 형성한다. 산화규소 (103) 를 홈 (102) 에 매립하는 방법은 예컨대 CVD 법에 의한 퇴적을 한 후에 화학적 기계연마 (CMP) 를 사용하는 방법이 있다.
이어서, 도 1 (c) 에 나타내는 바와 같이 포토레지스트 (105) 에 의해 나중의 공정에 있어서 P 웰을 형성하는 영역을 덮는다. 이어서, 인 등의 도너를 1000 keV 로 5 × 1015㎝-2, 500 keV 로 5 × 1015㎝-2, 100 keV 로 5 × 1015㎝-2정도 이온주입하고, N 웰 (106) 을 형성한다. 이 N 웰 영역이 후에 pMOSFET 를 형성하는 영역이 된다.
이어서, 도 2 (a) 에 나타내는 바와 같이 노출된 N 웰 (106) 영역의 산화규소 (104) 를 포토레지스트 (105) 를 마스크로서 불소로 선택적으로 에칭한다.
이어서, 도 2 (b) 에 나타내는 바와 같이 도 2 (a) 에 나타낸 포토레지스트 (105) 를 제거한 후, 다른 포토레지스트 (107) 로 N 웰 (106) 의 일부를 덮는다. 이 때, 포토레지스트 (107) 단(端)이 N 웰 (106) 의 단부 (A) 로부터 소정의 거리(예컨대 0.5 ㎛ 정도) 만큼 떨어지도록 포토레지스트 (107) 를 형성한다. 이 거리는 나중의 공정에서 형성하는 홈의 폭이 된다.
이어서, 도 2 (c) 에 나타내는 바와 같이 P 웰 (108) 을 형성한다. 구체적으로는 보론 등의 억셉터를 500 keV 로 5 × 1015㎝-2, 250 keV 로 5 × 1015㎝-2정도 이온주입한다.
이어서, 도 3 (a) 에 나타내는 바와 같이 포토레지스트 (107) 와 산화규소 (104) 를 마스크로서 기판 (101) 을 에칭하고, 최초에 형성한 홈 (102) 보다 깊은, 예컨대 깊이 500 ㎚ 정도의 홈 (109) 를 형성한다. 그 후 포토레지스트 (107) 를 제거한다.
마지막으로 도 3 (b) 에 나타내는 바와 같이 산화규소 (110) 등의 절연물을 깊은 홈 (109) 에 매립하고, 얕은 홈 (102) 와 깊은 홈 (109) 를 구비한 반도체장치를 형성한다.
(실시예 2)
실시예 1 에서는 도 2 (b) 에 나타내는 공정으로 기판 (101) 표면의 노출영역에 직접 포토레지스트 (107) 를 형성하는 예를 나타내었다. 이와 같이 기판표면을 노출하는 공정을 갖는 방법으로는 불순물에 의해 기판 (101) 이 오염될 우려가 있다. 그래서 본 실시예에서는 기판표면을 노출시키기 않고, 홈를 형성하는 방법에 대하여 설명한다. 도 4 및 도 5 에는 본 발명의 반도체장치의 제조방법의 다른 실시예를 설명하기 위한 반도체장치의 단면구조도를 나타낸다.
먼저, 도 4 (a) 에 나타내는 바와 같이 실시예 1 의 도 2 (a) 까지의 공정과 동일하게 N 웰 (106) 을 형성하고, N 웰 (106) 영역의 산화규소 (104) 를 제거한다.
이어서, 도 4 (b) 에 나타내는 바와 같이 포토레지스트 (105) 를 제거한 후, 열산화에 의해 표면전체에 두께 10 ㎚ 의 산화규소 (111) 를 형성한다. 이 때, 나중의 공정에서 P 웰을 형성할 영역표면에는 막두께가 대략 20 ㎚ 의 산화규소 (104 및 111) 로 이루어지는 산화규소층이 존재한다.
이어서, 도 4 (c) 에 나타내는 바와 같이 N 웰 (106) 의 단부 (A) 에서 홈의 폭에 상당하는 거리에 있어서, 포토레지스트 (107) 를 형성하여 N 웰 (106) 영역의 일부를 덮는다.
이어서, 도 5 (a) 에 나타내는 바와 같이 실시예 1 과 마찬가지로 억셉터의 이온주입에 의해 P 웰 (108) 을 형성하고, 산화규소 (111) 를 불소 등으로 선택적으로 제거하여 N 웰 (106) 영역과 포토레지스트 (107) 사이에 기판 (101) 의 노출영역을 형성한다.
마지막으로 도 5 (b) 에 나타내는 바와 같이 실시예 1 과 마찬가지로 기판 (101) 을 에칭하여 깊은 홈 (109) 를 형성한다. 이 깊은 홈내에 별도의 공정으로 절연물을 매립하고, 웰영역을 분리한다.
(실시예 3)
실시예 1 및 실시예 2 에서는 깊은 홈 (109) 를 소자분리영역에 형성하는 경우에 대하여 설명하였다. 본 실시예에서는 깊이가 다른 복수의 홈를 분리영역내에 있어서 형성하는 방법에 대하여 설명한다. 도 6 내지 도 8 에는 본 발명의 반도체장치의 제조방법의 또 다른 실시예를 설명하기 위한 반도체장치의 단면구조도를 나타낸다.
먼저, 도 6 (a) 에 나타내는 바와 같이 기판 (101) 에 얕은 홈 (112) 를 형성한다.
이어서, 도 6 (b) 에 나타내는 바와 같이 두께 10 ㎚ 의 산화규소 (104) 를 형성한다. 이 때 동시에 얕은 홈 (112) 내를 산화규소 (114) 가 매립되도록 CVD 법과 CMP 등에 의해 형성한다. 그리고, 산화규소 (104) 의 표면에는 두께 10 ㎚ 의 다결정규소 (113) 를 형성한다.
이어서, 도 6 (c) 에 나타내는 바와 같이 나중의 공정에서 P 웰을 형성하는 영역을 포토레지스트 (105) 로 덮는다.
이어서, 도 7 (a) 에 나타내는 바와 같이 상기 실시예 1 에 기재된 방법과 마찬가지로 N 웰 (106) 을 형성한다.
이어서, 도 7 (b) 에 나타내는 바와 같이 N 웰 (106) 의 단부 (A) 에서 홈의 폭에 상당하는 거리를 두고 포토레지스트 (107) 를 형성한다.
이어서, 도 7 (c) 에 나타내는 바와 같이 다결정규소 (113) 와 포토레지스트 (107) 를 마스크로서 깊은 홈 (112) 를 매립하고 있는 산화규소 (114) 를 에칭한다.
이어서, 도 8 (a) 에 나타내는 바와 같이 다결정규소 (113) 를 제거한다. 이 때 동시에 기판 (101) 도 10 ㎚ 정도 에칭된다.
이어서, 도 8 (b) 에 나타내는 바와 같이 상기 실시예 1 에 기재된 방법과 마찬가지로 P 웰 (108) 을 형성한다.
마지막으로 도 8 (c) 에 나타내는 바와 같이 깊은 홈 (109) 를 형성한다. 이 깊은 홈 내부에 별도의 공정으로 절연물을 매립하고 웰영역을 분리한다.
(실시예 4)
본 실시예에서는 실시예 3 과 마찬가지로 깊이가 다른 복수의 홈을 분리영역내에 형성하는 방법에 대하여 설명한다. 도 9 내지 도 11 에는 본 발명의 반도체장치의 제조방법의 또 다른 실시예를 설명하기 위한 반도체장치의 단면구조도를 나타낸다.
먼저, 도 9 (a) 에 나타내는 바와 같이 얕은 홈 (112) 를 형성하고, 그 표면에 두께 10 ㎚ 의 산화규소를 형성한다. 이 때 동시에 얕은 홈 (112) 내부를 산화규소 (114) 가 매립되도록 형성한다. 산화규소 (104) 의 표면의 일부에 포토레지스트 (105) 를 형성하고, 상기 실시예 1 에 기재된 방법과 마찬가지로 포토레지스트 (105) 를 마스크로서 N 웰 (106) 을 형성한다.
이어서, 도 9 (b) 에 나타내는 바와 같이 N 웰 (106) 영역에만 선택적으로 산화규소 (115) 를 형성한다. 이와 같이 포토레지스트 (105) 이외의 영역에 선택적으로 산화규소 (115) 를 형성하는 방법으로서는 규불화수소산 (H2SiF6) 수용액에 기판 (101) 을 침지하고, 여기에 붕산 (H3BO3) 수용액을 적하하는 등의 방법으로 실현할 수 있다.
이어서, 도 9 (c) 에 나타내는 바와 같이 P 웰을 형성하는 영역의 포토레지스트 (105) 를 제거하고, 산화규소 (115) 의 표면에는 새로 별도의 포토레지스트 (107) 를 형성한다. 상기 실시예 1 에 기재된 방법과 마찬가지로 P 웰 (108) 을 형성한다.
이어서, 도 10 (a) 에 나타내는 바와 같이 P 웰 (108) 을 형성한 영역의 산화규소 (104) 의 표면에 선택적으로 산화규소 (116) 를 형성한다.
이어서, 도 10 (b) 에 나타내는 바와 같이 포토레지스트 (105 및 107) 를 제거한다.
이어서, 도 10 (c) 에 나타내는 바와 같이 얕은 홈을 매립하는 산화규소 (114) 를 기판 (101) 이 노출될 때까지 에칭한다.
마지막으로, 도 11 에 나타내는 바와 같이 기판 (101) 을 에칭하여 깊은 홈을 형성한다. 이 깊은 홈 내부에 별도의 공정으로 절연물을 매립하고, 웰 영역을 분리한다.
(실시예 5)
실시예 1 내지 실시예 4 에 기재된 방법으로 형성한 깊은 홈에 절연물을 매립하는 방법으로서 절연물을 CVD 법 등으로 퇴적후, 기판표면까지 화학적 기계연마 (CMP) 에 의해 삭제하는 방법을 생각할 수 있다. 이 화학적 기계연마의 연마정밀도를 향상시키는 방법에 대하여 설명한다. 도 12 및 도 13 에는 본 발명의 반도체장치의 제조방법의 또 다른 실시예를 설명하기 위한 반도체장치의 단면구조도를 나타낸다.
먼저, 도 12 (a) 에 나타낸 바와 같이 홈 (109) 내벽 및 기판 (101) (N 웰 (106) 및 P 웰(108)) 표면에 두께 10 ㎚ 정도의 산화규소 (117) 를 형성한다.
이어서, 도 12 (b) 에 나타내는 바와 같이 산화규소 (117) 의 표면에 질화규소 (118) 를 형성한다.
이어서, 도 12 (c) 에 나타내는 바와 같이 깊은 홈 (109) 를 매립하도록 CVD 법 등을 사용하여 산화규소 (119) 를 퇴적한다.
이어서, 도 13 (a) 에 나타내는 바와 같이 화학적 기계연마에 의해 표면의 산화규소 (119) 를 연마한다. 화학적 기계적 연마에서는 질화규소 (118) 는 산화규소 (117) 보다 연마되기 어려우므로 질화규소 (118) 에 까지 연마가 달하면 연마속도가 저하한다. 이 질화규소 (118) 에 도달한 시점에서 연마공정을 정지한다. 이와 같이 연마정밀도가 높게 질화규소 (118) 를 확실하게 제거할 수 있다.
마지막으로, 노출한 질화규소 (118) 를 가열하거나 인산액 등으로 제거하여 도 13 (b) 에 나타내는 바와 같이 절연물에 의한 깊은 홈분리를 형성한다.
본 발명은 이상 설명한 바와 같이 구성되어 있으므로 이하에 기재하는 바와 같은 우수한 효과를 나타낸다. 본 발명에 의하면 웰 분리를 위한 깊은 홈분리의 패턴을 웰 및 웰 형성을 위한 마스크의 위치관계에서 자동적으로 설정하므로 홈분리의 패턴을 만들기 위한 포토레지스트 공정의 추가가 필요하지 않다. 또 종래기술과 같이 리프트 오프에 의하지 않기 때문에 폭이 작은 홈분리의 패턴을 만들 수 있고, 또한 벗겨진 플라스마 CVD 절연막이 반도체 기판상으로 재부착되지 않으므로 반도체장치의 제조안정성이 대폭 향상된다.

Claims (9)

  1. 제 1 포토레지스트를 사용하여 웰을 형성함과 동시에, 반도체기판상에 절연막을 형성하고, 제 2 포토레지스트와 상기 절연막을 마스크로서 반도체기판에 홈을 형성하는 반도체장치의 제조방법으로서,
    상기 절연막이 제 1 및 제 2 영역의 절연막과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 절연막을 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역에 형성한 제 2 포토레지스트와 상기 제 1 영역에 존재하는 상기 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 웰 형성을 위한 포토레지스트를 사용하여 패턴형성된 반도체기판상의 2개의 절연막을 마스크로서 반도체기판에 홈을 형성하는 반도체장치의 제조방법으로서,
    상기 포토레지스트가 제 1 및 제 2 포토레지스트로 이루어지고, 절연막이 제 1 및 제 2 영역의 절연마과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 반도체기판상의 제 2 및 제 3 영역의 절연막을 제 1 영역의 절연막보다 얇게 하고, 제 1 포토레지스트를 제거한 후에 제 2 영역의 절연막상에 제 2 포토레지스트를 형성하고, 제 2 포토레지스트 및 제 3 영역의 절연막을 제거한 후에 제 1및 제 2 영역의 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2 항에 있어서, 상기 포토레지스트가 제 1 및 제 2 포토레지스트로 이루어지고, 그리고 절연막이 제 1 및 제 2 영역의 절연막과 제 1 영역과 제 2 영역 사이에 존재하는 제 3 영역의 절연막으로 이루어지고, 제 1 영역의 절연막상에 형성한 제 1 포토레지스트를 마스크로서 반도체기판상의 제 2 영역의 절연막상에 제 2 영역의 제 2 절연막을 더 형성하고, 제 1 영역의 제 1 포토레지스트를 선택적으로 제거하여 제 3 영역에만 제 1 포토레지스트를 잔존시킨 후에 상기 제 2 영역의 제 2 절연막상에 제 2 포토레지스트를 형성하고, 상기 제 3 영역에만 잔존시킨 제 1 포토레지스트 및 제 2 포토레지스트를 마스크로서 제 1 영역에 제 3 절연막을 형성하고, 제 1 및 제 2 포토레지스트를 제거한 후에 제 2 및 제 3 영역의 절연막을 마스크로서 제 3 영역의 반도체기판에 홈을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면 에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 의 포토레지스트를 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 제 2 및 제 3 영역의 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역에 노출한 상기 단결정 규소기판상에 제 2 포토레지스트를 형성하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 상기 제 1 얇은 산화규소와 상기 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성하고, 상기 제 1 얇은 산화규소 및 상기 제 2 포토레지스트를 제거한 후, 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 2 항에 있어서, 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 포토레지스트를 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 제 2 및 제 3 영역에 노출한 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 제거하고, 제 1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 및 제 3 영역에 노출한 상기 단결정 규소기판의 표면에 열산화에 의해 제 2 얇은 산화규소를 형성하고, 제 2 및 제 3 영역의 상기 제 2 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 상기 제 1 및 제 3 영역의 상기 제 2 얇은 산화규소를 제거하고, 상기 제 2 포토레지스트를 제거하고, 제 1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 영역에 잔존하는 상기 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서, 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 얇은 산화규소상에 다결정 규소를 퇴적시키고, 제 1 포토레지스트를 제 1 영역의 상기 다결정 규소상에 형성하고, 제 2 및 제 3 영역의 상기 다결정규소를 선택적으로 제거하고, 상기 제 1 포토레지스트를 마스크로서 제 2 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트를 제거하고, 제 2 영역의 제 2 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 제 3 영역의 상기 제 1 얇은 산화규소를 선택적으로 제거하고, 제 1 영역의 상기 다결정규소를 선택적으로 제거함과 동시에 상기 단결정 규소기판을 에칭하고, 상기 제 2 포토레지스트를 마스크로서 제 1 및 제 3 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 제1 영역에 잔존하는 상기 제 1 얇은 산화규소와 제 2 영역에 잔존하는 제 2 포토레지스트를 마스크로서 제 3 영역에 노출한 상기 단결정 규소기판을 선택적으로 에칭하여 제 3 영역에 상기 제 1 홈보다 깊은 제 2 홈을 형성하고, 상기 제 2 포토레지스트를 제거한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 3 항에 있어서, 반도체기판인 제 1 도전형의 단결정 규소기판의 일주면에 제 1 홈을 형성하고, 상기 제 1 홈을 제 1 절연물로 매립하고, 상기 제 1 홈내의 제 1 절연물 및 상기 단결정 규소기판의 일주면상에 제 1 얇은 산화규소를 형성하고, 제 1 포토레지스트로 제 1 영역의 상기 제 1 얇은 산화규소상에 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 영역의 상기 단결정 규소기판에 이온주입에 의해 제 1 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트를 마스크로서 제 2 영역의 상기 제 1 얇은 산화규소상에 선택적으로 제 3 산화규소를 형성하고, 제 1 영역의 상기 제 1 포토레지스트를 제거하고, 제 2 영역의 상기 제 1 얇은 산화규소상에 제 2 포토레지스트를 형성하고, 제 3 영역에 잔존하는 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 마스크로서 제 1 영역의 상기 단결정 규소기판에 이온주입에 의해 제 2 불순물을 도입하여 웰을 형성하고, 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 마스크로서 제 1 영역에 선택적으로 제 4 산화규소를 형성하고, 상기 제 1 포토레지스트 및 상기 제 2 포토레지스트를 제거하고, 제 3 영역의 상기 단결정 규소기판이 노출할 때까지 에칭하고, 상기 제 3 및제 4 산화규소를 마스크로서 제 3 영역의 상기 단결정 규소기판을 선택적으로 에칭하여 상기 제 1 홈보다 깊은 제 2 홈을 제 3 영역에 형성한 후, 상기 제 2 홈을 제 2 절연물로 매립하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 2 홈을 상기 제 2 절연물로 매립하는 공정이 적어도 상기 제 2 홈의 내벽면에 새로 산화규소를 형성한 후에 상기 단결정 규소기판상에 제 1 질화규소를 퇴적하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8 항에 있어서, 상기 제 2 홈을 매립하는 형태로 퇴적한 절연물을 화학적 기계적 연마법으로 적어도 표면이 평탄해질 때까지 연마하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019980019931A 1997-05-30 1998-05-29 반도체장치의제조방법 KR100318640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-141393 1997-05-30
JP9141393A JP3050166B2 (ja) 1997-05-30 1997-05-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR100318640B1 true KR100318640B1 (ko) 2002-04-22

Family

ID=15290955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019931A KR100318640B1 (ko) 1997-05-30 1998-05-29 반도체장치의제조방법

Country Status (5)

Country Link
US (1) US5937286A (ko)
EP (1) EP0884774A3 (ko)
JP (1) JP3050166B2 (ko)
KR (1) KR100318640B1 (ko)
CN (1) CN1203448A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
KR20020056288A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 장치의 셜로우 트랜치 아이솔레이션 형성방법
KR100390903B1 (ko) * 2000-12-29 2003-07-12 주식회사 하이닉스반도체 반도체 장치의 에스램 셀 제조방법
US6599813B2 (en) 2001-06-29 2003-07-29 International Business Machines Corporation Method of forming shallow trench isolation for thin silicon-on-insulator substrates
JP3921363B2 (ja) * 2001-08-20 2007-05-30 松下電器産業株式会社 不揮発性半導体記憶装置の製造方法
KR100400254B1 (ko) 2001-12-18 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE10311059A1 (de) * 2003-03-13 2004-10-07 Infineon Technologies Ag Halbleiterstruktur
KR100974421B1 (ko) 2003-04-04 2010-08-05 매그나칩 반도체 유한회사 반도체 소자의 디자인 룰 개선방법
KR100525797B1 (ko) * 2003-06-18 2005-11-02 동부아남반도체 주식회사 소자분리막 구조 및 제조 방법
KR100561519B1 (ko) * 2003-12-30 2006-03-17 동부아남반도체 주식회사 반도체 제조 공정에 있어서의 웰 형성 방법
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US9312143B1 (en) 2014-11-24 2016-04-12 International Business Machines Corporation Formation of isolation surrounding well implantation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60226135A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 半導体装置の製造方法
JPS60226136A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 相補型金属絶縁物半導体装置およびその製法
JPS62277745A (ja) * 1986-05-27 1987-12-02 Toshiba Corp 半導体集積回路
JPH01232739A (ja) * 1988-03-12 1989-09-18 Ricoh Co Ltd 半導体装置の製造方法
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US5449367A (en) * 1993-08-02 1995-09-12 Kadry; Othman Pre-tied knot for surgical use and method of using same
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
JP3331798B2 (ja) * 1995-01-26 2002-10-07 ソニー株式会社 不純物層の分離領域形成方法

Also Published As

Publication number Publication date
CN1203448A (zh) 1998-12-30
US5937286A (en) 1999-08-10
JP3050166B2 (ja) 2000-06-12
JPH10335441A (ja) 1998-12-18
EP0884774A2 (en) 1998-12-16
EP0884774A3 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100318640B1 (ko) 반도체장치의제조방법
KR0151267B1 (ko) 반도체장치의 제조방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR0172724B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법
KR100528797B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR20050117330A (ko) 반도체소자의 소자분리막 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100245097B1 (ko) 필드산화막 제조방법
KR19980065679A (ko) 얕은 트렌치 절연 형성 방법
KR20010001201A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR19990080468A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR20030055794A (ko) 반도체 소자의 소자분리막 형성방법
KR19980051512A (ko) 반도체소자 및 그 제조방법
KR19980051524A (ko) 반도체소자의 소자분리막 제조방법
KR19980038457A (ko) 반도체 소자의 필드 산화막 형성방법
KR20000027833A (ko) 반도체장치의 필드산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee