KR19980051512A - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR19980051512A
KR19980051512A KR1019960070414A KR19960070414A KR19980051512A KR 19980051512 A KR19980051512 A KR 19980051512A KR 1019960070414 A KR1019960070414 A KR 1019960070414A KR 19960070414 A KR19960070414 A KR 19960070414A KR 19980051512 A KR19980051512 A KR 19980051512A
Authority
KR
South Korea
Prior art keywords
active region
insulating film
trench
film
semiconductor device
Prior art date
Application number
KR1019960070414A
Other languages
English (en)
Other versions
KR100218741B1 (ko
Inventor
최기식
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960070414A priority Critical patent/KR100218741B1/ko
Publication of KR19980051512A publication Critical patent/KR19980051512A/ko
Application granted granted Critical
Publication of KR100218741B1 publication Critical patent/KR100218741B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 반도체 메모리소자인 디램(DRAM)의 소자분리막을 LOCOS(Local Oxidation of Silicon)공정과 트렌치 공정을 혼용하여 제조하는 것이다. 그로인하여 LOCOS 공정 방법으로 소자분리막을 형성할때 액티브 영역 양단부에 발생되는 버즈빅 현상을 최소화시킬 수 있다. 또한, 워드라인과 소오스/드레인을 형성한다음, 후속 공정으로 트렌치를 형성하고, 절연막을 두껍게 증착한다음, 케미칼 메카니칼 폴리싱 공정으로 상기 절연막을 워드라인 상부면에서 평탄한 표면을 갖도록 함으로써 트렌치 소자분리막과 평탄화된 층간 절연막을 동시에 얻을 수 있다.

Description

반도체소자 및 그 제조방법
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 반도체 메모리소자인 디램(DRAM)을 제조할때 소자분리막을 LOCOS(Local Oxidation of Silicon)공정과 트렌치 공정을 혼용하는 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체소자를 제조하는 공정에서 먼저 필드영역에 소자분리막을 형성함으로써 액티브 영역을 한정시키고, 상기 액티브 영역에 독립된 트랜지스터를 형성하는 동시에 이웃하는 트랜지스터와 연결되도록 반도체 제조공정이 이루어진다.
한편, 상기 소자분리막을 제조하는 방법으로 LOCOS 공정을 일반적으로 이용하였다. 그러나 이러한 방식은 버즈빅(bird' beak)이 액티브 영역의 가장자리부에서 심하게 발생되어 액티브영역이 감소하는 현상이 발생된다.
참고로, 도 1은 소자분리막을 형성할때 레이아웃을 도시한 것으로, 필드영역(2)으로 소자분리막이 형성되면서 액티브 영역(1)의 양단부에서는 감광막 패턴(도시안됨)을 형성할때 해상력이 저하됨으로 인하여 라운드가 발생된다.
도 2는 소자분리막을 형성하고, 도 1의 I-I단면을 도시한 것으로, 실리콘 기판(3)에 형성되는 소자분리막(4)의 단부에 버즈빅(5)이 심하게 발생되는 것을 도시한 것이다. 액티브영역이 길게 연장된 양단부의 모서리에서 도 1과 같이 산화공정시 3방향으로부터 응력이 집중되기 때문에 버즈빅 현상이 심하게 발생된다.
한편, 상기한 LOCOS 공정의 대체 기술로 케미칼 메카니칼 폴리싱(CMP) 기술을 이용한 트렌치 소자분리공정 방법이 있다.
그러나 이러한 공정 방법도 정지층으로 이용하는 질화막층에서 정확하게 공정을 멈추는 일이 어려운 문제이며, 넓은 질화막상의 산화막을 완전하게 제거하지 않으면 이후의 공정에서 상기 공정에서 남은 잔여물이 식각 베리어 역할을 하게 된다.
참고로, 트렌치 소자분리막을 형성하는 과정을 도 3과 도 4를 참고하여 설명하기로 한다.
도 3은 실리콘 기판(11) 상부에 패드 산화막(12)과 질화막(13)을 형성하고, 소자분리마스크를 이용한 식각공정으로 소자분리영역에 있는 상기 질화막(13)과 산화막(12)을 식각하고, 노출된 실리콘 기판(11)을 식각하여 트렌치(14)를 형성한다음, 그 상부에 산화막 계통의 절연막(15)을 두껍게 형성한 단면도이다.
도 4는 상기 절연막(15)을 케미칼 메카니칼 폴리싱 공정으로 하부의 질화막(13)이 노출되기 까지 제거한 단면도로서, 상기 질화막(13) 상부에 잔여물(16)이 남는 것을 도시한 것이다. 상기 잔여물(16)은 후속 질화막을 식각하는 공정에서 식각베리어 역할을 하게 되어 질화막(13)이 완전히 제거되지 않는 문제가 발생된다.
그리고, 종래의 디램을 제조하기 위한 공정은 실리콘 기판에 소자분리막을 형성하는 공정, 워드라인을 형성하는 공정, 층간 절연막 형성 공정등으로 이루어지는데 상기 층간절연막을 증착하고, 평탄화 공정을 진행하기 위하여 800℃ 이상의 플로우 공정을 이용함으로써 얕은 접합을 위한 열적 버짓(Budget)의 문제점이 있다.
본 발명은 상기와 같이 LOCOS 공정방법으로 소자분리막을 형성할때 발생되는 문제와 트렌치 공정방법으로 소자분리막을 형성하는 공정에서 발생되는 문제와 워드라인 상부에 형성되는 층간 절연막의 평탄화 공정에서 발생되는 문제점을 해소하기 위한 반도체소자 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1 및 도 2는 종래의 기술에 의해 LOCOS방법으로 소자분리막 형성시 액티브 영역으로 버즈빅이 발생되는 것을 도시한 도면.
도 3 및 도 4는 종래의 기술에 의해 트렌치 소자분리막을 형성하는 공정을 도시한 단면도.
도 5는 본 발명에 의해 DRAM을 제조할때 필드 영역, 액티브 영역등을 도시한 레아아웃도.
도 6 내지 도 10은 본 발명에 의해 DRAM을 제조하되 도 5의 Ⅱ-Ⅱ의 단면을 도시한 단면도이다.
도 11은 본 발명에 의해 DRAM을 제조하되 도 5의 Ⅲ-Ⅲ의 단면을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 21 : 액티브 영역 2, 20 : 필드 영역
3, 11, 3l : 실리콘 기판 4,3 0 : 소자분리막
5 : 버즈빅 13 : 질화막
12 : 패드 산화막 15 : 절연막
32 : 게이트 산화막 33 : 게이트 전극
34 : 소오스/드레인 35 : 트렌치
36 : 제1 층간 절연막 37 : 비트라인
38 : 제2 층간 절연막 39 : 저장전극
상기한 목적을 달성하기 위한 본 발명은 반도체소자에 있어서, 실리콘 기판에 액티브 영역이 x축 또는 y축 방향으로 길게 연장되고, 상기 액티브 영역의 옆에는 상기 액티브 영역과 동일한 방향으로 길게 연장되는 필드 영역에 형성된 소자분리막과, 상기 액티브 영역과 수직한 방향으로 길게 형성된 게이트 산화막과 게이트 전극과, 상기 액티브 영역에 형성된 소오스/드레인과, 상기 액티브영역중에서 필드영역으로 예정된 부분의 실리콘 기판이 일정 두께 식각되어 형성된 트렌치와, 상기 트렌치에 채워지는 동시에 게이트 전극의 상부에서 평탄한 표면을 갖는 절연막이 구비된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자 제조방법에 있어서, 실리콘 기판에 액티브 영역이 x축 또는 y축 방향으로 길게 연장되고, 상기 액티브영역의 옆에는 상기 액티브 영역과 동일한 방향으로 길게 연장되는 필드 영역에 LOCOS 공정방법으로 소자분리막을 형성하는 단계와, 게이트 산화막과 게이트 전극을 상기 액티브 영역과 수직한 방향으로 길게 형성하고, 불순물을 이언 주입하여 소오스/드레인을 형성하는 단계와, 상기 액티브영역중에서 필드영역으로 예정된 부분의 실리콘 기판을 일정 두께 식각하여 트렌치를 형성하는 단계와, 절연막을 두껍게 형성하는 단계와, 상기 절연막의 일정 두께를 케미칼 메카니칼 폴리싱으로 제거하여 게이트 전극 상부에서 그 표면이 평탄하게 되도록 하는 단계를 포함한다.
본 발명은 LOCOS 공정방법과 트렌치 공정방법을 혼용함으로써 상기한 문제점을 해결한다.
즉, LOCOS 공정 방법으로 소자분리막을 일측 방향으로만 연장되도록 형성함으로써 액티브 영역 양단부에 발생되는 버즈빅 현상은 제거한다. 이후 트렌치 공정을 수행하는데 질화막 정지층을 사용하지 않음으로써 식각 종점 문제 및 질화막제거시 발생되는 문제점을 해결할 수 있다. 그리고, 워드라인을 형성한다음, 후속 공정으로 트렌치를 형성하고, 절연막을 두껍게 증착한다음, 상기 워드라인 상부면까지 케미칼 메카니칼 폴리싱 공정으로 상기 트렌치를 채우는 동시에 워드라인 상부면에서 평탄화가 이루어진 절연막을 형성함으로써 종래의 층간 절연막을 증착하고, 고온의 평탄화 공정을 생략함으로써 얕은 접합 형성 발생되는 문제점을 극복할 수 있다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 의해 DRAM 제조시 레이아웃을 도시한 레이아웃으로써, 액티브 영역(21)이 x축 방향으로 길게 연장되고 y축으로 일정 간격 필드 영역(20)에 이격되도록 구비되며, 상기 액티브 영역(21)과 필드 영역(20)을 가로질러 y축 방향으로 워드라인(22)이 길게 연장되고, x축으로 일정 간격 이격되어 구비된다. 또한, 상기 x축 방향으로 소자와 소자를 분리하기 위해 소자분리용 트렌치 영역(23)이 구비된다.
즉, x축 방향으로 소자분리는 트렌치 소자분리막을 이용하고, y축 방향으로 소자분리는 LOCOS 공정 방법으로 소자분리막을 제조한다는 것을 알수 있다. 그로인해 각각의 액티브 영역의 양 단부에서 발생되는 버즈빅 현상을 최소화시킬 수 있다.
도 6 내지 도 10은 본 발명의 실시예에 의해 DRAM을 제조하는 단계를 도시하되 도 5의 Ⅱ-Ⅱ를 따라 도시한 단면도이다.
도 6은 먼저 LOCOS 공정 방법으로 도 5의 필드 영역(20)에 해당되는 실리콘기판(31) 상에 소자분리막(도시안됨)을 형성한 다음, 게이트 산화막(32)와 게이트 전극(33)을 도 5의 워드라인 영역(22)에 형성한 다음, 불순물을 도 5의 액티브 영역(21)로 이온주입하여 소오스/드레인(34)을 형성한 단면도이다.
도 7은 도 5의 트렌치 영역(23)에 해당되는 실리콘 기판(31)을 일정 깊이 (1000-5000Å)식각하여 트렌치(35)를 형성한 단면도이다.
도 8은 전체적으로 산화막 계통의 제1 층간 절연막(36)을 상기 게이트 전극(33)의 상부면까지 두껍게 증착하고, 케미칼 메카니칼 폴리싱 공정으로 상기 제1 층간 절연막(36)의 일정 두께를 제거하여 상기 트렌치(35)에 절연막이 채원진 트렌치 소자분리막을 형성하는 동시에 표면이 평탄화된 제1 층간 절연막(36)을 형성한 단면도이다.
참고로, 상기 제1 층간 절연막(36)은 3000-20000Å의 두께로 증착하고, 상기 케미칼 메카니칼 폴리싱의 타켓을 1000-19000Å 두께로 설정한다.
도 9는 도 5에는 도시되지 않았지만 비트라인 콘택이 형성될 영역의 제1 층간절연막(36)을 식각하여 소오스/드레인(34)이 노출되는 콘택홀을 형성한 다음, 비트라인(37)을 형성한 단면도이다.
도 10은 전체적으로 제2 층간절연막(38)을 형성한 다음, 도 5에는 도시되지 않았지만 저장전극 콘택이 형성될 영역의 제2 및 제1 층간 절연막(38, 36)을 식각하여 소오스/드레인(34)이 노출되는 콘택홀을 형성한 다음, 저장전극(39)을 형성한 단면도이다. 이후의 공정은 공지의 기술과 같은 방법으로 진행한다.
도 11은 본 발명의 실시예에 의해 도 10과 같이 공정이 진행할때 도 5의 Ⅲ-Ⅲ의 단면을 따라 도시한 것으로, 실리콘 기판(31) 상에 LOCOS 공정 방법으로 소자분리막(30)이 형성되고, 상기 소자분리막(30)에 의해 액티브 영역으로 정의되는 실리콘 기판(31)에는 소오스/드레인(34)이 형성되고, 상부에 제1 층간 절연막(36)과 제2 층간 절연막(38)이 형성됨을 알수 있다.
상기한 본 발명의 실시예에서는 도 5와 같이 x축 방향으로 연장되도록 필드 영역이 구비되었지만 필드 영역의 레이아웃은 임의로 조절이 가능하다. 단지 x축 방향으로 연장될 경우는 y축 방향으로는 인접되는 필드 영역과 일정 간격 이격되도록 구비된다는 점이다.
본 발명은 LOCOS 공정 방법으로 소자분리막을 일측 방향 예를들어 x축으로만 연장되도록 형성하고, y축 방향으로 예정된 필드 영역에 트렌치 소자분리막을 구비함으로써 소자와 소자를 격리시킬 수 있다. 그로인하여 종래의 방법과 같이 LOCOS 공정 방법으로 소자분리막을 형성할때 액티브 영역 양단부에 발생되는 버즈빅 현상이 최소화 된다.
또한, 종래의 트렌치 소자분리막을 형성할때 케미칼 메카니칼 폴리싱 공정으로 층간 절연막을 일정 두께 제거할때 발생할수 있는 잔여물이 본 발명에서는 발생되지 않는다는 점이다. 그리고, 본 발명에서 워드라인과 소오스/드레인을 형성한 다음, 후속 공정으로 트렌치를 형성하고, 절연막을 두껍게 증착한 다음, 케미칼 메카니칼 폴리싱 공정으로 상기 절연막을 워드라인 상부면에서 평탄한 표면을 갖도록 하여 종래기술에서 필요로 하는 고온의 평탄화 공정을 생략함으로써 얕은 접합 형성시 발생되는 문제점을 극복할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. DRAM 제조방법에 있어서, 실리콘 기판에 액티브 영역이 x축 또는 y축 방향으로 길게 연장되고, 상기 액티브 영역의 옆에는 상기 액티브 영역과 동일한 방향으로 길게 연장되는 필드 영역에 형성된 소자분리막과, 상기 액티브 영역과 수직한 방향으로 길게 형성된 게이트 산화막과 게이트 전극과, 상기 액티브 영역에 형성된 소오스/드레인과, 상기 액티브 영역중에서 필드영역으로 예정된 부분의 실리콘 기판이 일정 두께 식각되어 형성된 트렌치와, 상기 트렌치에 채워지는 동시에 게이트 전극의 상부에서 평탄한 표면을 갖는 절연막이 구비된 반도체소자.
  2. 제 1항에 있어서, 상기 소자분리막은 LOCOS 방법으로 형성된 것을 특징으로 하는 반도체소자.
  3. 제 1항에 있어서, 상기 트렌치 사이의 액티브 영역에 구비되는 트랜지스터는 대칭 구조를 갖는 한쌍으로 이루어지는 것을 특징으로 하는 반도체소자.
  4. 제 1항에 있어서, 상기 소오스/드레인에는 비트라인 또는 저장전극이 구비되는 것을 특징으로 하는 반도체소자.
  5. DRAM 제조방법에 있어서, 실리콘 기판에 액티브 영역이 x축 또는 y축 방향으로 길게 연장되고, 상기 액티브 영역의 옆에는 상기 액티브 영역과 동일한 방향으로 길게 연장되는 필드 영역에 LOCOS 공정방법으로 소자분리막을 형성하는 단계와, 게이트 산화막과 게이트 전극을 상기 액티브 영역과 수직한 방향으로 길게 형성하고, 불순물을 이온 주입하여 소오스/드레인을 형성하는 단계와, 상기 액티브 영역중에서 필드영역으로 예정된 부분의 실리콘 기판을 일정 두께 식각하여 트렌치를 형성하는 단계와, 절연막을 두껍게 형성하는 단계와, 상기 절연막의 일정 두께를 케미칼 메카니칼 폴리싱으로 제거하여 게이트 전극 상부에서 그 표면이 평탄하게 되도록 하는 단계를 포함하는 반도체소자 제조방법.
  6. 제 1항에 있어서, 상기 트렌치 상부에 형성되는 절연막은 산화막 계통의 절연막인 것을 특징으로 하는 반도체소자 제조방법.
  7. 제 6항에 있어서, 상기 절연막은 3000-20000Å의 두께로 증착하는 것을 특징으로 하는 반도체소자 제조방법.
  8. 제 5항 또는 제 7항에 있어서, 상기 케미칼 메카니칼 폴리싱의 다켓을1000-19000Å 두께로 설정하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019960070414A 1996-12-23 1996-12-23 반도체소자 및 그 제조방법 KR100218741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070414A KR100218741B1 (ko) 1996-12-23 1996-12-23 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070414A KR100218741B1 (ko) 1996-12-23 1996-12-23 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980051512A true KR19980051512A (ko) 1998-09-15
KR100218741B1 KR100218741B1 (ko) 1999-09-01

Family

ID=19490334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070414A KR100218741B1 (ko) 1996-12-23 1996-12-23 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100218741B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611346B1 (ko) * 2004-04-30 2006-08-14 진명통신(주) 열선을 이용한 안테나 결빙 방지 장치
KR100842483B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611346B1 (ko) * 2004-04-30 2006-08-14 진명통신(주) 열선을 이용한 안테나 결빙 방지 장치
KR100842483B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR100218741B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
US6461934B2 (en) Method of manufacturing semiconductor device having trench type element isolation regions
US7858490B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
US5858830A (en) Method of making dual isolation regions for logic and embedded memory devices
KR0155874B1 (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
KR100214917B1 (ko) 반도체 장치 및 그 제조 방법
KR100273615B1 (ko) 반도체장치및그제조방법
US6784073B1 (en) Method of making semiconductor-on-insulator device with thermoelectric cooler
KR20050067466A (ko) 반도체소자의 소자분리 방법
US8647949B2 (en) Structure and method of fabricating a transistor having a trench gate
US5231046A (en) Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure
JP3407023B2 (ja) 半導体装置の製造方法
KR100218741B1 (ko) 반도체소자 및 그 제조방법
KR100524918B1 (ko) 반도체 장치의 배선 구조체 제조 방법
KR20000066714A (ko) 반도체소자의 제조방법
KR0170728B1 (ko) 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법
KR100515075B1 (ko) 반도체소자의 매립배선 형성방법
US6287909B1 (en) Method of fabricating a static random access memory
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100236914B1 (ko) 반도체장치 및 그의 제조방법
JPH0582637A (ja) 半導体装置
KR19990000764A (ko) 반도체장치의 소자격리방법
KR100245090B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR20060057162A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee