KR100524918B1 - 반도체 장치의 배선 구조체 제조 방법 - Google Patents

반도체 장치의 배선 구조체 제조 방법 Download PDF

Info

Publication number
KR100524918B1
KR100524918B1 KR10-1999-0010070A KR19990010070A KR100524918B1 KR 100524918 B1 KR100524918 B1 KR 100524918B1 KR 19990010070 A KR19990010070 A KR 19990010070A KR 100524918 B1 KR100524918 B1 KR 100524918B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
wiring
forming
insulating film
buried
Prior art date
Application number
KR10-1999-0010070A
Other languages
English (en)
Other versions
KR20000061188A (ko
Inventor
김민환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0010070A priority Critical patent/KR100524918B1/ko
Publication of KR20000061188A publication Critical patent/KR20000061188A/ko
Application granted granted Critical
Publication of KR100524918B1 publication Critical patent/KR100524918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 배선 구조체 제조 방법을 개시한다. 본 발명의 일 관점은 반도체 기판의 하부에 절연막을 형성하고, 절연막의 하부에 핸들링 기판을 부착하고, 핸들링 기판을 부착하기 이전에 절연막에 매몰되는 매몰 배선들을 형성한다. 절연막을 형성하기 이전에 반도체 기판의 절연막 쪽의 표면에 트렌치를 형성하고, 트렌치를 메우되 매몰 배선 일부에 전기적으로 연결되는 도전성 연결체를 형성한다. 핸들링 기판을 부착한 이후에 절연막에 반대되는 반도체 기판의 표면을 트렌치의 바닥의 도전성 연결체의 표면이 노출되게 연마하여 반도체 기판의 두께를 줄인다. 두께가 줄어든 반도체 기판의 반대 면 상에 게이트를 형성하고, 드레인 및 소오스로 이용되며 매몰 배선 일부에 전기적으로 연결되는 불순물층을 형성한다. 게이트 상에 게이트 또는 매몰 배선 일부와 전기적으로 연결되는 상부 배선들을 절연막을 개재하여 형성한다.

Description

반도체 장치의 배선 구조체 제조 방법{manufacturing method for wiring line structure body in semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 특히 에스. 오. 아이(SOI;Silicon On Insulator) 기술을 이용한 배선 구조체 제조 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 다층 배선 구조가 도입되고 있다. 그러나, 배선 구조가 다층화됨에 따라, 트랜지스터 구조 등과 같은 소자 상에 적층되는 물질층의 수가 많아지게 되고 이에 따른 단차가 점점 더 심화되고 있다. 이에 따라, 단차부를 덮는 배선의 단차 도포성이 나빠져 배선이 얇아지거나 끊어지는 불량이 발생할 수 있다.
도 1은 종래의 반도체 장치의 배선 구조체를 개략적으로 나타낸다.
구체적으로, 종래의 반도체 장치의 배선 구조체는 반도체 기판(10) 상에 구비된다. 보다 상세하게 설명하면, 반도체 기판(10)에는 소자 분리막(20)에 의해서 설정된 활성 영역에 P-웰(31) 및 N-웰(35)이 구비된다. P-웰(31)의 범위 내에는 NMOS 트랜지스터의 드레인 및 소오스로 이용되는 제1불순물층(33)이 형성되고 N-웰(35)의 범위 내에는 PMOS 트랜지스터의 드레인 및 소오스로 이용되는 제2불순물층(37)이 구비된다.
P-웰(31) 상에는 게이트 산화막(41)을 개재하는 NMOS 트랜지스터의 제1게이트(43)가 구비되며, N-웰(35) 상에는 PMOS 트랜지스터의 제2게이트(45)가 구비되어 CMOS 구조가 형성된다. 게이트(43, 45)의 측벽에는 스페이서(47) 등이 더 구비된다.
이와 같은 트랜지스터 구조를 덮는 제1절연막(81)이 더 형성되고, 제1절연막(81) 상에는 도전성의 제1플러그(first plug;61) 등에 의해서 제1불순물층(33) 또는 제2불순물층(37)에 전기적으로 연결되는 커패시터(71) 등이 형성된다.
제1절연막(81) 상에는 제2절연막(83)이 더 구비된다. 제2절연막(83) 상에는 게이트(43, 45) 또는 커패시터(71) 등에 제2플러그(65)를 통해서 전기적으로 연결되는 제1배선(75)이 형성된다. 제1배선(75)은 도전 물질, 예를 들어, 알루미늄 등과 같은 금속 물질로 구비된다.
제2절연막(83) 상에는 제1배선(75)을 덮는 제3절연막(85)이 더 형성된다. 그리고, 제3절연막(85) 상에는 제1배선(75)과는 다른 제2배선(77)이 형성된다. 그러나, 제3절연막(85)의 표면은 매우 굴곡지게 된다. 이에 따라, 참조 부호 A에서 도시된 바와 같이 단차가 심화된 부분이 발생한다. 이와 같은 단차는 트랜지스터 또는 커패시터 등과 같은 소자가 적층되고, 다수의 배선들, 패턴들 등이 제3절연막(85) 등의 하부에 적층됨에 따라 발생한다. 또한, 이러한 단차는 하부의 물질층 등이 적층되는 정도가 심해짐에 따라, 즉, 보다 고집적화되고 다층 배선화됨에 따라 보다 극심해진다.
이에 따라, 참조 부호 A의 단차부에 증착되는 제2배선(77)의 단차 도포성은 저하될 수 있다. 이에 따라, 제2배선(77)의 두께가 부분적으로 얇아지는 현상이 발생할 수 있고, 이러한 현상이 심화되면, 제2배선(77)이 끊어지는 현상이 발생할 수 있다. 그리고, 제3절연막(85)의 굴곡이 심화되면 사진 공정에서 포커스(focus) 등을 맞추기 어려운 점 등이 발생된다. 이에 따라, 오정렬(misalignment) 등과 같은 불량이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 배선을 형성할 때 단차 도포성의 저하를 극복할 수 있어 배선의 얇아짐 또는 끊어짐에 따른 불량을 방지할 수 있는 반도체 장치의 배선 구조체 제조 방법을 제공하는 데 있다.
삭제
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은 반도체 기판의 하부에 절연막을 형성하는 단계, 상기 절연막의 하부에 핸들링 기판을 부착하는 단계, 상기 핸들링 기판을 부착하기 이전에 상기 절연막에 매몰되는 매몰 배선들을 형성하는 단계, 상기 절연막을 형성하기 이전에 상기 반도체 기판의 상기 절연막 쪽의 표면에 트렌치를 형성하는 단계, 상기 트렌치를 메우되 상기 매몰 배선 일부에 전기적으로 연결되는 도전성 연결체를 형성하는 단계, 상기 핸들링 기판을 부착한 이후에 상기 절연막에 반대되는 상기 반도체 기판의 표면을 상기 트렌치의 바닥의 상기 도전성 연결체의 표면이 노출되게 연마하여 상기 반도체 기판의 두께를 줄이는 단계, 두께가 줄어든 상기 반도체 기판의 상기 반대 면 상에 게이트를 형성하는 단계, 상기 게이트에 인접하는 상기 반도체 기판에 드레인 및 소오스로 이용되며 상기 매몰 배선 일부에 전기적으로 연결되는 불순물층을 형성하는 단계, 및 상기 게이트 상에 상기 게이트 또는 상기 매몰 배선 일부와 전기적으로 연결되는 상부 배선들을 절연막을 개재하여 형성하는 단계를 포함하는 반도체 장치의 배선 구조체 제조 방법을 제시한다.
삭제
삭제
삭제
삭제
본 발명의 반도체 장치의 배선 구조체 제조 방법은 상부 배선 및 상기 매몰 배선을 전기적으로 연결하는 역할을 하는 도전성 연결체를 상기 반도체 기판을 관통하여 형성하는 단계를 더 포함한다. 상기 도전성 연결체는 상기 반도체 기판과 절연되어 소자 분리 역할을 한다.
삭제
본 발명의 반도체 장치의 배선 구조체 제조 방법은 상기 불순물층을 형성하는 단계 이전에 상기 반도체 기판에 웰을 형성하는 단계를 더 포함하고, 상기 웰을 형성하는 단계 이전에 상기 웰에 전기적으로 접촉하여 바이어스를 인가하는 경로로 이용되는 도전성 플러그를 상기 절연막에 매몰되게 형성하는 단계를 더 포함한다. 상기 트렌치를 형성하는 단계 이전에, 상기 반도체 기판에 소자 분리막을 형성하는 단계를 더 포함하고, 상기 반도체 기판을 연마하는 단계는 상기 소자 분리막의 바닥이 노출되게 수행될 수 있다.
본 발명에 따르면, 배선을 형성할 때 단차 도포성의 저하를 극복할 수 있어 배선의 얇아짐 또는 끊어짐에 따른 불량을 방지할 수 있다.
삭제
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 층이 개재되어질 수도 있다.
본 발명의 실시예에 의한 반도체 장치의 배선 구조체는 반도체 기판의 상부에 형성된 상부 배선과, 반도체 기판의 하부에 형성된 매몰 배선 등으로 구비되는 것이 특징적이다. 매몰 배선은 상부 배선과의 사이에 반도체 기판이 개재되게 반도체 기판의 하부에 형성되는 절연막에 매몰된다. 매몰 배선은 다층 구조로 형성될 수 있어, 배선 구조체의 대부분을 구성할 수 있다.
반도체 기판 상에 형성된 게이트는 전기적으로 상부 배선과 연결되고, 게이트에 인접하는 드레인 및 소오스로 이용되는 불순물층의 하부에 매몰 배선이 전기적으로 연결된다. 그리고, 불순물층 사이의 상기 반도체 기판에 웰이 구비되고, 절연막에 매몰되는 도전성 플러그가 더 구비되어 웰의 하부에 전기적으로 접촉하여 바디 바이어스(body bias)를 인가하는 경로로 이용될 수 있는 것이 또한 특징적이다.
그리고, 반도체 기판을 관통하여 형성되는 도전성 연결체를 더 구비하며, 상부 배선과 상기 매몰 배선을 전기적으로 연결하는 역할을 한다. 또한, 도전성 연결체는 반도체 기판과 절연되어 있어 반도체 기판에 소자 분리 역할을 할 수 있다. 절연막의 하면에는 핸들링 기판이 구비된다.
이와 같이 구비되는 전체 구조는 SOI 기술에 기본을 두고 이를 응용하여 구비된다. 보다 상세하게는 다음의 도 2를 참조하여 구체적으로 설명한다.
도 2는 본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 개략적으로 나타낸다.
구체적으로, 본 발명의 실시예에 의한 반도체 장치의 배선 구조체는 반도체 기판(100) 상에 형성된 상부 배선(390) 및 반도체 기판(100)의 하부에 형성된 매몰 배선(330, 370) 등을 구비한다.
반도체 기판(100)에는 소자 분리막(200) 등이 형성되어 활성 영역을 설정한다. 반도체 기판(100)의 활성 영역에는 P-웰(810) 또는/및 N-웰(850) 등이 구비된다. P-웰(810)의 범위에는 드레인 및 소오스 등으로 이용되는 N형 불순물층(831, 835)이 LDD(Lightly Doped Drain) 구조로 형성될 수 있고, N-웰(850)의 범위에는 드레인 및 소오스 등으로 이용되는 P형 불순물층(870) 등이 구비될 수 있다.
반도체 기판(100)에는, 또한, 상기한 불순물층(831, 835, 870) 등과 절연되는 도전성의 좁은 트렌치 연결체(Shallow Trench Connection;310;이하 "STC"라 한다) 등이 형성될 수 있다. 도전성 연결체(310)는 제1절연막(250)에 의해 둘러싸여 있으며, 이에 따라, 반도체 기판(100) 또는 불순물층(831, 835, 870) 등과 절연될 수 있다. 즉, 소자 분리 특성을 구현할 수 있어, 소자 분리막(200)을 대체할 수 있다.
게이트(731, 735)는 불순물층(831, 835, 870)과 인접하는 반도체 기판(100) 상에 형성된다. 상부 배선은(390)은 게이트(731, 735) 및 STC(310) 등과 제7절연막(495)을 사이에 개재하며 전기적으로 연결된다. 이때, 상부 배선(390)의 하부에는 게이트(731, 735) 및 STC(310) 등과의 전기적인 연결 수단으로 도전성의 제5플러그(fifth plug;590) 등이 도입될 수 있다.
반도체 기판(100)의 하부, 즉, 게이트(731, 735) 등이 형성된 면과 반대되는 방향의 면 상에 제2절연막(410)이 형성되며, 제2절연막(410)에 의해서 매몰된 제1플러그(510)가 형성된다. 제1플러그(510)는 STC(310), 불순물층(831, 835, 870) 또는/및 웰(810, 850) 등에 접촉하게 형성된다.
제2절연막(410)의 하부에는 제3절연막(430)이 형성되며, 제3절연막(430)에 매몰되는 제1매몰 배선(330) 등이 형성된다. 제1매몰 배선(330) 등은 제1플러그(510) 등과 접촉하여, 결국 STC(310) 또는 상부 배선(390)과 전기적으로 연결된다. 또한, 불순물층(831, 835, 870) 등에 전기적으로 연결될 수 있다.
또한, 제1매몰 배선(330) 등과 함께 제2플러그(530) 형성될 수 있다. 제2플러그(530)는 다른 배선, 예를 들어, 제1매몰 배선(330)과 제4절연막(450)을 개재하며 형성되는 하부의 제2매몰 배선(370)과 연결될 수 있다. 또한, 웰(810, 850) 등에 연결되는 제1플러그(510) 및 다른 제3플러그(550), 제4플러그(570) 또는/및 제2매몰 배선(370) 등에 연결되어 웰(810, 850) 또는 반도체 기판(100)에 바디 바이어스를 인가하는 경로로 이용될 수 있다.
제3절연막(430)의 하부에는 제4절연막(450)이 형성될 수 있으며, 또한, 제3플러그(550) 등도 형성될 수 있다. 더하여, 제4절연막(450)의 하부에는 제5절연막(470)이 형성될 수 있으며, 제5절연막(470)에 매몰되는 제2매몰 배선(370) 또는/및 제4플러그(570) 등이 형성될 수 있다. 이와 같은 제1 및 제2매몰 배선(330, 370)과 같은 배선들은 더 형성하여 다층 구조로 구현할 수 있는 것은 자명하다.
제4절연막(450)의 하부에는 제5절연막(470)이 전면에 걸쳐 형성된다. 그 상에 제6절연막(490)이 형성되고, 제6절연막(490)의 하부에는 이와 같은 결과물을 형성하는 공정에서 핸들링(handling)을 위해서 핸들링 기판(600)이 부착된다.
본 발명의 실시예에서는 배선 구조체의 매몰 배선(330, 370)만이 반도체 기판(100)의 하부에, 즉, 게이트(731, 735) 등을 포함하는 트랜지스터 구조가 형성된 면과는 반도체 기판(100)의 반대면 상에 형성되는 것을 예로 들었으나, 커패시터(도시되지 않음) 등과 같은 부가적인 소자 또한, 매몰 배선(330, 370) 등과 같이 반도체 기판(100)의 하부에 절연막(410, 430, 450, 470, 490) 등에 매몰되게 구비될 수 있다. 예를 들어, 제1매몰 배선(330)이 형성된 위치에 제1매몰 배선(330)을 대체하는 커패시터 구조(도시되지 않음)를 형성함으로써 커패시터를 반도체 기판(100)의 하부에 매몰할 수 있다.
본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 제조하는 방법은, 반도체 기판(100)의 하부에 절연막(410, 430, 450, 470, 490)에 매몰되게 매몰 배선(330, 370)을 형성하는 것이 특징적이다. 그리고, 절연막(410, 430, 450, 470, 490)의 하부에 핸들링 기판(600)을 부착한다. 이후에, 반도체 기판(100)의 상면을, 매몰 배선(330, 370) 등이 형성되기 이전에 형성된 STC(310)의 바닥을 노출하도록 연마한다.
이후에, 연마된 반도체 기판(100) 상에 게이트(731, 735) 등을 형성하고 상부 배선(390)을 형성한다. ,상부 배선(390) 등은 STC(310) 등에 의해서 매몰 배선(330, 370) 등과 전기적으로 연결될 수 있다. 이와 같은 본 발명의 실시예에 의한 배선 구조체 SOI 공정을 기본으로 하는 것이 특징적이다.
보다 상세하게는 공정 순서에 따라 도시한 다음의 도면들을 참조하여 본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 구체적으로 설명한다.
도 3 내지 도 11은 본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 제조하는 방법을 순차적으로 나타낸다.
도 3은 반도체 기판(100)에 소자 분리막(200)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100)에 제1트렌치(trench;101)를 선택적으로 형성한다. 이후에, 제1트렌치(101)를 절연 물질로 채워 좁은 트렌치 소자 분리막(shallow trench isolation layer;200) 등을 형성하여 소자 분리 특성을 구현할 수 있다.
도 4는 도전성의 STC(310)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100)에 제2트렌치(105)를 선택적으로 형성한다. 이후에, 제2트렌치(105)를 고융점을 가지는 금속 물질 등의 도전 물질 등으로 채워 도전성의 STC(310)을 형성한다. 도전성의 STC(310)는 이후에 형성될 매몰 배선과 상부 배선 등을 전기적으로 연결하는 역할을 한다. 이는 이후에 보다 상세하게 설명한다.
한편, STC(310)을 형성하기 이전에, 필요에 따라 제2트렌치(105)의 내측 표면을 얇게 덮는 제1절연막(250)을 더 형성할 수 있다. 이와 같이 하면, 제1절연막(250)에 의해서 STC(310)와 반도체 기판(100)이 상호 절연될 수 있다. 또한, 제2트렌치(105)가 좁은 트렌치 소자 분리의 역할을 할 수 있다. 따라서, 소자 분리막(200)을 위한 제1트렌치(101)를 형성하는 단계를 일부 생략할 수 있다.
도 5는 반도체 기판(100)을 선택적으로 노출하는 제2절연막(410)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100)을 덮는 제2절연막(410)을 형성하여 층간 절연막으로 이용한다. 이후에, 사진 식각 공정 등을 이용하여 제2절연막(410)을 선택적으로 식각하여 STC(310)의 바닥 표면을 노출하는 제1콘택홀(411) 및 반도체 기판(100)의 표면 등을 노출하는 제2콘택홀(415) 등과 같은 다수의 콘택홀들을 형성한다.
도 6은 콘택홀(411, 415)들을 메우는 제1플러그(first plug;510)를 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 제1콘택홀(411) 및 제2콘택홀(415) 등을 메우는 도전막을 제2절연막(410) 상에 형성한다. 이후에, 도전막을 화학 기계적 연마(Chemical Mechanical polishing;이하 "CMP"라 한다) 등으로 평탄화하여 제2절연막(410)의 표면을 노출한다. 이와 같이 함으로써 제1콘택홀(411) 및 제2콘택홀(415) 등을 메우는 제1플러그(510)를 형성한다. 제2절연막(410)은 평탄한 표면을 가지게 되며, 상기 제1플러그(510) 이외의 제2절연막(410)의 표면 상에는 도전막이 잔존하지 않게 된다.
도 7은 제2절연막(410) 상에 제1매몰 배선(330)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 제2절연막(410) 상에 층간 절연막인 제3절연막(430)을 형성한다. 제3절연막(430)을 사진 식각 공정 등으로 선택적으로 패터닝하여 제2절연막(410)의 표면 또는/및 제1플러그(510)의 표면 등을 노출하는 다수의 콘택홀을 형성한다. 이후에, 금속 물질 등으로 상기 콘택홀을 메우도록 도전막을 형성한 후, CMP 등으로 도전막을 평탄화하여 콘택홀을 메우는 제1매몰 배선(330)을 형성한다. 제1매몰 배선(330)은 제3절연막(430)에 의해서 매몰되어 있고, 하부의 제1플러그(510) 등에 전기적으로 연결된다.
하부의 제1플러그(510)를 이후에 형성될 다른 배선 등에 연결하기 위해서, 제1매몰 배선(330)과 함께 형성되는 제2플러그(530) 또한 제3절연막(430)에 의해 매몰된다.
한편, 상기 제1매몰 배선(330)은 제3절연막(430)에 콘택홀을 형성한 후 콘택홀을 매우는 방법으로 형성되는 것으로 설명하었지만, 다음과 같은 방법으로도 형성될 수 있다. 상세하게 설명하면, 제2절연막(410) 상에 도전막을 형성한 후 사진 식각 방법 등으로 패터닝하여 제1플러그(510) 등에 연결되는 제1매몰 배선(330)을 먼저 형성한다. 이후에, 제1매몰 배선(330)을 매몰하여 덮는 제3절연막(430)을 형성한다. 다음에, 제3절연막(430)의 표면을 CMP 등으로 평탄화하여 제1매몰 배선(330)의 표면을 노출시킨다.
도 8은 제1매몰 배선(330) 상에 제2매몰 배선(370)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 제3절연막(430) 상에 제4절연막(450)을 형성한 후 패터닝하여 제2플러그(530) 또는/및 제1매몰 배선(330)의 표면을 노출하는 콘택홀을 다수 형성한다. 이후에, 콘택홀을 메우는 도전막을 형성한 후 평탄화하여 제2플러그(530) 또는/및 제1매몰 배선(330)에 전기적으로 연결되는 제3플러그(550)를 형성한다.
이후에, 제4절연막(450) 상에 제3플러그(550)에 전기적으로 연결되는 제2매몰 배선(370)을 형성한다. 제2매몰 배선(370)은 제5절연막(470)에 의해서 매몰된다. 제2매몰 배선(370) 및 제5절연막(470) 등은 도 7을 참조하여 설명한 제1매몰 배선(330) 및 제3절연막(430)을 형성하는 방법과 같은 방법으로 형성될 수 있다. 그리고, 이와 같은 매몰 배선(330, 370) 등을 형성하는 방법을 반복하여 수행함으로써 다층의 매몰 배선 구조체를 형성할 수 있다.
한편, 제2매몰 배선(370)과 함께 다른 배선 등에 전기적으로 연결되는 제4플러그(570)를 제5절연막(470)에 매몰되게 형성할 수 있다. 이후에, 제3절연막(430)에 의해서 노출되는 제2매몰 배선(370) 및 제4플러그(570) 등을 덮는 제6절연막(490)을 반도체 기판(100)의 전면에 형성한다.
도 9는 제6절연막(490) 상에 핸들링 기판(600)을 부착하는 단계를 개략적으로 나타낸다.
구체적으로, 제6절연막(490)의 전면에 핸들링 기판(600)을 도입한 후 부착한다. 다음에, 핸들링 기판(600)이 아래에 오도록 전체 결과물을 반전시킨다. 이에 따라, 반도체 기판(100)이 핸들링 기판(600) 상에 위치하게 되며, 그 사이에 제1매몰 배선(330) 및 제2매몰 배선(370) 등과 같은 다층의 매몰 배선 구조체가 위치하게 된다.
도 10은 반도체 기판(100)의 매몰 배선(330, 370)과 반대 방향의 면 상에 게이트 산화막(710)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반전된 반도체 기판(100)의 전면, 즉, 매몰 배선(330, 370) 등이 형성된 면 방향과는 반대 방향의 면을 전면 식각하여 제거한다. 예를 들어, CMP 등을 이용하여 반도체 기판(100)을 연마하여 소자 분리막(200)의 표면 등을 노출시킨다. 즉, 소자 분리막(200) 두께 정도의 두께를 반도체 기판(100)이 가지도록 반도체 기판(100)을 연마한다. 다음에, 연마된 표면에 희생 산화막을 형성하고 제거한 후, 게이트 산화막(710)을 형성한다. 한편, STC(310)의 바닥 표면 또한 노출되어 상기 게이트 산화막(710) 등에 접촉할 수 있다.
도 11은 게이트 산화막(710) 상에 게이트(731, 735)를 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 소자 분리막(200)에 의해서 설정된 반도체 기판(100)에 불순물을 주입하여 P-웰(810) 및 N-웰(850) 등과 같은 웰 구조를 형성한다. 이후에, 웰 범위 내에 불순물을 재차 주입하여 드레인 및 소오스 등으로 이용되는 불순물층(831, 850, 870)을 형성한다. 보다 상세하게는, P-웰(810)에 NMOS용 게이트(731) 및 PMOS용 게이트(735) 등을 이온 주입 마스크로 P-웰(810) 범위 및 N-웰(850) 범위 등에 불순물을 주입하여, LDD(Lightly Doped Drain) 구조의 고농도 N형 불순물층(831, 835) 및 고농도의 P형 불순물층(870) 등을 형성한다.
이때, NMOS용 게이트(731) 및 PMOS용 게이트(735) 등의 측벽에는 스페이서(750)가 더 구비될 수 있다. 다음에, 게이트(731, 735)를 덮는 제7절연막(495)을 더 형성한다. 제7절연막(495)은 게이트(731, 735) 및 불순물층(831, 835, 870) 등을 배선 또는 다른 소자 등과 절연시키는 역할을 한다.
도 2를 다시 참조하면, 제7절연막(495)을 패터닝하여 게이트(731, 735) 등을 노출하는 콘택홀들을 형성한다. 이때, 제7절연막(495)에 STC(310)의 표면, 즉, 바닥 표면을 노출하는 콘택홀들도 함께 형성되도록 한다. 이후에, 제7절연막(495) 상에 상기 콘택홀들은 메우는 도전막을 형성한 후 패터닝하여 상부 배선(390)을 형성한다. 한편, 콘택홀을 메우는 도전성의 제5플러그(590)를 형성한 후, 제7절연막(495) 상에 제5플러그(590)에 전기적으로 연결되는 상부 배선(390)을 형성할 수도 있다.
이와 같이 제조되는 본 발명의 배선 구조체는 게이트(731, 735) 및 불순물층(831, 835, 870) 등으로 이루어지는 트랜지스터 구조의 상부에 상부 배선(390)을 구비하고, 트랜지스터 구조의 하부에 절연막(250, 410, 430, 450, 470, 490) 등으로 매몰된 매몰 배선(330, 370)을 구비한다. 그리고, 매몰 배선(330, 370)들 사이 또는 매몰 배선(330, 370)과 상부 배선(390) 사이는 도전성인 STC(310), 제1플러그(510), 제2플러그(530), 제3플러그(550) 및 제4플러그(570) 등에 의해서 전기적으로 연결된다.
본 발명의 실시예에 의하면, 배선 구조체의 대부분을 매몰 배선(330, 370)으로 구성하고, 상부 배선(390)을 매몰 배선(330, 370) 등과의 연결 수단의 역할을 수행할 정도로 최소화할 수 있다. 따라서, 트랜지스터 구조 등과 같은 소자 상에 형성되는 물질층들에 발생되는 단차를 최소화할 수 있다. 예를 들어, 게이트(731, 735)의 상부에 적층되는 제7절연막(495)에 단차의 발생을 최소화할 수 있다.
이에 따라, 단차의 발생 또는 심화에 의해서 제7절연막(495) 상에 형성되는 상부 배선 등과 같은 배선에 불량이 발생하는 것을 방지할 수 있다. 보다 상세하게 설명하면, 도 1의 참조 부호 A에서와 같이 단차가 심화된 부분이 발생하는 것을 방지할 수 있어, 이러한 부분에서의 배선의 단차 도포성이 저하되는 것을 방지할 수 있다. 이에 따라, 배선의 얇아짐 및 끊어짐 등과 같은 불량을 방지할 수 있다. 더하여, 상부 배선(390) 등을 형성할 때 사진 작업이 용이해진다. 즉, 단차 등이 억제되므로 종래에서와 같은 높은 표면의 거칠기(roughness) 등에 의한 포커스 조절의 어려움 등이 해소될 수 있어 사진 작업이 용이해진다.
그리고, 배선 구조체의 대부분이 매몰 배선(330, 370)으로 구성될 수 있어, 좁은 정션(shallow junction)을 구현하기가 용이하다. 보다 상세하게 설명하면, 도 1에 도시된 바와 같이 게이트(도 1의 43, 45) 상에 배선(75, 77) 등을 다층으로 구비하면, 배선(75, 77)의 패턴을 위해서 최소한의 공정 마진을 확보해야 한다. 이를 위해서는 정션의 크기를 일정 수준 이상으로 유지하는 것이 필수적이며, 결국 정션의 크기 감소가 제한된다.
그러나, 본 발명의 실시예에서는 매몰 배선(330, 370)을 도입함으로써 최소한의 상부 배선(390)만을 형성하기 위한 공정 마진만 확보하면 된다. 이와 같은 상부 배선(390)을 형성하기 위한 공정 마진은 상기한 다층의 배선(75, 77)을 형성하기 위한 공정 마진에 비해 작은 마진만으로도 충분하다. 따라서, 좁은 정션을 구현하는 것이 가능하다.
또한, 본 발명의 실시예에서는 매몰 배선(330, 370)을 먼저 형성하고, 정션 등을 포함하는 트랜지스터 구조를 형성한다. 이에 따라, 배선 구조체를 형성하는 데 필수적인 열 공정에 의해서 트랜지스터 구조 등이 열적인 영향을 받아 정션 등의 불순물 농도 프로파일 변화 등과 같은 트랜지스터 특성 열화 등을 방지할 수 있다.
더욱이, 트랜지스터의 드레인 또는 소오스 등으로 이용되는 불순물층(831, 835, 870) 등에 연결되는 제1플러그(510) 등을 형성하기 위해서, 제2절연막(410) 등을 패터닝하는 미세 콘택홀 식각 공정 등은 트랜지스터 구조를 형성하기 이전에 수행된다. 따라서, 미세 콘택홀 식각 공정, 즉, 제2절연막(410)을 패터닝하는 공정 등은 보다 확보된 공정 마진을 가지고 수행될 수 있다. 이는 정션, 즉, 불순물층(831, 835, 870) 등을 형성하는 공정 등이 제1플러그(510)를 형성한 이후에 수행되기 때문에 가능하다.
반면에, 도 1에 도시된 바와 같은 종래의 배선 구조체는 정션, 즉, 불순물층(도 1의 33, 37)에 접촉하는 제1플러그(제1의 61)를 형성하여야 하므로, 제1플러그(61)를 위해서 제1절연막(도 1의 81)의 패터닝할 때 하부의 불순물층(도 1의 33, 37) 등에 정교하게 정렬되는 요구되고 세밀한 식각 제어가 요구된다.
한편, 본 발명의 실시예에 의한 배선 구조체는 웰(810, 850)의 아래 부분의 반도체 기판(100)에 직접적으로 바디 바이어스를 인가할 수 있다. 즉, 제1플러그(510), 제2플러그(530), 제3플러그(550) 및 제4플러그(570) 또는 제2배선(370) 등으로 이루어지는 경로 등을 통해서 반도체 기판(100), 즉, 웰(810, 850)에 직접적으로 바디 바이어스를 용이하게 인가할 수 있다.
반면에, 도 1에 도시된 바와 같은 종래의 배선 구조체에서는 배선(도 1의 75, 77)이 직접적으로 웰(도 1의 31, 35)의 아래에 연결되기 어려우므로 바디 바이어스를 반도체 기판(도 1의 10), 즉, 웰(31, 35)에 인가하는 것이 매우 어렵게 된다.
상술한 본 발명에 따르면, 배선 구조체를 형성할 단차의 발생을 최소화할 수 있다. 이에 따라, 단차의 심화에 의한 배선이 얇아지거나 끊어지는 등의 불량 발생을 방지할 수 있다. 더하여, 단차가 억제되어 배선을 패터닝하는 등의 공정에서 하부 막질의 굴곡 정도 또는 거칠기가 개선되어 향상되므로 사진 공정이 용이하게 수행될 수 있다.
또한, 매몰 배선이 배선 구조체의 대부분을 구성하므로, 단차 발생이 억제되어 배선 또는 도전성 플러그 등을 보다 미세한 크기로 형성할 수 있다. 더하여, 정렬 마진 등을 보다 확보할 수 있어 패터닝 공정에서의 식각 제어가 용이해진다.
더욱이, 매몰 배선을 형성한 후 매몰 배선에 연결되는 정션을 형성하므로, 보다 좁은 정션을 구현하기가 용이하다. 즉, 정션의 크기 감소가 배선을 형성하는 공정의 마진을 확보하기 위해서 제한되던 것이 개선될 수 있다.
또한, 정션 등을 포함하는 트랜지스터 구조 등이 배선 구조체를 형성하는 데 필요로 하는 열 공정에 의해서 트랜지스터 구조 등이 열적인 영향을 받아 열화되는 것을 방지할 수 있다. 이에 따라, 반도체 장치의 동작 특성을 개선할 수 있다.
더하여, 매몰 배선을 이용하여 반도체 기판 또는 웰의 아래 부분에 직접적으로 바디 바이어스를 인가할 수 있다.
도 1은 종래의 반도체 장치의 배선 구조체를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3 내지 도 11은 본 발명의 실시예에 의한 반도체 장치의 배선 구조체를 제조하는 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 반도체 기판, 200; 소자 분리막,
310; 도전성 연결체, 330, 370; 매몰 배선,
390; 상부 배선,
410, 430, 450, 470, 490, 495; 절연막,
510, 530, 550, 570, 590; 도전성 플러그,
600; 핸들링 기판.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체 기판의 하부에 절연막을 형성하는 단계;
    상기 절연막의 하부에 핸들링 기판을 부착하는 단계;
    상기 핸들링 기판을 부착하기 이전에 상기 절연막에 매몰되는 매몰 배선들을 형성하는 단계;
    상기 절연막을 형성하기 이전에 상기 반도체 기판의 상기 절연막 쪽의 표면에 트렌치를 형성하는 단계;
    상기 트렌치를 메우되 상기 매몰 배선 일부에 전기적으로 연결되는 도전성 연결체를 형성하는 단계;
    상기 핸들링 기판을 부착한 이후에 상기 절연막에 반대되는 상기 반도체 기판의 표면을 상기 트렌치의 바닥의 상기 도전성 연결체의 표면이 노출되게 연마하여 상기 반도체 기판의 두께를 줄이는 단계;
    두께가 줄어든 상기 반도체 기판의 상기 반대 면 상에 게이트를 형성하는 단계;
    상기 게이트에 인접하는 상기 반도체 기판에 드레인 및 소오스로 이용되며 상기 매몰 배선 일부에 전기적으로 연결되는 불순물층을 형성하는 단계; 및
    상기 게이트 상에 상기 게이트 또는 상기 매몰 배선 일부와 전기적으로 연결되는 상부 배선들을 절연막을 개재하여 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 구조체 제조 방법.
  12. 제11항에 있어서, 상기 불순물층을 형성하는 단계 이전에
    상기 반도체 기판에 웰을 형성하는 단계를 더 포함하고,
    상기 웰을 형성하는 단계 이전에 상기 웰에 전기적으로 접촉하여 바이어스를 인가하는 경로로 이용되는 도전성 플러그를 상기 절연막에 매몰되게 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 배선 구조체 제조 방법.
  13. 삭제
  14. 삭제
  15. 제11항에 있어서,
    상기 트렌치를 형성하는 단계 이전에
    상기 반도체 기판에 소자 분리막을 형성하는 단계를 더 포함하고
    상기 반도체 기판을 연마하는 단계는 상기 소자 분리막의 바닥이 노출되게 수행되는 것을 특징으로 하는 반도체 장치의 배선 구조체 제조 방법.
KR10-1999-0010070A 1999-03-24 1999-03-24 반도체 장치의 배선 구조체 제조 방법 KR100524918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0010070A KR100524918B1 (ko) 1999-03-24 1999-03-24 반도체 장치의 배선 구조체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0010070A KR100524918B1 (ko) 1999-03-24 1999-03-24 반도체 장치의 배선 구조체 제조 방법

Publications (2)

Publication Number Publication Date
KR20000061188A KR20000061188A (ko) 2000-10-16
KR100524918B1 true KR100524918B1 (ko) 2005-10-31

Family

ID=19577556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0010070A KR100524918B1 (ko) 1999-03-24 1999-03-24 반도체 장치의 배선 구조체 제조 방법

Country Status (1)

Country Link
KR (1) KR100524918B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440472B1 (ko) * 2001-12-13 2004-07-14 아남반도체 주식회사 반도체 소자 제조 방법
KR101025847B1 (ko) 2007-01-19 2011-03-30 삼성전자주식회사 이진 영상을 효과적으로 압축하고 복원하는 방법 및 장치
KR20120020526A (ko) 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
KR970018603A (ko) * 1995-09-19 1997-04-30 니시무로 타이조 반도체 기억장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
KR970018603A (ko) * 1995-09-19 1997-04-30 니시무로 타이조 반도체 기억장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20000061188A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US7932602B2 (en) Metal sealed wafer level CSP
US8294236B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US20040192027A1 (en) Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device
KR970007830B1 (ko) 반도체 장치 및 그 제조방법
KR20000005660A (ko) Ｃｍｏｓ자기-정합스트랩상상호접속및그방법
KR20010042223A (ko) 자기-정렬된 컨택을 갖는 집적 회로 제조 방법
KR100785980B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6696732B2 (en) Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements
US20010024854A1 (en) Semiconductor storage device and method of fabricating thereof
KR950011556B1 (ko) 반도체 접속장치 형성방법
KR100231289B1 (ko) 반도체 기억 장치 및 그 제조 방법
KR100318458B1 (ko) 에스오아이소자의소자분리방법
KR100524918B1 (ko) 반도체 장치의 배선 구조체 제조 방법
US7005329B2 (en) Method for manufacturing semiconductor device
US6074923A (en) Method of fabricating metal-oxide-semiconductor transistor
US7655524B2 (en) Method for manufacturing isolation layer having barrier layer formed thereon
KR100302423B1 (ko) 반도체장치및그제조방법
KR100462365B1 (ko) 매몰 트랜지스터를 갖는 고전압 반도체 소자 및 그 제조방법
KR100531402B1 (ko) 반도체 장치의 제조 방법
JPH11135781A (ja) 半導体装置の製造方法および半導体装置
KR100248146B1 (ko) 반도체 소자의 제조방법
JPH10326896A (ja) 半導体装置及びその製造方法
KR101212266B1 (ko) 반도체 소자 및 그 제조방법
KR970011758B1 (ko) 반도체 집적회로의 전도막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee